本發(fā)明屬于半導(dǎo)體集成電路制造技術(shù)領(lǐng)域，尤其涉及一種嵌入式源/漏極MOS晶體管的制造方法。

背景技術(shù)：
過去數(shù)十年來，MOS晶體管（金屬氧化物半導(dǎo)體場效應(yīng)晶體管）的尺寸不斷地變小。早期的半導(dǎo)體電路工藝中，MOS晶體管中的溝道長度約在幾個微米的等級。至90年代末，MOS晶體管的尺寸不斷縮小，讓半導(dǎo)體電路的效能大大提升。到了今日的半導(dǎo)體電路工藝中，這個參數(shù)已經(jīng)縮小了幾十倍甚至超過一百倍。然而，MOS晶體管尺寸的減小也會帶來一些負面的問題。例如，溝道寬度變小會使溝道等效電阻變大。因此，對于關(guān)鍵尺寸小于90納米的MOS晶體管常采用增大應(yīng)力的方式來提高遷移率，進而增大電流強度。溝道區(qū)域的應(yīng)力會改變硅的能級結(jié)構(gòu)，拉伸應(yīng)力可以提高電子遷移率，壓縮應(yīng)力可以提高空穴遷移率。為了解決MOS晶體管中的溝道區(qū)域的應(yīng)力問題，MOS晶體管的源極和漏極所在的阱區(qū)常采用嵌入式源/漏極制成，例如，以解決PMOS管中的溝道區(qū)域的壓縮應(yīng)力為例，參見圖1，PMOS管的源極和漏極所在的n阱采用嵌入式硅鍺（e-SiGe）源/漏極制成，即：在硅襯底1的源極和漏極所在的n阱形成凹槽，所述凹槽位于硅襯底1上的柵極側(cè)墻2的底端兩側(cè)，采用硅鍺外延生長技術(shù)在所述凹槽中形成所述的嵌入式硅鍺源/漏極3，并通過增加硅鍺中的鍺的濃度來提高PMOS管的性能，尤其這種技術(shù)應(yīng)用于45納米工藝以下的器件時，對誘發(fā)PMOS管的溝道中的壓縮應(yīng)力非常有效。然而，在PMOS管形成源極和漏極所在的凹槽中增加硅鍺中的鍺的濃度的同時，亦會使NMOS管附著的硅鍺顆粒Dot的數(shù)量增加，如圖2所示，圖2是圖1所示的俯視示意圖，通過酸性HCl（氯化氫）氣體的清洗，雖HCL氣體與附著在NMOS管的硅鍺發(fā)生反應(yīng)而產(chǎn)生混合氣體以減少顆粒，卻會極大地降低硅鍺外延生長速率。

技術(shù)實現(xiàn)要素：
本發(fā)明的目的在于提供一種嵌入式源/漏極MOS晶體管的制造方法，以便既能保證在用于形成嵌入式源/漏極的溝槽中外延生長材料的速率，又能通過剩余的氧化阻擋層降低嵌入式源/漏極MOS晶體管所污染的風險。為了解決上述問題，本發(fā)明提供一種嵌入式源/漏極MOS晶體管的制造方法，包括如下步驟：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有用于形成PMOS管的區(qū)域和NMOS管的區(qū)域，在所述PMOS管區(qū)域和NMOS管區(qū)域的上面分別形成柵極結(jié)構(gòu)；淀積一氧化阻擋層；利用氮化工藝和氮化后退火工藝將氮加入所述氧化阻擋層中以形成氮氧化阻擋層，去除部分所述氮氧化阻擋層以暴露出所述PMOS管區(qū)域或NMOS管區(qū)域，或者，去除部分所述氧化阻擋層以暴露出所述PMOS管區(qū)域或NMOS管區(qū)域，利用氮化工藝和氮化后退火工藝將氮加入剩余的氧化阻擋層中以形成氮氧化阻擋層；在暴露的區(qū)域中形成與所述柵極結(jié)構(gòu)兩側(cè)相鄰的溝槽；在所述溝槽中外延生長一應(yīng)變硅材料以形成嵌入式源/漏極。優(yōu)選的，當暴露出所述PMOS管區(qū)域時，所述應(yīng)變硅材料為應(yīng)變硅鍺聚合物。優(yōu)選的，當暴露出所述NMOS管區(qū)域時，所述應(yīng)變硅材料為碳化硅材料。優(yōu)選的，所述氮化工藝為去耦合等離子體氮化處理工藝。優(yōu)選的，加入到所述氧化阻擋層中的氮離子的濃度為1x1015-2x1016atoms/cm2。進一步的，所述氧化阻擋層為氧化硅、氧化鈦、氧化鍺中的一種。進一步的，在所述溝槽中外延生長一應(yīng)變硅材料以形成嵌入式源/漏極之后，還包括去除剩余的所述氮氧化阻擋層。與現(xiàn)有技術(shù)相比，本發(fā)明公開的嵌入式源/漏極MOS晶體管的制造方法，包括如下步驟：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有用于形成PMOS管的區(qū)域和NMOS管的區(qū)域，在所述PMOS管區(qū)域和NMOS管區(qū)域的上面分別形成柵極結(jié)構(gòu)；淀積一氧化阻擋層；利用氮化工藝和氮化后退火工藝將氮加入所述氧化阻擋層中以形成氮氧化阻擋層，去除部分所述氮氧化阻擋層以暴露出所述PMOS管區(qū)域或NMOS管區(qū)域，或者，去除部分所述氧化阻擋層以暴露出所述PMOS管區(qū)域或NMOS管區(qū)域，利用氮化工藝和氮化后退火工藝將氮加入剩余的氧化阻擋層中以形成氮氧化阻擋層；在暴露的區(qū)域中形成與所述柵極結(jié)構(gòu)兩側(cè)相鄰的溝槽；在所述溝槽中外延生長一應(yīng)變硅材料以形成嵌入式源/漏極。當外延生長應(yīng)變硅材料時，由于氮氧化阻擋層對外延生長的應(yīng)變硅材料具有比氧化阻擋層更大的選擇比，即氮氧化阻擋層與氧化阻擋層相比，與外延生長的應(yīng)變硅材料更難反應(yīng)，因此這種制造方法可以保證在所暴露的PMOS區(qū)域或NMOS區(qū)域的溝槽中外延生長的應(yīng)變硅材料的速率不變，而未暴露的NMOS區(qū)域或PMOS區(qū)域的表面所覆蓋的氮氧化阻擋層可防止硅鍺顆粒的附著。此外，當在暴露出的所述PMOS管區(qū)域的溝槽中外延生長的應(yīng)變硅材料為應(yīng)變硅鍺聚合物時，可提高MOS晶體管中位于嵌入式源/漏極之間的溝道區(qū)域的壓縮應(yīng)力；當在暴露出的所述NMOS管區(qū)域的溝槽中外延生長的應(yīng)變硅材料為碳化硅材料時，可提高MOS晶體管中位于嵌入式源/漏極之間的溝道區(qū)域的拉伸應(yīng)力。還有，所述氮化工藝為去耦合等離子體氮化處理工藝，因此去耦合等離子體氮化處理工藝利用感應(yīng)耦合來產(chǎn)生氮等離子體并在氧化阻擋層中加入高濃度的氮形成氧氮化阻擋層，從而使氧氮化阻擋層對應(yīng)變硅材料具有比氧化阻擋層更大的選擇比。附圖說明圖1a和圖1b分別為現(xiàn)有技術(shù)一實施例中的PMOS管的嵌入式硅鍺源/漏極上具有顆粒的側(cè)面和俯視示意圖；圖2為本發(fā)明實施例中的嵌入式源/漏極MOS晶體管的制造方法的流程示意圖；圖3a至圖3f為本發(fā)明實施例一中的嵌入式源/漏極MOS晶體管的制造方法的側(cè)面結(jié)構(gòu)示意圖；圖3a、3b以及圖3g至圖3j為本發(fā)明實施例二中的嵌入式源/漏極MOS晶體管的制造方法的側(cè)面結(jié)構(gòu)示意圖。具體實施方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。實施例一以圖2所示的制造流程為例，結(jié)合圖3a至圖3f，對本發(fā)明提供的一種嵌入式源/漏極MOS晶體管的制造方法進行詳細說明。在步驟S1中，參見圖3a，提供一半導(dǎo)體襯底10，所述半導(dǎo)體襯底10至少具有用于形成PMOS管的區(qū)域和NMOS管的區(qū)域，在所述PMOS管區(qū)域的上面形成柵極結(jié)構(gòu)12，亦在所述NMOS管區(qū)域的上面也形成相同的柵極結(jié)構(gòu)12。所述柵極結(jié)構(gòu)12包括由下至上依次位于半導(dǎo)體襯底上的柵氧化層12-1、多晶硅柵12-2以及包圍所述柵氧化層12-1和多晶硅柵12-2外側(cè)的柵極側(cè)墻12-3。進一步的，在所述半導(dǎo)體襯底10上還形成有用于使PMOS管區(qū)域和NMOS管區(qū)域絕緣的淺溝槽隔離（STI）。在步驟S2中，參見圖3b，淀積一氧化阻擋層14，所述氧化阻擋層14覆蓋在所述半導(dǎo)體襯底和柵極結(jié)構(gòu)12的表面。其中，所述氧化阻擋層14可以為氧化硅（SiO2）、氧化鈦（TiO2）、氧化鍺（GeO2）等一種氧化物材料所形成的阻擋層。在步驟S3中，參見圖3c，先利用氮化工藝將氮加入所述氧化阻擋層14中，再利用氮化后退火工藝（PostNitridationAnneal，PNA）將已加入所述氧化阻擋層14中的氮穩(wěn)固，以形成氮氧化阻擋層16。其中，所述氮化工藝為去耦合等離子體氮化處理工藝（DecoupledPlasmaNitridation，DPN），所述DPN技術(shù)利用感應(yīng)耦合來產(chǎn)生氮等離子體并在氧化阻擋層中加入高濃度的氮形成氧氮化阻擋層，從而使氧氮化阻擋層對應(yīng)變硅材料具有比氧化阻擋層更大的選擇比。經(jīng)過DPN技術(shù)和PNA工藝之后，加入到所述氧化阻擋層中的氮離子的濃度為1x1015-2x1016atoms/cm2。然后，參見圖3d，以PMOS管區(qū)域為例，將需要暴露的PMOS管區(qū)域上方覆蓋的氮氧化阻擋層16去掉，以暴露出所述PMOS管區(qū)域，而未去除的氮氧化阻擋層16仍然覆蓋在NMOS管區(qū)域上以形成保護層。在步驟S4中，參見圖3e，以PMOS管區(qū)域為例，當暴露出PMOS管區(qū)域時，在所暴露出的PMOS管區(qū)域中形成溝槽18，所述溝槽18與所述柵極結(jié)構(gòu)12兩側(cè)相鄰。在步驟S5中，參見圖3f，以PMOS管區(qū)域為例，當暴露出所述PMOS管區(qū)域時，在暴露出的PMOS管區(qū)域中的溝槽中外延生長的應(yīng)變硅材料為應(yīng)變硅鍺聚合物，從而在暴露出的PMOS管區(qū)域中的溝槽處形成嵌入式硅鍺（e-SiGe）源/漏極20。由于氮氧化阻擋層對應(yīng)變硅鍺聚合物具有比氧化阻擋層更大的選擇比，即氮氧化阻擋層與氧化阻擋層和半導(dǎo)體襯底相比，氮氧化阻擋層與應(yīng)變硅鍺聚合物更難反應(yīng)，因此，未暴露的NMOS區(qū)域的表面所覆蓋的氮氧化阻擋層可防止硅鍺顆粒的附著，同時保證在所暴露的PMOS區(qū)域的溝槽中外延生長應(yīng)變硅鍺聚合物的速率不變。之后，去除剩余的所述氮氧化阻擋層后的NMOS區(qū)域的表面不在附著硅鍺顆粒。并且，由于鍺原子比硅原子的半徑大，硅鍺材料對所位于的凹槽四周產(chǎn)生擠壓，導(dǎo)致PMOS管的源極和漏極之間的溝道區(qū)域產(chǎn)生壓縮應(yīng)力，因此可提高MOS晶體管中位于嵌入式源/漏極之間的溝道區(qū)域的壓縮應(yīng)力。實施例二以圖2所示的制造流程為例，結(jié)合圖3a-3b以及3g至圖3j，對本發(fā)明提供的一種嵌入式源/漏極MOS晶體管的制造方法進行詳細說明。本實施例中的步驟S1、S2中的內(nèi)容與實施例一中的步驟S1、S2中的內(nèi)容相同，在此不再一一贅述，具體內(nèi)容和相應(yīng)的參數(shù)請參見實施例一中的步驟S1、S2。在步驟S3中，參見圖3g，以NMOS管區(qū)域為例，將需要暴露的NMOS管上方覆蓋的氧化阻擋層14去掉，以暴露出所述NMOS管區(qū)域，而未去除的氧化阻擋層14仍然覆蓋在PMOS管區(qū)域上。然后，參見圖3h，利用DPN工藝將氮加入剩余的所述氧化阻擋層14中，再利用PNA工藝將已加入所述氧化阻擋層14中的氮穩(wěn)固，以形成具有保護作用的氮氧化阻擋層16。經(jīng)過DPN技術(shù)和PNA工藝之后，加入到所述氧化阻擋層中的氮離子的濃度為1x1015-2x1016atoms/cm2。在步驟S4中，參見圖3i，以NMOS管區(qū)域為例，當暴露出NMOS管區(qū)域時，在所暴露出的NMOS管區(qū)域中形成溝槽18，所述溝槽18與所述柵極結(jié)構(gòu)12兩側(cè)相鄰。在步驟S5中，參見圖3j，以NMOS管區(qū)域為例，當暴露出所述NMOS管區(qū)域時，在暴露出的NMOS管區(qū)域中的溝槽中外延生長的應(yīng)變硅材料為碳化硅材料，從而在暴露出的NMOS管區(qū)域中的溝槽處形成嵌入式碳化硅（e-SiC）源/漏極。由于氮氧化阻擋層對碳化硅材料具有比氧化阻擋層更大的選擇比，即氮氧化阻擋層與氧化阻擋層和半導(dǎo)體襯底相比，氮氧化阻擋層與碳化硅材料更難反應(yīng)，因此，未暴露的PMOS區(qū)域的表面所覆蓋的氮氧化阻擋層可防止氮化硅顆粒的附著，同時保證在所暴露的NMOS區(qū)域的溝槽中外延生長碳化硅材料的速率不變。之后，去除剩余的所述氮氧化阻擋層后的PMOS區(qū)域的表面不在附著碳化硅顆粒。并且，由于碳原子比硅原子的半徑小，位于NMOS管的源極和漏極之間的硅材料對位于凹槽中的碳化硅材料的四周產(chǎn)生擠壓，導(dǎo)致NMOS管的源極和漏極之間的溝道區(qū)域產(chǎn)生拉伸應(yīng)力，因此可提高MOS晶體管中位于嵌入式源/漏極之間的溝道區(qū)域的拉伸應(yīng)力。本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對于實施例公開的系統(tǒng)而言，由于與實施例公開的方法相對應(yīng)，所以描述的比較簡單，相關(guān)之處參見方法部分說明即可。顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包括這些改動和變型在內(nèi)。