一種半導(dǎo)體器件的制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供形成有包括自下而上層疊的界面層、高k介電層和犧牲柵極材料層的疊層結(jié)構(gòu)的半導(dǎo)體襯底；在疊層結(jié)構(gòu)的兩側(cè)形成側(cè)墻，并執(zhí)行重?fù)诫s離子注入，以在半導(dǎo)體襯底中形成重?fù)诫s源/漏區(qū)；去除側(cè)墻，并在半導(dǎo)體襯底上形成覆蓋疊層結(jié)構(gòu)的應(yīng)力材料層；執(zhí)行退火處理后，去除應(yīng)力材料層，并在重?fù)诫s源/漏區(qū)上形成自對(duì)準(zhǔn)硅化物；去除犧牲柵極材料層，并在高k介電層上形成金屬柵極結(jié)構(gòu)；形成接觸孔，并在接觸孔中填充構(gòu)成接觸塞的金屬。根據(jù)本發(fā)明，在去除形成于疊層結(jié)構(gòu)兩側(cè)的側(cè)墻之后，實(shí)施應(yīng)力記憶，以增強(qiáng)施加于溝道區(qū)的應(yīng)力，同時(shí)，在形成金屬柵極結(jié)構(gòu)之前形成自對(duì)準(zhǔn)硅化物，增強(qiáng)對(duì)溝道區(qū)的應(yīng)力作用。
【專利說(shuō)明】一種半導(dǎo)體器件的制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種用于高k-金屬柵工藝的應(yīng)力記憶技術(shù)(SMT)以及增強(qiáng)自對(duì)準(zhǔn)硅化物的應(yīng)力作用的實(shí)施方法。

【背景技術(shù)】
[0002]對(duì)于65nm以下節(jié)點(diǎn)的半導(dǎo)體制造工藝而言，應(yīng)力記憶技術(shù)是提升NFET的性能所經(jīng)常采用的方法。該技術(shù)是通過(guò)使NFET的多晶硅柵極重新晶態(tài)化來(lái)改善NFET的性能的，多晶硅柵極重新晶態(tài)化的機(jī)制如下:在多晶硅柵極兩側(cè)的半導(dǎo)體襯底中實(shí)施源/漏區(qū)注入以形成未激活的源/漏區(qū)時(shí)，多晶硅柵極非晶態(tài)化；在半導(dǎo)體襯底上形成覆蓋多晶硅柵極的應(yīng)力記憶材料層之后實(shí)施退火時(shí)，未激活的源/漏區(qū)被激活，同時(shí)，多晶硅柵極重新晶態(tài)化。在多晶硅柵極重新晶態(tài)化的過(guò)程中，由于應(yīng)力記憶材料層的阻擋，多晶硅柵極的體積的擴(kuò)張受到抑制，從而將應(yīng)力記憶材料層的應(yīng)力轉(zhuǎn)移到半導(dǎo)體襯底中的溝道區(qū)，對(duì)溝道區(qū)施加拉應(yīng)力以提高溝道區(qū)的載流子遷移率。
[0003]對(duì)于現(xiàn)有技術(shù)而言，在實(shí)施上述應(yīng)力記憶過(guò)程之后，去除應(yīng)力記憶材料層。然后，依次實(shí)施下述工藝步驟:在源/漏區(qū)上形成自對(duì)準(zhǔn)硅化物；去除位于多晶硅柵極兩側(cè)的側(cè)墻；在襯底上依次形成完全覆蓋多晶硅柵極的接觸孔蝕刻停止層(CESL)和層間介電層，并執(zhí)行化學(xué)機(jī)械研磨以露出多晶硅柵極的頂部；去除多晶硅柵極，并形成自下而上層疊的界面層、高k介電層、覆蓋層和金屬柵極；在金屬柵極的頂部和層間介電層上形成另一層間介電層，并形成分別連通金屬柵極和位于源/漏區(qū)上的自對(duì)準(zhǔn)硅化物的接觸塞。
[0004]在工藝實(shí)踐中，上述工藝過(guò)程存在下述缺點(diǎn):第一，在實(shí)施應(yīng)力記憶時(shí)，由于多晶硅柵極兩側(cè)的側(cè)墻的存在，導(dǎo)致形成的應(yīng)力記憶材料層與多晶硅柵極下方的溝道區(qū)的距離較大，在實(shí)施退火之后，轉(zhuǎn)移到溝道區(qū)的應(yīng)力有所減弱；第二，在源/漏區(qū)上形成自對(duì)準(zhǔn)硅化物時(shí)，由于多晶硅柵極兩側(cè)的側(cè)墻的存在，導(dǎo)致形成的自對(duì)準(zhǔn)硅化物與多晶硅柵極下方的溝道區(qū)的距離較大，進(jìn)而造成自對(duì)準(zhǔn)硅化物對(duì)溝道區(qū)的應(yīng)力作用的減弱；第三，去除多晶硅柵極之后，需要先依次形成界面層、高k介電層和覆蓋層，再形成金屬柵極，因此，在器件特征尺寸不斷縮減的情況下，上述工藝次序?qū)?huì)顯著影響形成金屬柵極的工藝窗口。
[0005]因此，需要提出一種方法，以解決上述問(wèn)題。


【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有包括自下而上層疊的界面層、高k介電層和犧牲柵極材料層的疊層結(jié)構(gòu)；在所述疊層結(jié)構(gòu)的兩側(cè)形成側(cè)墻，并執(zhí)行重?fù)诫s離子注入，以在所述半導(dǎo)體襯底中形成重?fù)诫s源/漏區(qū)；去除所述側(cè)墻，并在所述半導(dǎo)體襯底上形成覆蓋所述疊層結(jié)構(gòu)的應(yīng)力材料層；執(zhí)行退火處理后，去除所述應(yīng)力材料層，并在所述重?fù)诫s源/漏區(qū)上形成自對(duì)準(zhǔn)硅化物；去除所述犧牲柵極材料層，并在所述高k介電層上形成金屬柵極結(jié)構(gòu)。
[0007]進(jìn)一步，在所述高k介電層和所述犧牲柵極材料層之間形成有覆蓋層，所述覆蓋層的構(gòu)成材料包括氮化鈦或氮化鉭。
[0008]進(jìn)一步，所述高k介電層的k值為3.9以上，所述界面層的構(gòu)成材料包括硅氧化物，所述犧牲柵極材料層的材料包括多晶硅或無(wú)定形碳。
[0009]進(jìn)一步，在所述疊層結(jié)構(gòu)和所述側(cè)墻之間形成有偏移側(cè)墻，所述偏移側(cè)墻的構(gòu)成材料為氧化物，所述側(cè)墻的構(gòu)成材料為氮化硅。
[0010]進(jìn)一步，在形成所述側(cè)墻之前，還包括實(shí)施低摻雜離子注入，以在所述半導(dǎo)體襯底中形成低摻雜源/漏區(qū)的步驟。
[0011]進(jìn)一步，在實(shí)施所述低摻雜離子注入之前或者同時(shí)，還包括實(shí)施預(yù)非晶化注入的步驟，所述預(yù)非晶化注入的注入離子包括III族和V族離子。
[0012]進(jìn)一步，在實(shí)施所述低摻雜離子注入之后，還包括執(zhí)行袋狀區(qū)離子注入，以在所述半導(dǎo)體襯底中形成將所述低摻雜源/漏區(qū)包裹住的袋狀區(qū)。
[0013]進(jìn)一步，所述金屬柵極結(jié)構(gòu)包括自下而上層疊的功函數(shù)設(shè)定金屬層、阻擋層和金屬柵極材料層。
[0014]進(jìn)一步，在去除所述犧牲柵極材料層之前，還包括下述步驟:在所述半導(dǎo)體襯底上形成完全覆蓋所述疊層結(jié)構(gòu)的接觸孔蝕刻停止層；在所述接觸孔蝕刻停止層上形成層間介電層；執(zhí)行化學(xué)機(jī)械研磨依次研磨所述層間介電層和所述接觸孔蝕刻停止層，直至露出所述疊層結(jié)構(gòu)的頂部。
[0015]進(jìn)一步，形成所述金屬柵極結(jié)構(gòu)之后，還包括下述步驟:形成另一層間介電層，以覆蓋所述金屬柵極結(jié)構(gòu)；執(zhí)行化學(xué)機(jī)械研磨以研磨所述另一層間介電層，以使其表面平整；在所述層間介電層和所述另一層間介電層中形成接觸孔，并在所述接觸孔中填充構(gòu)成接觸塞的金屬
[0016]根據(jù)本發(fā)明，在去除形成于所述疊層結(jié)構(gòu)兩側(cè)的側(cè)墻之后，實(shí)施應(yīng)力記憶，以增強(qiáng)施加于溝道區(qū)的應(yīng)力，同時(shí)，在形成所述金屬柵極結(jié)構(gòu)之前形成所述自對(duì)準(zhǔn)硅化物，增強(qiáng)所述自對(duì)準(zhǔn)硅化物對(duì)溝道區(qū)的應(yīng)力作用。

【專利附圖】

【附圖說(shuō)明】
[0017]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0018]附圖中:
[0019]圖1A-圖1J為根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖；
[0020]圖2為根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟的流程圖。

【具體實(shí)施方式】
[0021]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0022]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的用于高k-金屬柵工藝的應(yīng)力記憶技術(shù)以及增強(qiáng)自對(duì)準(zhǔn)硅化物的應(yīng)力作用的實(shí)施方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0023]應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書(shū)中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0024][示例性實(shí)施例]
[0025]為了解決現(xiàn)有的高k_金屬柵工藝的實(shí)施流程所存在的問(wèn)題，本發(fā)明提出用于高k_金屬柵工藝的應(yīng)力記憶技術(shù)以及增強(qiáng)自對(duì)準(zhǔn)硅化物的應(yīng)力作用的實(shí)施方法。在整個(gè)工藝實(shí)施流程中，本發(fā)明將應(yīng)力記憶技術(shù)和先高k介電層后柵極(last gate)以及先硅化物形成工藝相結(jié)合，有效解決上述問(wèn)題。
[0026]下面，參照?qǐng)D1A-圖1J，其中示出了根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖。
[0027]首先，如圖1A所示，提供半導(dǎo)體襯底100，半導(dǎo)體襯底100的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI )、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底100的構(gòu)成材料選用單晶硅。在半導(dǎo)體襯底100中形成有隔離結(jié)構(gòu)101，作為示例，隔離結(jié)構(gòu)101為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)，在本實(shí)施例中，隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。隔離結(jié)構(gòu)101將半導(dǎo)體襯底100分為NFET區(qū)和PFET區(qū)，為了簡(jiǎn)化，圖示中僅示出NFET區(qū)。半導(dǎo)體襯底100中還形成有各種阱(well)結(jié)構(gòu)，為了簡(jiǎn)化，圖示中予以省略。
[0028]在半導(dǎo)體襯底100上形成有疊層結(jié)構(gòu)102，作為示例，疊層結(jié)構(gòu)102包括自下而上層疊的界面層102a、高k介電層102b和犧牲柵極材料層102c。界面層102a的構(gòu)成材料包括硅氧化物(S1x),其作用是改善高k介電層102b與半導(dǎo)體襯底100之間的界面特性；高k介電層102b的k值(介電常數(shù))通常為3.9以上，其構(gòu)成材料包括氧化鉿、氧化鉿硅、氮氧化鉿娃、氧化鑭、氧化錯(cuò)、氧化錯(cuò)娃、氧化鈦、氧化鉭、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化鋁等，特別優(yōu)選的是氧化鉿、氧化鋯或氧化鋁；犧牲柵極材料層102c的材料包括多晶硅、氮化硅或無(wú)定形碳，優(yōu)選多晶硅。需要說(shuō)明的是，在高k介電層102b和犧牲柵極材料層102c之間還可以形成覆蓋層，其構(gòu)成材料包括氮化鈦或氮化鉭，形成覆蓋層的作用是阻止后續(xù)形成的功函數(shù)設(shè)定金屬層中的金屬材料向高k介電層102b的擴(kuò)散，為了簡(jiǎn)化，圖示中予以省略。
[0029]作為示例，在疊層結(jié)構(gòu)102的兩側(cè)形成有緊靠疊層結(jié)構(gòu)102的偏移側(cè)墻103。偏移側(cè)墻103由氧化物、氮化物或者二者的組合構(gòu)成，在本實(shí)施例中，偏移側(cè)墻103的構(gòu)成材料為氧化物。形成偏移側(cè)墻103的工藝過(guò)程為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再加以贅述。
[0030]接著，如圖1B所示，實(shí)施低摻雜離子注入，以在半導(dǎo)體襯底100中形成低摻雜源/漏區(qū)104。
[0031]對(duì)于NFET區(qū)而言，低摻雜離子注入的摻雜離子可以是磷離子或者砷離子等。
[0032]當(dāng)?shù)蛽诫s離子注入的摻雜離子為磷離子時(shí)，離子注入的能量范圍為l_20keV，離子注入的劑量為1.0Xe14-L OXe15CnT2 ;當(dāng)?shù)蛽诫s離子注入的摻雜離子為砷離子時(shí)，離子注入的能量范圍為2-35keV，離子注入的劑量為1.0Xe14-1.0Xe15cm_2。
[0033]在實(shí)施低摻雜離子注入之前或者同時(shí)，可選地，實(shí)施預(yù)非晶化注入(PAI)，以降低短溝道效應(yīng)。預(yù)非晶化注入的注入離子包括鍺、碳等III族和V族離子。
[0034]接下來(lái)，可選地，執(zhí)行袋狀區(qū)離子注入，以在半導(dǎo)體襯底100中形成將低摻雜源/漏區(qū)104包裹住的袋狀區(qū)，用于調(diào)節(jié)閾值電壓和防止后續(xù)形成的源/漏區(qū)的穿通，為了簡(jiǎn)化，圖示中未示出袋狀區(qū)。
[0035]袋狀區(qū)離子注入的深度略大于低摻雜離子注入的深度，且袋狀區(qū)離子注入的離子與低摻雜離子注入的離子導(dǎo)電類型相反，因此，對(duì)于NFET區(qū)而言，袋狀區(qū)離子注入的摻雜離子可以是硼離子或者銦離子等。
[0036]當(dāng)袋狀區(qū)離子注入的摻雜離子為硼離子時(shí)，離子注入的能量范圍為3_20keV，離子注入的劑量為1.0X e13-9.0 Xe13CnT2,離子注入的入射方向相對(duì)于與半導(dǎo)體襯底100相垂直的方向偏移一定的角度，所述角度的范圍為0-45度。
[0037]當(dāng)袋狀區(qū)離子注入的摻雜離子為銦離子時(shí)，離子注入的能量范圍為100_150keV，離子注入的劑量為1.0Xe13-9.0Xe13cm_2，離子注入的入射方向相對(duì)于與半導(dǎo)體襯底100相垂直的方向偏移一定的角度，所述角度的范圍為0-45度。
[0038]在選定的離子注入角度下，進(jìn)行旋轉(zhuǎn)注入，可減小陰影效應(yīng)并形成對(duì)稱雜質(zhì)分布，其離子注入能量、劑量、角度與低摻雜離子注入的能量、劑量、角度相對(duì)應(yīng)匹配，其注入能量確保形成的袋狀區(qū)將低摻雜源/漏區(qū)包裹住，從而有效抑制住由漏致勢(shì)壘降低(DIBL)所導(dǎo)致的短溝道效應(yīng)。
[0039]然后，執(zhí)行快速熱退火工藝，以激活低摻雜源/漏區(qū)104和袋狀區(qū)中的摻雜離子并消除上述離子注入所產(chǎn)生的缺陷。在其它實(shí)施例中，也可以采用其它退火方式，應(yīng)能達(dá)到類似的效果。
[0040]在本實(shí)施例中，快速熱退火步驟是在低摻雜離子注入和所述袋狀區(qū)離子注入步驟之后進(jìn)行，但并不以此為限，在其它實(shí)施例中，所述快速熱退火步驟也可以分兩次進(jìn)行，即在低摻雜離子注入步驟之后進(jìn)行第一次快速熱退火步驟以及在袋狀區(qū)離子注入步驟之后進(jìn)行第二次快速熱退火步驟。
[0041]為了降低熱預(yù)算，所述快速熱退火步驟可以移至后續(xù)實(shí)施應(yīng)力記憶時(shí)執(zhí)行。
[0042]接著，如圖1C所示，在偏移側(cè)墻103的兩側(cè)形成側(cè)墻105。形成側(cè)墻105的工藝步驟包括:在半導(dǎo)體襯底100上形成完全覆蓋疊層結(jié)構(gòu)102和偏移側(cè)墻103的側(cè)墻材料層，其構(gòu)成材料優(yōu)選氮化娃；采用側(cè)墻蝕刻(blanket etch)工藝蝕刻側(cè)墻材料層，以形成側(cè)墻105。
[0043]接著，如圖1D所示，執(zhí)行重?fù)诫s離子注入并退火，以在半導(dǎo)體襯底100中形成重?fù)诫s源/漏區(qū)106。形成重?fù)诫s源/漏區(qū)106的工藝為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再加以贅述。為了降低熱預(yù)算，所述退火可以移至后續(xù)實(shí)施應(yīng)力記憶時(shí)執(zhí)行。在實(shí)施重?fù)诫s離子注入之前或者同時(shí)，可選地，實(shí)施預(yù)非晶化注入，以降低短溝道效應(yīng)。預(yù)非晶化注入的注入離子包括鍺、碳等III族和V族離子。
[0044]接著，如圖1E所示，去除側(cè)墻105，并在半導(dǎo)體襯底100上形成覆蓋疊層結(jié)構(gòu)102和偏移側(cè)墻103的應(yīng)力材料層107。在本實(shí)施例中，采用濕法蝕刻工藝去除側(cè)墻105，采用共形沉積工藝形成應(yīng)力材料層107，以使形成的應(yīng)力材料層107具有良好的階梯覆蓋特性。應(yīng)力材料層107具有的應(yīng)力的大小與形成應(yīng)力材料層107所采用的沉積工藝的工藝條件有關(guān)，在此不做具體限定。需要說(shuō)明的是，在形成應(yīng)力材料層107之前，可以先形成一薄層氧化物層，以防止后續(xù)去除應(yīng)力材料層107時(shí)對(duì)半導(dǎo)體襯底100造成損傷，為了簡(jiǎn)化，圖示中未示出所述薄層氧化物層。
[0045]接下來(lái)，執(zhí)行快速熱退火工藝，將應(yīng)力材料層107具有的應(yīng)力轉(zhuǎn)移到半導(dǎo)體襯底100中的溝道區(qū)。上述應(yīng)力的轉(zhuǎn)移是通過(guò)沿著如圖1E中的斜線112所示的方向形成的晶格錯(cuò)位缺陷實(shí)現(xiàn)的，該晶格錯(cuò)位缺陷可以顯著增強(qiáng)作用于NFET區(qū)的溝道區(qū)的應(yīng)力，進(jìn)一步提升NFET區(qū)的性能。對(duì)于NFET區(qū)而言，對(duì)溝道區(qū)施加拉應(yīng)力以提高溝道區(qū)的載流子遷移率。在其它實(shí)施例中，也可以采用其它退火方式，應(yīng)能達(dá)到類似的效果。
[0046]接著，如圖1F所示，去除應(yīng)力材料層107，并在重?fù)诫s源/漏區(qū)106以及部分低摻雜源/漏區(qū)104上形成自對(duì)準(zhǔn)硅化物113。在本實(shí)施例中，采用濕法蝕刻工藝去除應(yīng)力材料層107。形成自對(duì)準(zhǔn)硅化物113的工藝為本領(lǐng)域技術(shù)人員所公知，在此不再加以贅述；在形成自對(duì)準(zhǔn)硅化物113的過(guò)程中，由于形成的自對(duì)準(zhǔn)硅化物阻擋層的遮蔽，因此，疊層結(jié)構(gòu)102的頂部未形成自對(duì)準(zhǔn)硅化物113 ;自對(duì)準(zhǔn)硅化物113形成之后，通過(guò)濕法蝕刻去除所述自對(duì)準(zhǔn)娃化物阻擋層。
[0047]接著，如圖1G所示，在半導(dǎo)體襯底100上形成接觸孔蝕刻停止層108，覆蓋疊層結(jié)構(gòu)102、偏移側(cè)墻103和自對(duì)準(zhǔn)硅化物113。在本實(shí)施例中，采用共形沉積工藝形成接觸孔蝕刻停止層108，以使形成的接觸孔蝕刻停止層108具有良好的階梯覆蓋特性。接觸孔蝕刻停止層108的材料優(yōu)選氮化娃。
[0048]接著，如圖1H所示，在接觸孔蝕刻停止層108上形成層間介電層109，并執(zhí)行化學(xué)機(jī)械研磨依次研磨層間介電層109和接觸孔蝕刻停止層108，直至露出疊層結(jié)構(gòu)102的頂部。形成層間介電層109可以采用本領(lǐng)域技術(shù)人員所熟習(xí)的各種適宜的工藝，例如化學(xué)氣相沉積工藝。層間介電層109的材料優(yōu)選氧化娃。
[0049]接著，如圖1I所示，去除疊層結(jié)構(gòu)102中的犧牲柵極材料層102c，并在高k介電層102b上形成金屬柵極結(jié)構(gòu)110。
[0050]作為示例，金屬柵極結(jié)構(gòu)110包括自下而上層疊的功函數(shù)設(shè)定金屬層110a、阻擋層IlOb和金屬柵極材料層110c。功函數(shù)設(shè)定金屬層IlOa包括一層或多層金屬或金屬化合物，對(duì)于N型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層的構(gòu)成材料為適用于NFET的金屬材料，包括鈦、鉭、鋁、鋯、鉿及其合金，還包括上述金屬元素的碳化物、氮化物等。阻擋層IlOb的材料包括氮化鉭或氮化鈦，金屬柵極材料層IlOc的材料包括鎢或鋁。在本實(shí)施例中，采用干法蝕刻或濕法蝕刻工藝去除犧牲柵極材料層102c，采用原子層沉積工藝或物理氣相沉積工藝形成功函數(shù)設(shè)定金屬層IlOa和阻擋層110b，采用化學(xué)氣相沉積工藝或物理氣相沉積工藝形成金屬柵極材料層I 1c。然后，執(zhí)行化學(xué)機(jī)械研磨以研磨上述各層材料，直至露出層間介電層109時(shí)終止。
[0051]接著，如圖1J所示，再次形成層間介電層109，以覆蓋金屬柵極結(jié)構(gòu)110，然后，執(zhí)行化學(xué)機(jī)械研磨以研磨層間介電層109，以使其表面平整。在其它實(shí)施例中，也可以形成與層間介電層109的構(gòu)成材料不同的另一層間介電層。
[0052]接下來(lái)，形成接觸孔111，其形成過(guò)程包括以下步驟:在層間介電層109上依次形成非晶碳層(APF)、介電質(zhì)抗反射層(DARC)和具有用于蝕刻接觸孔111的圖案的光刻膠層；以所述光刻膠層為掩膜，執(zhí)行干法蝕刻工藝蝕刻層間介電層109，所述蝕刻過(guò)程終止于接觸孔蝕刻停止層108 ;采用灰化工藝去除所述光刻膠層；執(zhí)行另一干法蝕刻工藝，以去除暴露出來(lái)的接觸孔蝕刻停止層108 ;去除非晶碳層和介電質(zhì)抗反射層。
[0053]至此，完成了根據(jù)本發(fā)明示例性實(shí)施例的方法實(shí)施的工藝步驟，接下來(lái)，可以通過(guò)后續(xù)工藝完成整個(gè)半導(dǎo)體器件的制作，包括:填充金屬(通常為鎢)于接觸孔111中形成連接互連金屬層與自對(duì)準(zhǔn)硅化物113以及金屬柵極結(jié)構(gòu)110的接觸塞；形成多個(gè)互連金屬層，通常采用雙大馬士革工藝來(lái)完成；形成金屬焊盤，用于實(shí)施器件封裝時(shí)的引線鍵合。
[0054]參照?qǐng)D2，其中示出了根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟的流程圖，用于簡(jiǎn)要示出整個(gè)制造工藝的流程。
[0055]在步驟201中，提供半導(dǎo)體襯底，在半導(dǎo)體襯底上形成有包括自下而上層疊的界面層、高k介電層和犧牲柵極材料層的疊層結(jié)構(gòu)；
[0056]在步驟202中，在疊層結(jié)構(gòu)的兩側(cè)形成側(cè)墻，并執(zhí)行重?fù)诫s離子注入，以在半導(dǎo)體襯底中形成重?fù)诫s源/漏區(qū)；
[0057]在步驟203中，去除側(cè)墻，并在半導(dǎo)體襯底上形成覆蓋疊層結(jié)構(gòu)的應(yīng)力材料層；
[0058]在步驟204中，執(zhí)行退火處理后，去除應(yīng)力材料層，并在重?fù)诫s源/漏區(qū)上形成自對(duì)準(zhǔn)硅化物；
[0059]在步驟205中，去除犧牲柵極材料層，并在高k介電層上形成金屬柵極結(jié)構(gòu)；
[0060]在步驟206中，形成接觸孔，并在接觸孔中填充構(gòu)成接觸塞的金屬。
[0061]根據(jù)本發(fā)明，在去除形成于疊層結(jié)構(gòu)102兩側(cè)的側(cè)墻105之后，實(shí)施應(yīng)力記憶，以增強(qiáng)施加于溝道區(qū)的應(yīng)力，同時(shí)，在形成金屬柵極結(jié)構(gòu)110之前形成自對(duì)準(zhǔn)硅化物113，增強(qiáng)自對(duì)準(zhǔn)硅化物113對(duì)溝道區(qū)的應(yīng)力作用。
[0062]本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書(shū)及其等效范圍所界定。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制造方法，包括: 提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有包括自下而上層疊的界面層、高k介電層和犧牲柵極材料層的疊層結(jié)構(gòu)； 在所述疊層結(jié)構(gòu)的兩側(cè)形成側(cè)墻，并執(zhí)行重?fù)诫s離子注入，以在所述半導(dǎo)體襯底中形成重?fù)诫s源/漏區(qū)； 去除所述側(cè)墻，并在所述半導(dǎo)體襯底上形成覆蓋所述疊層結(jié)構(gòu)的應(yīng)力材料層； 執(zhí)行退火處理后，去除所述應(yīng)力材料層，并在所述重?fù)诫s源/漏區(qū)上形成自對(duì)準(zhǔn)硅化物； 去除所述犧牲柵極材料層，并在所述高k介電層上形成金屬柵極結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述高k介電層和所述犧牲柵極材料層之間形成有覆蓋層，所述覆蓋層的構(gòu)成材料包括氮化鈦或氮化鉭。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述高k介電層的k值為3.9以上，所述界面層的構(gòu)成材料包括硅氧化物，所述犧牲柵極材料層的材料包括多晶硅或無(wú)定形碳。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述疊層結(jié)構(gòu)和所述側(cè)墻之間形成有偏移側(cè)墻，所述偏移側(cè)墻的構(gòu)成材料為氧化物，所述側(cè)墻的構(gòu)成材料為氮化硅。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，在形成所述側(cè)墻之前，還包括實(shí)施低摻雜離子注入，以在所述半導(dǎo)體襯底中形成低摻雜源/漏區(qū)的步驟。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，在實(shí)施所述低摻雜離子注入之前或者同時(shí)，還包括實(shí)施預(yù)非晶化注入的步驟，所述預(yù)非晶化注入的注入離子包括III族和V族離子。
7.根據(jù)權(quán)利要求5所述的方法，其特征在于，在實(shí)施所述低摻雜離子注入之后，還包括執(zhí)行袋狀區(qū)離子注入，以在所述半導(dǎo)體襯底中形成將所述低摻雜源/漏區(qū)包裹住的袋狀區(qū)。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述金屬柵極結(jié)構(gòu)包括自下而上層疊的功函數(shù)設(shè)定金屬層、阻擋層和金屬柵極材料層。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，在去除所述犧牲柵極材料層之前，還包括下述步驟:在所述半導(dǎo)體襯底上形成完全覆蓋所述疊層結(jié)構(gòu)的接觸孔蝕刻停止層；在所述接觸孔蝕刻停止層上形成層間介電層；執(zhí)行化學(xué)機(jī)械研磨依次研磨所述層間介電層和所述接觸孔蝕刻停止層，直至露出所述疊層結(jié)構(gòu)的頂部。
10.根據(jù)權(quán)利要求1所述的方法，其特征在于，形成所述金屬柵極結(jié)構(gòu)之后，還包括下述步驟:形成另一層間介電層，以覆蓋所述金屬柵極結(jié)構(gòu)；執(zhí)行化學(xué)機(jī)械研磨以研磨所述另一層間介電層，以使其表面平整；在所述層間介電層和所述另一層間介電層中形成接觸孔，并在所述接觸孔中填充構(gòu)成接觸塞的金屬。
【文檔編號(hào)】H01L21/336GK104517840SQ201310451314
【公開(kāi)日】2015年4月15日 申請(qǐng)日期:2013年9月27日 優(yōu)先權(quán)日:2013年9月27日
【發(fā)明者】李勇 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司