提高qfn封裝引線框架制備工藝中引線框架硬度的方法
【專利摘要】本發(fā)明涉及一種提高QFN封裝引線框架制備工藝中引線框架硬度的方法，其包括如下步驟：a、提供基板及金屬連接層，金屬連接層內(nèi)設有隔離空隙；b、在上述基板的正面上設置支撐介質(zhì)層；c、在基板的背面設置掩膜層，并得到貫通所述掩膜層的刻蝕孔；d、利用上述刻蝕孔對基板進行刻蝕，形成所需的分離孔；e、去除基板上的掩膜層，并在基板的背面設置第一表面處理層；f、在基板背面的中心區(qū)設置封裝芯片，封裝芯片通過連接線與封裝芯片外圈的引腳電連接；g、對封裝芯片進行塑封，得到塑封體；h、對基板正面的支撐介質(zhì)層進行減薄，直至金屬連接層的表面裸露。本發(fā)明能提高引線框架的硬度，工藝簡單方便，成本低，加工精度及加工效率高。
【專利說明】提高QFN封裝引線框架制備工藝中引線框架硬度的方法
【技術(shù)領域】
[0001]本發(fā)明涉及一種制備方法，尤其是一種提高QFN封裝引線框架制備工藝中引線框架硬度的方法，屬于半導體封裝的【技術(shù)領域】。
【背景技術(shù)】
[0002]多圈QFN (Quad Flat No-lead Package)是近期發(fā)展起來的一種新的封裝形式，其基本結(jié)構(gòu)與QFN封裝相似，不同的是它有多排引腳，多排引腳之間可以交錯排列，以增加引腳的密度?，F(xiàn)有的多圈QFN制備工藝復雜，成本高，加工精度低；另外，QFN封裝引線框架的硬度角度，容易引起引線框架的彎曲，導致QFN封裝的不可靠性。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種提高QFN封裝引線框架制備工藝中陰線框架硬度的方法，其能提高引線框架的硬度，減小引線框架基板的翹曲變形，便于芯片封裝的自動化，工藝簡單方便，兼容性好，成本低，加工精度及加工效率高。
[0004]按照本發(fā)明提供的技術(shù)方案，所述提高QFN封裝引線框架制備工藝中引線框架硬度的方法，所述提高引線框架硬度的方法包括如下步驟：
a、提供基板，并在基板的正面上設置與所述基板電連接的金屬連接層，所述金屬連接層內(nèi)設有貫通金屬連接層的隔離空隙；
b、在上述基板的正面上壓合支撐介質(zhì)層，所述支撐介質(zhì)層覆蓋在金屬連接層上并填充在隔離空隙內(nèi)；
C、在基板的背面設置掩膜層，選擇性地掩蔽和刻蝕所述掩膜層，得到貫通所述掩膜層的刻蝕孔；
d、利用上述刻蝕孔對基板進行刻蝕，以使得刻蝕孔貫通基板，形成所需的分離孔；
e、去除基板上的掩膜層，并在基板的背面設置第一表面處理層；第一表面處理層與相應的基板、金屬連接層通過分離孔形成多圈引腳；
f、在上述基板背面的中心區(qū)設置封裝芯片，所述封裝芯片通過連接線與所述封裝芯片外圈的引腳電連接；
g、對上述封裝芯片進行塑封，得到塑封體；所述塑封體壓蓋在封裝芯片、第一表面處理層上，并填充在分離孔內(nèi)；
h、對上述基板正面的支撐介質(zhì)層進行減薄，直至金屬連接層的表面裸露。
[0005]所述步驟a中，包括如下步驟：
al、提供基板，并在所述基板的正面上設置所需的干膜；a2、對基板上的干膜進行曝光及顯影，以在基板上得到引腳隔離圖形；a3、利用所述引腳隔離圖形在基板上電鍍所需的金屬連接層；去除所述引腳隔離圖形，以得到貫通所述金屬連接層的隔離空隙。
[0006]所述基板的材料及金屬連接層的材料均包括銅。所述支撐介質(zhì)層的材料包括PP。[0007]—種類似的技術(shù)方案，提高QFN封裝引線框架制備工藝中引線框架硬度的方法，所述提高引線框架硬度的方法包括如下步驟：
51、提供基板，并在基板的正面上設置與所述基板電連接的金屬連接層，所述金屬連接層內(nèi)設有若干貫通金屬連接層的隔離空隙；
52、在上述基板的正面上設置支撐介質(zhì)層，所述支撐介質(zhì)層覆蓋在金屬連接層上并填充在隔離空隙內(nèi)；
53、對上述金屬連接層上的支撐介質(zhì)層進行磨削，以使得金屬連接層的表面裸露；并在金屬連接層裸露的表面設置第二表面處理層，第二表面處理層與所述第二表面處理層下方的金屬連接層通過隔離空隙內(nèi)的支撐介質(zhì)層形成多圈的引腳；
54、在上述基板的上方設置封裝芯片，所述封裝芯片位于基板的中心區(qū)域，且封裝芯片通過連接線與所述封裝芯片外圈的引腳電連接；
s5、對上述封裝芯片進行塑封，在基板上方得到塑封體，所述塑封體壓蓋在第二表面處理層、封裝芯片及支撐介質(zhì)層上；
s6、對基板的背面進行蝕刻，以使得金屬連接層與基板相連的表面裸露，使得引腳相互分離；
s7、在金屬連接層裸露的表面設置第三表面處理層，所述第三處理層與金屬連接層電連接。
[0008]所述步驟Si中，包括如下步驟：
sll、提供基板，并在所述基板的正面上設置所需的干膜；sl2、對基板上的干膜進行曝光及顯影，以在基板上得到引腳隔離圖形；sl3、利用所述引腳隔離圖形在基板上電鍍所需的金屬連接層；去除所述引腳隔離圖形，以得到貫通所述金屬連接層的隔離空隙。
[0009]所述步驟S3中，對支撐介質(zhì)層進行磨削的方法包括等離子刻蝕。
[0010]本發(fā)明的優(yōu)點：將引線框架的制備工藝與基板制備工藝融合，使用基板工藝來生產(chǎn)多圈QFN所需要的引線框架；采用減成法來制備芯片的內(nèi)外引腳，提高了引腳的制備精度，可以制備更細間距的引腳陣列，同時保證引腳尺寸的精度，工藝靈活性高，可以根據(jù)需求隨時改變引腳的排列方式，避免傳統(tǒng)的沖壓成型中需要更換磨具，周期長，成本高的問題。一次可成型多個引線框架，效率高。在制備引線框架的過程中，通過支撐介質(zhì)層來提高引線框架的硬度，不易發(fā)生彎曲，通過相應的工藝步驟能減小對封裝結(jié)構(gòu)的破壞，保證了被加工面的平整性，易于實現(xiàn)自動化生產(chǎn)?？梢詫⒁€框架做的很薄（100 μ m厚或者更小)且引腳厚度可調(diào)，符合輕薄短小的發(fā)展趨勢。
【專利附圖】

【附圖說明】
[0011]圖廣圖9為本發(fā)明實施例I具體實施工藝剖視圖，其中 圖I為本發(fā)明基板的剖視圖。
[0012]圖2為本發(fā)明基板上設置干膜后的剖視圖。
[0013]圖3為本發(fā)明對干膜進行曝光后的剖視圖。
[0014]圖4為本發(fā)明進行顯影后的剖視圖。
[0015]圖5為本發(fā)明在基板上得到金屬連接層后的剖視圖。[0016]圖6為本發(fā)明得到支撐介質(zhì)層后的剖視圖。
[0017]圖7為本發(fā)明通過掩膜層得到刻蝕孔后的剖視圖。
[0018]圖8為本發(fā)明得到第一表面處理層后的剖視圖。
[0019]圖9為本發(fā)明塑封并對支撐介質(zhì)層減薄后的剖視圖。
[0020]圖10?圖13為本發(fā)明實施例2具體實施工藝剖視圖，其中 圖10為本發(fā)明得到支撐介質(zhì)層后的剖視圖。
[0021]圖11為本發(fā)明得到第二表面處理層后的剖視圖。
[0022]圖12為本發(fā)明塑封后的剖視圖。
[0023]圖13為本發(fā)明得到第三表面處理層后的剖視圖。
[0024]圖14為本發(fā)明形成引線框架的底部視圖。
[0025]附圖標記說明：1_基板、2-干膜、3-引腳隔離圖形、4-掩膜板、5-窗口、6-金屬連接層、7-隔離空隙、8-支撐介質(zhì)層、9-掩膜層、10-刻蝕孔、11-第一表面處理層、12-封裝芯片、13-連接線、14-塑封體、15-第二表面處理層、16-第三表面處理層、17-引腳及18-分離孔。
【具體實施方式】
[0026]下面結(jié)合具體附圖和實施例對本發(fā)明作進一步說明。
[0027]為了能夠提高多圈QFN封裝引線框架制備工藝中引線框架的硬度，本發(fā)明通過實施例I和實施列2進行說明，具體地：
實施例I
如圖f圖9所示：一種提高QFN封裝引線框架制備工藝中引線框架硬度的方法，所述提高引線框架硬度的方法包括如下步驟：
a、提供基板1，并在基板I的正面上設置與所述基板I電連接的金屬連接層6，所述金屬連接層6內(nèi)設有若干貫通金屬連接層6的隔離空隙7 ；
如圖f圖4所示：本發(fā)明實施例中，基板I的材料及金屬連接層6的材料包括銅，為了能夠在基板I的正面得到金屬連接層6以及隔離空隙7，所述步驟a包括如下步驟：al、提供基板1，并在所述基板I的正面上設置所需的干膜2 ；
基板I上設置干膜2的類型可以根據(jù)所要求的引腳間距、引腳大小以及所需基板I的厚度來決定的，如圖I和圖2所示。
[0028]a2、對基板I上的干膜2進行曝光及顯影，以在基板I上得到引腳隔離圖形3 ； 如圖3和圖4所示：在對干膜2進行曝光時，利用掩膜板4以及在掩膜板4上的窗口 5
對干膜2進行曝光，通過對干膜2進行顯影后，在基板I的正面上得到引腳隔離圖形3。本發(fā)明實施例中，引腳隔離圖形3包括隔離塊以及由隔離塊外的區(qū)域；
a3、利用所述引腳隔離圖形3在基板I上電鍍所需的金屬連接層6 ;去除所述引腳隔離圖形3，以得到貫通所述金屬連接層6的隔離空隙7。去除所述引腳隔離圖形3是指去除引腳隔離圖形3的隔離塊，電鍍金屬層6位于隔離塊外的區(qū)域上，去除隔離塊后能得到隔離空隙7，隔離空隙7貫通金屬連接層6。
[0029]如圖5所示：利用引腳隔離圖形3電鍍金屬連接層6，當去除圖形分隔塊3后，恰好能得到貫通金屬連接層6的隔離空隙7。[0030]b、在上述基板I的正面上壓合支撐介質(zhì)層8，所述支撐介質(zhì)層8覆蓋在金屬連接層6上并填充在隔離空隙7內(nèi)；
如圖6所示：所述支撐介質(zhì)層8的材料包括PP (聚丙烯)，通過支撐介質(zhì)層8能夠提高形成引線框架的硬度。
[0031]C、在基板I的背面設置掩膜層9，選擇性地掩蔽和刻蝕所述掩膜層9，得到貫通所述掩膜層9的刻蝕孔10 ；
如圖7所示：根據(jù)需要設置掩膜層9，對掩膜層9進行刻蝕后得到刻蝕孔10，所述刻蝕孔10從掩膜層9的上表面延伸到基板I的背面。
[0032]d、利用上述刻蝕孔10對基板I進行刻蝕，以使得刻蝕孔10貫通基板1，形成所需的分離孔18 ；
通過刻蝕孔10能夠?qū)⑺隹涛g孔10正下方對應的基板I刻蝕，形成分離孔18，所述分離孔18與前述已經(jīng)填充支撐介質(zhì)層8的隔離空隙7相連通，且隔離空隙7的軸線與分離孔18的軸線位于同一直線上，通過分離孔18與隔離空隙7，能將金屬連接層6與基板I分割成若干獨立的部分。
[0033]e、去除基板I上的掩膜層9，并在基板I的背面設置第一表面處理層11 ;第一表面處理層11與相應的基板I、金屬連接層6通過分離孔18形成多圈引腳17 ；
如圖8所示：通過基板I背面設置第一表面處理層11能夠使得基板I能夠方便電連接，第一表面處理層11與上述通過分離孔18分離后對應的基板I、金屬連接層6能夠形成引腳17，且所述引腳17呈多圈的結(jié)構(gòu)。多圈的引腳17通過分離孔18分割
f、在上述基板I背面的中心區(qū)設置封裝芯片12，所述封裝芯片12通過連接線13與所述封裝芯片12外圈的引腳17電連接；
本發(fā)明實施例中，封裝芯片12位于基板I背面的中心區(qū)，即封裝芯片12位于多圈引腳17的中心區(qū)，封裝芯片12通過連接線13與引腳17電連接。
[0034]g、對上述封裝芯片12進行塑封，得到塑封體14 ;所述塑封體14壓蓋在封裝芯片12、第一表面處理層11上，并填充在分離孔18內(nèi)；
通過塑封體14能夠?qū)Ψ庋b芯片12及連接線13進行保護，同時使得封裝芯片12、連接線13以及焊腳17相互連接成一體，確保封裝的可靠性。塑封體14采用樹脂，塑封體14填充在分離孔18內(nèi)后，多圈的引腳17能通過塑封體14連接成一體。
[0035]h、對上述基板I正面的支撐介質(zhì)層8進行減薄，直至金屬連接層6的表面裸露。
[0036]如圖9所示：為了能夠方便引腳17與外部的連接，本發(fā)明實施例中，需要基板I正面的支撐介質(zhì)層8進行磨削減薄，具體實施時，可以采用等離子體刻蝕或磨削工藝進行磨肖IJ，削磨后，引腳17內(nèi)金屬連接層6的表面裸露。進一步地，還可以在裸露的金屬連接層6的表面設置表面處理層。金屬連接層6的表面裸露后，整個引腳17的外表面裸露。
[0037]實施例2
如圖10?圖14所示：一種提高QFN封裝引線框架制備工藝中引線框架硬度的方法，所述提高引線框架硬度的方法包括如下步驟：
Si、提供基板1，并在基板I的正面上設置與所述基板I電連接的金屬連接層6，所述金屬連接層6內(nèi)設有若干貫通金屬連接層6的隔離空隙7 ；
sll、提供基板1，并在所述基板I的正面上設置所需的干膜2 ； sl2、對基板I上的干膜2進行曝光及顯影，以在基板I上得到引腳隔離圖形3 ；sl3、利用所述引腳隔離圖形3在基板I上電鍍所需的金屬連接層6 ;去除所述引腳隔離圖形3，以得到貫通所述金屬連接層6的隔離空隙7。
[0038]上述在基板I上形成金屬連接層6及隔離空隙7的工藝步驟與實施例I完全相同，此處不再詳述。
[0039]s2、在上述基板I的正面上設置支撐介質(zhì)層8，所述支撐介質(zhì)層8覆蓋在金屬連接層6上并填充在隔離空隙7內(nèi)；如圖10所示。
[0040]S3、對上述金屬連接層6上的支撐介質(zhì)層8進行磨削，以使得金屬連接層6的表面裸露；并在金屬連接層6裸露的表面設置第二表面處理層15,第二表面處理層15與所述第二表面處理層15下方的金屬連接層6通過隔離空隙7內(nèi)的支撐介質(zhì)層8形成多圈的引腳17 ；
如圖11所示：本實施例中，可以采用等離子刻蝕對支撐介質(zhì)層8進行磨削，先對支撐介質(zhì)層8進行磨削，能減小后續(xù)的磨削工藝中對引線框架的損壞。第二表面處理層15的作用與上述第一表面處理層11的作用相同。第二表面處理層15與相應的金屬連接層6形成引腳17，引腳17通過隔離空隙7內(nèi)的支撐介質(zhì)層8進行絕緣隔離，同時形成多圈的結(jié)構(gòu)。
[0041]s4、在上述基板I的上方設置封裝芯片12，所述封裝芯片12位于基板I的中心區(qū)域，且封裝芯片12通過連接線13與所述封裝芯片12外圈的引腳17電連接；
s5、對上述封裝芯片12進行塑封，在基板I上方得到塑封體14，所述塑封體14壓蓋在第二表面處理層15、封裝芯片12及支撐介質(zhì)層8上；
如圖12所示：將封裝芯片12安裝于整個引線框架的中心區(qū)域，多圈的引腳17位于封裝芯片12的外圈，通過塑封體14能夠?qū)Ψ庋b芯片12進行有效保護。
[0042]s6、對基板I的背面進行蝕刻，以使得金屬連接層6與基板I相連的表面裸露，使得引腳17相互分離；
本實施例中，對基板I的背面進行刻蝕，直至將所有的基板I均刻蝕掉，基板I刻蝕掉后，金屬連接層6的表面裸露，多圈的引腳17不再通過基板I進行電氣連接，但多圈的引腳17通過塑封體14能進行連接成一體。
[0043]s7、在金屬連接層6裸露的表面設置第三表面處理層16，所述第三處理層16與金屬連接層6電連接。
[0044]如圖13所示：為了能夠方便引腳17通過金屬連接層6與外部的電連接，在金屬連接層6的表面設置第三表面處理層16。如圖14所示：為形成多圈QFN封裝引線框架的底部視圖，圖中示出了封裝芯片12外圈設置三圈引腳17的示意圖。
[0045]本發(fā)明將引線框架的制備工藝與基板制備工藝融合，使用基板工藝來生產(chǎn)多圈QFN所需要的引線框架；采用半加成法來制備芯片的內(nèi)外引腳，提高了引腳的制備精度，可以制備更細間距的引腳陣列，同時保證引腳尺寸的精度，工藝靈活性高，可以根據(jù)需求隨時改變引腳的排列方式，避免傳統(tǒng)的沖壓成型中需要更換磨具，周期長，成本高的問題。一次可成型多個引線框架，效率高。在制備引線框架的過程中，通過支撐介質(zhì)層8來提高引線框架的硬度，不易發(fā)生彎曲，通過相應的工藝步驟能減小對封裝結(jié)構(gòu)的破壞，保證了被加工面的平整性，易于實現(xiàn)自動化生產(chǎn)?？梢詫⒁€框架做的很?。?00 μ m厚或者更小)且引腳厚度可調(diào)，符合輕薄短小的發(fā)展趨勢。
【權(quán)利要求】
1.一種提高QFN封裝引線框架制備工藝中引線框架硬度的方法，其特征是，所述提高引線框架硬度的方法包括如下步驟： (a)、提供基板（1)，并在基板（I)的正面上設置與所述基板（I)電連接的金屬連接層(6)，所述金屬連接層（6)內(nèi)設有貫通金屬連接層（6)的隔離空隙（7)； (b)、在上述基板（I)的正面上壓合支撐介質(zhì)層（8)，所述支撐介質(zhì)層（8)覆蓋在金屬連接層（6)上并填充在隔離空隙（7)內(nèi)； (C)、在基板（I)的背面設置掩膜層（9)，選擇性地掩蔽和刻蝕所述掩膜層（9)，得到貫通所述掩膜層（9)的刻蝕孔（10)； (d)、利用上述刻蝕孔（10)對基板（I )進行刻蝕，以使得刻蝕孔（10)貫通基板（1)，形成所需的分離孔（18); (e)、去除基板（I)上的掩膜層（9)，并在基板（I)的背面設置第一表面處理層（11);第一表面處理層（11)與相應的基板（I)、金屬連接層（6)通過分離孔（18)分隔后形成多圈引腳（17)； (f)、在上述基板（I)背面的中心區(qū)設置封裝芯片（12)，所述封裝芯片（12)通過連接線(13)與所述封裝芯片（12)外圈的引腳（17)電連接； (g)、對上述封裝芯片（12)進行塑封，得到塑封體（14);所述塑封體（14)壓蓋在封裝芯片（12)、第一表面處理層（11)上，并填充在分離孔（18)內(nèi)； (h)、對上述基板（I)正面的支撐介質(zhì)層（8)進行減薄，直至金屬連接層（6)的表面裸露。
2.根據(jù)權(quán)利要求1所述的提高QFN封裝引線框架制備工藝中引線框架硬度的方法，其特征是，所述步驟（a)中，包括如下步驟： (al)、提供基板（1)，并在所述基板（I)的正面上設置所需的干膜（2)； (a2)、對基板（I)上的干膜（2)進行曝光及顯影，以在基板（I)上得到引腳隔離圖形(3)； (a3)、利用所述引腳隔離圖形（3)在基板（I)上電鍍所需的金屬連接層（6);去除所述引腳隔離圖形（3)，以得到貫通所述金屬連接層（6)的隔離空隙（7)。
3.根據(jù)權(quán)利要求1所述的提高QFN封裝引線框架制備工藝中引線框架硬度的方法，其特征是：所述基板（I)的材料及金屬連接層（6)的材料均包括銅。
4.根據(jù)權(quán)利要求1所述的提高QFN封裝引線框架制備工藝中引線框架硬度的方法，其特征是：所述支撐介質(zhì)層（8)的材料包括PP。
5.一種提高QFN封裝引線框架制備工藝中引線框架硬度的方法，其特征是，所述提高引線框架硬度的方法包括如下步驟： (Si)、提供基板（1)，并在基板（I)的正面上設置與所述基板（I)電連接的金屬連接層(6)，所述金屬連接層（6)內(nèi)設有若干貫通金屬連接層（6)的隔離空隙（7)； (s2)、在上述基板（I)的正面上設置支撐介質(zhì)層（8)，所述支撐介質(zhì)層（8)覆蓋在金屬連接層（6)上并填充在隔離空隙（7)內(nèi)； (S3)、對上述金屬連接層（6)上的支撐介質(zhì)層（8)進行磨削，以使得金屬連接層（6)的表面裸露；并在金屬連接層（6)裸露的表面設置第二表面處理層（15)，第二表面處理層(15)與所述第二表面處理層（15)下方的金屬連接層（6)通過隔離空隙（7)內(nèi)的支撐介質(zhì)層（8)形成多圈的引腳（17);(s4)、在上述基板（I)的上方設置封裝芯片（12)，所述封裝芯片（12)位于基板（I)的中心區(qū)域，且封裝芯片（12)通過連接線（13)與所述封裝芯片（12)外圈的引腳（17)電連接；(s5)、對上述封裝芯片（12)進行塑封，在基板（I)上方得到塑封體（14)，所述塑封體(14)壓蓋在第二表面處理層（15)、封裝芯片（12)及支撐介質(zhì)層（8)上； (s6)、對基板（1)的背面進行蝕刻，以使得金屬連接層（6)與基板（I)相連的表面裸露，使得引腳（17)相互分離； (s7)、在金屬連接層（6)裸露的表面設置第三表面處理層（16)，所述第三處理層（16)與金屬連接層（6)電連接。
6.根據(jù)權(quán)利要求6所述提高QFN封裝引線框架制備工藝中引線框架硬度的方法，其特征是，所述步驟（Si)中，包括如下步驟： (sll)、提供基板（1)，并在所述基板（I)的正面上設置所需的干膜（2); (sl2)、對基板（I)上的干膜（2)進行曝光及顯影，以在基板（I)上得到引腳隔離圖形(3)； (sl3)、利用所述引腳隔離圖形（3)在基板（I)上電鍍所需的金屬連接層（6);去除所述引腳隔離圖形（3)，以得到貫通所述金屬連接層（6)的隔離空隙（7)。
7.根據(jù)權(quán)利要求6所述提高QFN封裝引線框架制備工藝中引線框架硬度的方法，其特征是，所述步驟（s3 )中，對支撐介質(zhì)層（8 )進行磨削的方法包括等離子刻蝕。
【文檔編號】H01L21/48GK103489794SQ201310456986
【公開日】2014年1月1日 申請日期:2013年9月29日 優(yōu)先權(quán)日:2013年9月29日
【發(fā)明者】劉文龍 申請人:華進半導體封裝先導技術(shù)研發(fā)中心有限公司