半導體裝置及其制造方法
【專利摘要】本發(fā)明提供一種半導體裝置及其制造方法，能夠提高半導體裝置的可靠性。半導體裝置(1)具有將形成在半導體芯片(2)的正面(2a)的源極焊盤(2SP)和引腳(4S)電連接的金屬夾(金屬板7)。金屬夾(7)具有：芯片連接部(7C)，經(jīng)由導電性接合材料(8C)與源極焊盤(2SP)電連接；引腳連接部(7L)，經(jīng)由導電性接合材料(8L)與引腳(4S)電連接；中間部(7H)，位于芯片連接部(7C)和引腳連接部(7L)之間。并且，在中間部(7H)和芯片連接部(7C)之間設置具有剪切面(D1b、D1c)階梯部(D1)，該剪切面(D1b、D1c)夾著連接部D1a并彼此配置在相反側。
【專利說明】半導體裝置及其制造方法
【技術領域】
[0001]本發(fā)明涉及一種半導體裝置及其制造技術，例如涉及一種適用于將半導體芯片的電極和外部端子經(jīng)由金屬板電連接的半導體裝置的有效技術。
【背景技術】
[0002]JP特開2011-223016(專利文獻I)中記載了以下半導體裝置:在半導體芯片的電極焊盤上連接對多處實施了彎曲加工的引腳。
[0003]并且，JP特開2010-123686號公報(專利文獻2)中記載了以下半導體裝置:將半導體芯片的電極焊盤和引腳部經(jīng)由金屬板電連接。
[0004]并且，JP特開2004-336043號公報(專利文獻3)中記載了以下方法:將電連接半導體芯片的電極焊盤和弓I腳的金屬夾通過超聲波焊接來連接。
[0005]專利文獻I JP特開2011-223016號公報
[0006]專利文獻2 JP特開2010-123686號公報
[0007]專利文獻3 JP特開2004-336043號公報
【發(fā)明內(nèi)容】
[0008]本申請發(fā)明人對作為組裝到電源電路等的半導體裝置的、所謂功率半導體裝置的性能提高進行了研究。在功率半導體裝置中，通過經(jīng)由金屬板電連接半導體芯片的電極和作為外部端子的引腳之間，與經(jīng)由作為金屬細線的金屬絲進行連接時相比，可減少導通路徑的阻抗成分。但是本申請發(fā)明人發(fā)現(xiàn)，上述金屬板經(jīng)由導電性的接合材料與半導體芯片的電極及引腳電連接，因此根據(jù)金屬板的形狀不同，在半導體裝置的可靠性上產(chǎn)生問題。
[0009]其他問題與新的特征通過本說明書的記載及附圖可得以明確。
[0010]一個實施方式的半導體裝置具有將形成在半導體芯片的正面的電極和引腳電連接的金屬板。上述金屬板具有:經(jīng)由第I導電性接合材料與上述電極電連接的芯片連接部；經(jīng)由第2導電性接合材料與上述引腳電連接的引腳連接部；以及位于上述芯片連接部和上述引腳連接部之間的中間部。并且，在上述中間部和上述芯片連接部之間設置具有第I及第2剪切面的第I階梯部，該第I及第2剪切面夾著連接部彼此配置在相反側。
[0011]根據(jù)上述一個實施方式，可提高半導體裝置的可靠性。
【專利附圖】
【附圖說明】
[0012]圖1是表示組裝了半導體裝置的電源電路的構成示例的說明圖。
[0013]圖2是表示圖1所示的場效應晶體管的元件結構示例的要部截面圖。
[0014]圖3是圖1所示的半導體裝置的俯視圖。
[0015]圖4是圖3所示的半導體裝置的仰視圖。
[0016]圖5是在去除了圖3所示的密封體的狀態(tài)下表示半導體裝置的內(nèi)部結構的平面圖。[0017]圖6是沿著圖5的A-A線的截面圖。
[0018]圖7是表示圖5所示的半導體芯片的柵極和引腳的連接狀態(tài)的放大截面圖。
[0019]圖8是表示在圖6所示的金屬夾上即將形成階梯部之前的狀態(tài)的放大截面圖。
[0020]圖9是表示對圖8所示的金屬夾實施沖壓加工并形成階梯部的狀態(tài)的放大截面圖。
[0021]圖10是表示使用圖1至圖9說明的半導體裝置的制造工序的概要的說明圖。
[0022]圖11是表示在圖10所示的引腳框架準備工序中準備的引腳框架的整體結構的平面圖。
[0023]圖12是圖11所示的器件區(qū)域的一個的放大平面圖。
[0024]圖13是沿著圖12的A-A線的放大截面圖。
[0025]圖14是表示在圖12所示的芯片搭載部上搭載了半導體芯片的狀態(tài)的放大平面圖。
[0026]圖15是沿著圖14的A-A線的放大截面圖。
[0027]圖16是表示將圖14所示的半導體芯片和引腳經(jīng)由金屬夾電連接的狀態(tài)的放大平面圖。
[0028]圖17是沿著圖16的A-A線的放大截面圖。
[0029]圖18是表示在圖17所示的連接金屬夾的區(qū)域上分別配置了夾焊材料的狀態(tài)的放大截面圖。
[0030]圖19是表示在半導體芯片上配置了金屬夾的狀態(tài)的放大截面圖。
[0031]圖20是表示向引腳框架推壓金屬夾的狀態(tài)的放大截面圖。
[0032]圖21是表示將圖16所示的半導體芯片和引腳經(jīng)由金屬絲電連接的狀態(tài)的放大平面圖。
[0033]圖22是沿著圖21的A-A線的放大截面圖。
[0034]圖23是表示形成了密封半導體芯片和金屬夾而成的密封體的狀態(tài)的放大平面圖。
[0035]圖24是表示在沿著圖23的A-A線的放大截面中在成形模具內(nèi)配置了引腳框架的狀態(tài)的放大截面圖。
[0036]圖25是表示在圖24所示的引板及引腳自密封體的露出面上形成了金屬膜的狀態(tài)的放大截面圖。
[0037]圖26是表示將圖23所示的引腳框架單片化的狀態(tài)的放大平面圖。
[0038]圖27是作為圖6的變形例的半導體裝置的截面圖。
[0039]圖28是作為圖6的其他變形例的半導體裝置的截面圖。
[0040]圖29是作為圖6的其他變形例的半導體裝置的截面圖。
[0041]圖30是表示和圖6所示的半導體裝置不同的研究示例的截面圖。
【具體實施方式】
[0042](本申請中的記載方式、基本用語、用法的說明)
[0043]在本申請中，實施方式為便于記載而根據(jù)需要分為多個部分，除了明確聲明并非如此之外，它們并不是相互獨立的個體，不論記載的前后，單一例子的各部分、一方是另一部分詳細或部分或全部的變形例等。并且，作為原則，同樣的部分省略重復的說明。并且，實施方式中的各構成要素除了明確聲明并非如此的情況、理論上限定為該數(shù)量的情況、及從上下文來看明顯并非如此的情況外，并非必須的。
[0044]同樣，在實施方式等的記載中，對于材料、組成等，即使稱為“由A構成的X”，除了明確聲明并非如此的情況及從上下文來看明顯并非如此的情況外，并不排除含有A以外的要素。例如，對于成分，是“作為主要成分包含A的X”等的含義。例如，即使稱為“硅部件”等，也并不限定為純粹的硅，當然也可是SiGe (硅鍺)合金、其他以硅為主要成分的多元合金、含有其他添加物等的部件。并且，即使稱為鍍金、Cu層、鍍鎳等，除了特別聲明并非如此夕卜，也不是純粹的，分別包括以金、Cu、鎳等為主要成分的部件。
[0045]進一步，在言及特定的數(shù)值、數(shù)量時，除了特別聲明并非如此的情況、理論上限定為該數(shù)量的情況、及從上下文來看明顯并非如此的情況外，也可是超過該特定數(shù)值的數(shù)值、或小于該特定數(shù)值的數(shù)值。
[0046]并且，在實施方式的各附圖中，相同或同樣的部分用相同或類似的標記或參照代碼表示，說明原則上不重復。
[0047]并且，在附圖中，當會導致復雜的情況下或與空隙的區(qū)別明確的情況下，即使是截面也存在省略陰影線等的情況。與此關聯(lián)，從說明等角度而言明確的情況下，即使是平面上關閉的孔，也存在省略背景的輪廓線的情況。進一步，即使不是截面，為了明示其并非空隙或者為了明示區(qū)域的邊界，也會附加上陰影線、點圖案。
[0048](實施方式)
[0049](電路構成示例)
[0050]在本實施方式中，作為在半導體芯片的電極上接合了金屬板的半導體裝置的一例，例如列舉在電子設備的電源電路上作為開關電路組裝的半導體裝置來進行說明。并且，作為半導體封裝的方式，列舉適用于SON(Small Outline Non-1eaded package/小外形無引腳封裝)型半導體裝置的實施方式來進行說明，在SON型半導體裝置中，在構成四邊形的平面形狀的密封體的下表面，露出芯片搭載部及多個引腳的一部分。
[0051]圖1是表示組裝了在本實施方式中說明的半導體裝置的電源電路的構成示例的說明圖。此外在圖1中，作為組裝了本實施方式的半導體裝置的電源電路的一例，示出開關電源電路(例如DC-DC轉換器)的構成示例。
[0052]圖1所示的電源電路10是利用半導體開關元件的接通、斷開時間比率(占空比)來變換或調(diào)整功率的電源裝置。在圖1所示的例子中，電源電路10是將直流電流變換為不同的值的直流電流的DC-DC轉換器。該電源電路10作為電子設備的電源電路使用。
[0053]電源電路10具有:內(nèi)置有半導體開關元件的多個(在圖1中是2個)半導體裝置1、及具有控制半導體裝置I的驅動的控制電路CT的半導體裝置9。并且，電源電路10具有:輸入電源22;以及輸入電容23，是暫時積蓄從輸入電源22提供的能量(電荷)并將該積蓄的能量提供到電源電路10的主電路的電源。輸入電容23和輸入電源22并聯(lián)連接。
[0054]并且，電源電路10具有:線圈25，是向電源電路10的輸出(負載24的輸入)提供電力的元件；以及輸出電容26，電連接在輸出布線和基準電位(例如接地電位GND)供給用的端子之間，上述輸出布線連接線圈25和負載24。線圈25經(jīng)由輸出布線與負載24電連接。[0055]此外，圖1所示的VIN表示輸入電源，GND表示基準電位(例如為接地電位、0V)，1ut表示輸出電流，Vout表示輸出電壓。并且，圖1所示的Cin表示輸入電容23，Cout26表不輸出電容。
[0056]半導體裝置9具有'2個驅動器電路DR1、DR2 ;分別向驅動器電路DR1、DR2發(fā)送控制信號的控制電路CT。并且，半導體裝置I具有高側用和低側用的場效應晶體管作為開關元件。具體而言，高側用半導體裝置IH具有高側用的MOSFET (Metal Oxide SemiconductorField Effect Transistor/金屬氧化物半導體場效應晶體管)2HQ。并且,低側用半導體裝置IL具有低側用的M0SFET2LQ。
[0057]在圖2中，作為功率晶體管的一例，說明M0SFET，但功率晶體管可適用各種變形例。例如，可替代圖1所示的M0SFET2HQ、2LQ，而使用絕緣柵雙極型晶體管(IGBT JnsulatedGate Bipolar Transistor)。
[0058]并且，上述MOSFET作為廣泛表示在柵極絕緣膜上配置有由導電性材料構成的柵極的結構的場效應晶體管的用語而記載。因此，在記述為MOSFET的情況下，也并不排除氧化膜以外的柵極絕緣膜。并且，在記述為MOSFET的情況下，也并不排除例如多晶硅等金屬以外的柵極材料。
[0059]控制電路CT是控制M0SFET2HQ、2LQ的動作的電路，例如由PWM(Pulse WidthModulation/脈沖寬度調(diào)制)電路構成。該PWM電路比較指令信號和三角波的振幅，輸出PWM信號(控制信號)。通過該PWM信號來控制M0SFET2HQ、2LQ (即電源電路10)的輸出電壓(即M0SFET2HQ、2LQ的電壓開關接通的幅度(接通時間)。
[0060]該控制電路CT的輸出經(jīng)由半導體裝置9具有的半導體芯片2S上形成的布線，電連接到驅動器電路DR1、DR2的輸入。驅動器電路DR1、DR2各自的輸出分別電連接到M0SFET2HQ 的柵極 HG 及 M0SFET2LQ 的柵極 LG。
[0061]驅動器電路DR1、DR2是以下電路:對應從控制電路CT提供的脈沖寬度調(diào)制(Pulse Width Modulation:PWM)信號，分別控制 M0SFET2HQ、2LQ 的柵極 HG、LG 的電位，控制M0SFET2HQ、2LQ的動作。一個驅動器電路DRl的輸出電連接到M0SFET2HQ的柵極HG。另一個驅動器電路DR2的輸出電連接到M0SFET2LQ的柵極LG。該控制電路CT及2個驅動器電路DRl、DR2例如形成在一個半導體芯片2S上。此外，VDIN表示對驅動器電路DRl、DR2的輸入電源。
[0062]并且，作為功率晶體管的M0SFET2HQ、2LQ串聯(lián)連接在輸入電源22的高電位(第I電源電位)供給用的端子(第I電源端子)ETl和基準電位(第2電源電位)供給用的端子(第2電源端子)ET2之間。并且，在連接電源電路10的M0SFET2HQ的源極HS和M0SFET2LQ的漏極LD的布線上，設置將輸出用電源電位提供到外部的輸出節(jié)點N。該輸出節(jié)點N經(jīng)由輸出布線電連接到線圈25，進一步經(jīng)由輸出布線電連接到負載24。
[0063]即，M0SFET2HQ的源極HS/漏極HD路徑串聯(lián)連接在輸入電源22的高電位供給用端子ETl和輸出節(jié)點(輸出端子)N之間。并且，M0SFET2LQ的源極LS/漏極LD路徑串聯(lián)連接在輸出節(jié)點N和基準電位供給用端子ET2之間。此外，在圖1中，M0SFET2HQ、2LQ分別表示寄生二極管(內(nèi)部二極管)。
[0064]在電源電路10中，通過M0SFET2HQ、2LQ取得同步的同時交替進行接通/斷開，從而進行電源電壓的變換。即，高側用的M0SFET2HQ接通時，從端子ETl通過M0SFET2HQ向輸出節(jié)點N流入電流(第I電流)11。另一方面，當高側用的M0SFET2HQ斷開時，通過線圈25的反向電壓，流入電流12。當該電流12流入時使低側用的M0SFET2LQ接通，從而可減小電壓下降。
[0065]MOSFET (第I場效應晶體管、功率晶體管)2HQ是高側開關(高電位側:第I動作電壓；以下也稱為高側)用的場效應晶體管，具有在上述線圈25中積蓄能量的開關功能。該高側用M0SFET2HQ形成在與半導體芯片2S不同的半導體芯片2H上。
[0066]另一方面，MOSFET (第2場效應晶體管、功率晶體管)2LQ是低側開關(低電位側:第2動作電壓；以下也稱為低側)用的場效應晶體管，具有與來自控制電路CT的頻率同步并降低晶體管的電阻以進行整流的功能。即，M0SFET2LQ是電源電路10的整流用的晶體管。
[0067]并且如圖2所示，高側用的M0SFET2HQ及低側用的M0SFET2LQ例如通過η溝道型的場效應晶體管形成。圖2是表示圖1所示的場效應晶體管的元件結構示例的要部截面圖。
[0068]在圖2所示的例子中，例如在由η型單晶硅構成的半導體基板WH的主面Wa上，形成η—型的外延層ΕΡ。該半導體基板WH及外延層EP構成M0SFET2HQ、2LQ的漏極區(qū)域(圖1所示的漏極HD、LD)。該漏極區(qū)域與圖1所示的半導體芯片2H、2L的背面?zhèn)人纬傻穆O2DP電連接。
[0069]在外延層EP上形成作為p_型半導體區(qū)域的溝道形成區(qū)域CH，在該溝道形成區(qū)域CH上形成作為n+型半導體區(qū)域的源極區(qū)域SR。并且，形成從源極區(qū)域SR的上表面貫通溝道形成區(qū)域CH到達外延層EP的內(nèi)部的槽(開口部、溝)TR1。
[0070]并且，在槽TRl的內(nèi)壁上形成柵極絕緣膜GI。在該柵極絕緣膜GI上，形成以埋入槽TRl的方式層壓的柵極HG、LG。柵極HG、LG經(jīng)由未圖示的拉出布線電連接到圖1所示的半導體芯片2H、2L的柵極焊盤2GP。
[0071]并且，在埋入了柵極HG、LG的槽TRl的、隔著源極區(qū)域SR的旁邊，形成有主體接觸(body contact)用的槽(開口部、溝)TR2。在圖2所示的例子中，在槽TRl的兩旁形成有槽TR2。并且，在槽TR2的底部，形成作為P+型半導體區(qū)域的主體接觸區(qū)域BC。通過設置主體接觸區(qū)域BC，可降低以源極區(qū)域SR為發(fā)射極區(qū)域、以溝道形成區(qū)域CH為基極區(qū)域、以外延層EP為集電極區(qū)域的寄生雙極晶體管的基極電阻。
[0072]此外，在圖2所示的例子中，通過形成主體接觸用的槽TR2，構成為主體接觸區(qū)域BC的上表面的位置和源極區(qū)域SR的下表面相比，位于下方(溝道形成區(qū)域CH的下表面?zhèn)?。但是，雖省略了圖示，但作為變形例，也可不形成主體接觸用的槽TR2，而以和源極區(qū)域SR基本相同的高度形成主體接觸區(qū)域BC。
[0073]并且，在源極區(qū)域SR及柵極HG、LG上，形成絕緣膜IL。并且，在絕緣膜IL上、及包括主體接觸用的槽TR2的內(nèi)壁的區(qū)域上，形成阻擋導體膜BM。并且，在阻擋導體膜BM上形成布線CL。布線CL電連接到在圖1所示的半導體芯片2H、2L的正面形成的源極焊盤2SP。
[0074]并且，布線CL經(jīng)由阻擋導體膜BM電連接到源極區(qū)域SR及主體接觸區(qū)域BC兩者。即，源極區(qū)域SR和主體接觸區(qū)域BC成為相同電位。這樣一來，可抑制因源極區(qū)域SR和主體接觸區(qū)域BC間的電位差而使上述寄生雙極晶體管接通的情況。
[0075]并且，M0SFET2HQ、2LQ夾著溝道形成區(qū)域CH，在厚度方向上配置源極區(qū)域和源極區(qū)域SR，因此在厚度方向上形成溝道(以下稱為縱型溝道結構)。這種情況下，和沿著主面Wa形成溝道的場效應晶體管相比，可降低平面視圖中的元件的占有面積。因此，通過對高側用的M0SFET2HQ適用上述縱型溝道結構，可降低半導體芯片2H(參照圖1)的平面尺寸。
[0076]并且，在上述縱型溝道結構的情況下，通過減小半導體芯片2的厚度，可降低接通電阻。尤其是，低側用的M0SFET2LQ動作時的接通時間(施加電壓的期間的時間)大于高側用的M0SFET2HQ的接通時間，和開關損失相比，接通電阻產(chǎn)生的損失較大。因此，通過對低側用M0SFET2LQ適用上述縱型溝道結構，可減小低側用場效應晶體管的接通電阻。其結果是，即使流入到圖1所示的電源電路10的電流增大，也可提高電壓變換效率。
[0077]此外，在圖2中是表示場效應晶體管的元件結構的圖，在圖1所示的半導體芯片2H、2L中，將例如具有圖2所示的元件結構的多個場效應晶體管并聯(lián)連接。這樣一來，可構成例如流入超過I安培的大電流的功率M0SFET。
[0078](半導體裝置)
[0079]接著說明圖示的半導體裝置I的封裝結構。圖3是圖1所示的半導體裝置的俯視圖。并且，圖4是圖3所示的半導體裝置的仰視圖。并且，圖5是在去除了圖3所示的密封體的狀態(tài)下表示半導體裝置的內(nèi)部結構的平面圖。并且，圖6是沿著圖5的A-A線的截面圖。并且，圖7是表示圖5所示的半導體芯片的柵極和引腳的連接狀態(tài)的放大截面圖。
[0080]如圖3至圖7所示，半導體裝置I具有:半導體芯片2 (參照圖5、圖6);搭載了半導體芯片2的引板3(參照圖4至圖6);作為外部端子的多個引腳4(參照圖4至圖6)。并且，半導體芯片2、引板3的上表面3a及多個引腳的上表面4a通過密封體(樹脂體)5 一并密封。
[0081]半導體芯片2與使用圖1說明的形成了電源電路10的高側用開關元件即M0SFET2HQ的半導體芯片2H、或形成了低側用開關元件即M0SFET2LQ的半導體芯片2L對應。如圖6所示，半導體芯片2具有正面2a、位于正面2a的相反側的背面2b。并且，如圖5所示，在半導體芯片2的正面2a上，形成有與圖1所示的源極HS或源極LS對應的源極焊盤2SP、以及與圖1所示的柵極HG或柵極LG對應的柵極焊盤2GP。另一方面，如圖6所示，在半導體芯片2的背面2b上，形成與圖1所示的漏極HD或漏極LD對應的漏極2DP。在圖6所示的例子中，半導體芯片2的背面2b整體成為漏極2DP。
[0082]如上所述，使半導體芯片2是縱型溝道結構時，通過減小半導體芯片2的厚度(減小圖6所示的正面2a和背面2b的距離)，可降低接通電阻。在圖6所示的例子中，例如半導體芯片2的厚度是100 ii m至150 u m左右。
[0083]并且，如圖5及圖6所示，半導體裝置I具有搭載半導體芯片2的引板(芯片搭載部)3。如圖6所示，引板3具有:經(jīng)由導電性接合材料(導電性部件)6搭載半導體芯片2的上表面(芯片搭載面)3a、及和上表面3a相反側的下表面(安裝面)3b。并且如圖5所示，引板3與作為漏極端子的引腳4D —體形成。引腳4D是與圖1所示的漏極HD或漏極LD電連接的外部端子，與端子ETl或節(jié)點N連接。并且如圖6所示，在半導體芯片2的背面2b形成的漏極2DP經(jīng)由導電性接合材料6與引板3電連接。
[0084]并且在圖5所示的例子中，半導體芯片2的平面尺寸(正面2a的面積)小于引板3的平面尺寸(上表面3a的面積)。并且如圖4及圖6所示，引板3的下表面3b在密封體5的下表面5b中從密封體5露出。并且，在引板3的露出面上形成金屬膜(外裝鍍膜)SD，其在將半導體裝置I安裝到未圖示的安裝基板時，用于提高作為接合材料的軟釬料的浸潤性。[0085]因此，通過增大引板3的平面尺寸，且使引板3的下表面3b從密封體露出，可提高半導體芯片2中產(chǎn)生的熱的散熱效率。并且，通過增大引板3的平面尺寸，且使引板3的下表面3b從密封體露出，可降低將引板3作為外部端子的一部分使用時的阻抗成分。
[0086]并且，通過使作為引腳4D的引板3的下表面3b從密封體5露出，可增大電流流動的導通路徑的截面積，上述引腳4D是外部端子。因此，可降低導通路徑中的阻抗成分。尤其是，引腳4D是和使用圖1說明的輸出節(jié)點N對應的外部端子。因此，通過降低與引腳4D連接的導通路徑的阻抗成分，可直接降低輸出布線的功率損失。
[0087]并且，圖5及圖6所示的導電性接合材料6是將半導體芯片2固定到引板3上、且電連接半導體芯片2和引板3的導電性部件(芯片焊接材料)。作為導電性接合材料6，例如可使用在熱固性樹脂中含有多種(多個)銀(Ag)粒子等導電性粒子的、稱為銀(Ag)膏的導電性樹脂材料，或軟釬料。
[0088]在將半導體裝置I安裝到未圖示的安裝基板(主板)時，作為電連接半導體裝置I的多個引腳4和安裝基板側的未圖示的端子的接合材料，例如使用軟釬料等。圖5及圖6所示的、例如作為由軟釬料構成的外裝鍍膜的金屬膜SD，從提高作為接合材料的軟釬料的浸潤性的角度出發(fā)，分別形成在半導體裝置I的端子的接合面上。
[0089]在安裝半導體裝置I的工序中，為了熔融未圖示的軟釬料并分別與引腳4及未圖示的安裝基板側的端子接合，實施稱為回流處理的加熱處理。作為導電性接合材料6，當使用在樹脂中混合了導電性粒子的導電性粘接材料時，即使任意設定上述回流處理的處理溫度，導電性接合材料也不會熔融。因此，可防止半導體芯片2和引板3的接合部的導電性接合材料6在半導體裝置I安裝時再次熔融所造成的問題，從而在這一點上優(yōu)選使用。
[0090]另一方面，作為接合半導體芯片2和引板3的導電性接合材料6，當使用軟釬料時，為了抑制半導體裝置I安裝時再次熔融的情況，優(yōu)選使用比安裝時使用的接合材料熔點高的材料。這樣一來，作為芯片焊接材料的導電性接合材料6使用軟釬料時，材料選擇受到制約，但和使用導電性粘接材料時相比，可提高電連接的可靠性，從而在這一點上優(yōu)選使用。
[0091]并且如圖4及圖5所示，引板3由包括懸吊引腳TL的多個引腳4支撐。該懸吊引腳TL在半導體裝置I的制造工序中，是用于將引板3固定到引腳框架的框架部的支撐部件。
[0092]并且如圖5及圖6所示，半導體芯片2的源極焊盤2SP和引腳4S經(jīng)由金屬夾(導電性部件、金屬板)7電連接。金屬夾7是相當于連接圖1所示的高側用M0SFET2HQ的源極HS和輸出節(jié)點N之間、或低側用M0SFET2LQ的源極LS和端子ET2之間的布線的導電性部件，例如由銅(Cu)構成。
[0093]金屬夾7具有經(jīng)由導電性接合材料8C與半導體芯片2的源極焊盤2SP電連接的芯片連接部7C。并且，金屬夾7具有經(jīng)由導電性接合材料8L與引腳4S電連接的引腳連接部7L。并且，金屬夾7具有位于芯片連接部7C和引腳連接部7L之間的中間部7H。金屬夾7具有:沿著圖5所示的X方向配置的、連接金屬夾7的源極焊盤2SP和引腳4S的長度方向；沿著與X方向正交的Y方向配置的寬度方向。
[0094]稍后詳述，中間部7H具有被保持面7Ha，在半導體裝置I的制造工序中，在傳送金屬夾7時，該被保持面7Ha由未圖示的保持夾具吸附保持。芯片連接部7C、中間部7H、及引腳連接部7L如圖5所示，在平面視圖中，沿著X方向，從半導體芯片2的源極焊盤2SP上開始，按照芯片連接部7C、中間部7H、及引腳連接部7L的順序配置。
[0095]并且，金屬夾7成為電連接源極焊盤2SP和引腳4S的導通路徑，因此從減小電阻成分的角度出發(fā)，優(yōu)選較厚。在圖6所示的例子中，金屬夾7的厚度大于半導體芯片2的厚度，例如是200 iim左右。
[0096]稍后詳細說明金屬夾7的詳細構成及通過金屬夾7的構成所獲得的效果。
[0097]并且，圖5及圖6所示的導電性接合材料8L、8C是將金屬夾7固定到引腳4S上及半導體芯片2的源極焊盤2SP上、且分別電連接半導體芯片2和金屬夾7、及引腳4S和金屬夾7的導電性部件。作為導電性接合材料6，例如可使用在熱固性樹脂中含有多種(多個)銀(Ag)粒子等導電性粒子的、稱為銀(Ag)膏的導電性樹脂材料，或軟釬料。
[0098]并且如圖5及圖6所示，半導體裝置I具有與半導體芯片2電連接的作為外部端子的引腳(板狀引腳部件)4S。引腳4S具有:連接金屬夾7的連接部(金屬板連接部)4B;將半導體裝置I安裝到未圖示的安裝基板時作為安裝部的多個(在圖5的例子中是3個)端子部4T。多個端子部4T經(jīng)由連接部4B連接。
[0099]連接部4B具有:經(jīng)由導電性接合材料8L連接金屬夾7的引腳連接部7L的連接面(金屬板連接面，上表面)4Ba、及位于與連接面4Ba相反側的下表面4Bb。并且，端子部4T具有作為安裝面的下表面4Tb、及位于與下表面4Tb相反側的上表面4Ta。并且，在引腳4S的連接面4Ba上，形成有用于提高導電性接合材料SC相對引腳4S的浸潤性的金屬膜4BM。金屬膜4BM由和引腳4S的基材(例如銅)相比對導電性接合材料8L(例如軟釬料)的浸潤性更好的材料構成，例如示例銀(Ag)或鎳(Ni)等。
[0100]并且如圖6所示，引腳4S的連接部4B的連接面4Ba的高度，配置在比引腳4S的端子部4T的上表面4a高的位置上。具體而言，在連接部4B的連接面4Ba和端子部4T的上表面4a之間，設置有以使連接面4Ba的高度比端子部4T的上表面4a的高度高的方式設置的彎曲部(或傾斜部)4TW。因此，連接部4B的下表面4Bb被密封體5覆蓋。換言之，弓丨腳4S的連接部4B由密封體5密封。這樣一來，通過用密封體5密封引腳4S的一部分，引腳4S難以從密封體5脫落。其結果可提高半導體裝置I的電連接的可靠性。
[0101]并且如圖5及圖7所示，在引板3的旁邊配置與半導體芯片2的柵極焊盤2GP電連接的外部端子即引腳4G。引腳4G與引板3分離設置。并且如圖7所示，引腳4G具有:作為接合金屬絲7GW的焊接區(qū)域的連接部(金屬絲連接部)4B、及作為將半導體裝置I安裝到未圖示的安裝基板時的外部端子的端子部4T。
[0102]并且如圖7所示，連接部4B的連接面4B的高度配置在比位于作為引腳4G的安裝面的下表面4Tb的相反側的上表面4Ta高的位置上。具體而言，在連接部4B的連接面4Ba和端子部4T的上表面4Ta之間，設置有以使連接面4Ba的高度比端子部4T的上表面4a的高度高的方式設置的彎曲部(或傾斜部)4TW。因此，和上述引腳4S—樣，引腳4G的連接部4B由密封體5密封。這樣一來，通過用密封體5密封引腳4G的一部分，引腳4G難以從密封體5脫落。其結果可提高半導體裝置I的電連接的可靠性。
[0103]并且，圖6所示的引腳4S、圖7所示的引腳4G的連接部4G的連接部4B的下表面4Bb分別由密封體5覆蓋的形狀，包括對引腳4S、4G實施彎曲加工的方法、實施蝕刻處理的方法等各種變形例。在圖6及圖7所示的例子中，采用對引腳4S、4G的一部分實施彎曲加工的方法。因此，連接部4B的厚度是和端子部4T的厚度相同的厚度。換言之，在引腳4S、4G的厚度方向上，從連接面4Ba到連接面4Ba的正下方的下表面4Bb為止的厚度，與從端子部4T的上表面4Ta到上表面4Ta的正下方的下表面4Tb為止的厚度相等。這樣一來，對引腳4S、4G實施彎曲加工的方法在制造引腳框架的階段可容易地進行加工，因此優(yōu)選。
[0104]而引腳4G及柵極焊盤2GP與圖1所示的驅動器電路DR1、或驅動器電路DR2的輸出端子電連接。并且，對引腳4G及柵極焊盤2GP，提供控制圖2所示的M0SFET2HQ的柵極HG、或柵極LG的電位的信號。因此，和其他引腳4(圖5所示的引腳4D、4S)相比，流入到引腳4G的電流相對較小。因此，引腳4G和柵極焊盤2GP經(jīng)由作為金屬細線的金屬絲(導電性部件)7GW電連接。
[0105]例如，在圖7所示的例子中，在柵極焊盤2GP的最表面所形成的金屬膜(例如鋁膜或金膜)上，接合例如由金(Au)構成的金屬絲7GW的一端(例如第I焊接部)。并且，在引腳4G的連接部4B的連接面4Ba上，形成可提高金屬絲7GW和引腳4G的基材的連接強度的金屬膜4BM。并且，金屬絲7GW的與上述一端相反側的另一端(例如第2焊接部)經(jīng)由金屬膜4BM與引腳4G的基材電連接。引腳4G的基材例如由銅(Cu)構成，金屬膜4BM例如由銀(Ag)構成。
[0106]另一方面，流入到引腳4S、引腳4D的電流大于流入到引腳4G的電流。因此，從增大導通路徑的截面積、降低電阻成分的角度出發(fā)，在圖5及圖6所示的例子中，引腳4S電連接到截面積比金屬絲7GW大的金屬夾7。并且，半導體芯片2的漏極2DP整體由引板3上的導電性接合材料6覆蓋，引板3和引腳4D形成為一體。因此，根據(jù)流入到多個引腳4的電流的大小，使電連接的方法不同，從而可降低半導體裝置I的封裝尺寸，且可提高功率變換效率。
[0107]并且，引腳4S、引腳4D及引板3是大電流流入的導通路徑，因此從降低導通路徑的電阻成分的角度出發(fā)，優(yōu)選較厚。在圖6所示的例子中，多個引腳4及引板3的厚度分別是200μπι至250μπι左右。此外，在半導體裝置I的制造工序中，多個引腳4及引板3通過加工一塊金屬板而形成，因此多個引腳4及引板3的厚度是相同的。例如如上所述，在引腳4G中流入和引腳4S、引腳4D相比相對較小的電流，但引腳4G的厚度是和引腳4S、引腳4D及引板3的厚度相同的厚度。并且，圖6或圖7所示的引腳4的彎曲部4TW通過彎曲加工形成，因此以和端子部4Τ、連接部4Β基本相同的厚度形成。
[0108]并且如圖6所示，半導體芯片2、引腳4S的連接部4Β及金屬夾7由密封體5密封。并且如圖7所示，引腳4G的連接部4Β及金屬絲7GW由密封體5密封。
[0109]密封體5是密封多個半導體芯片2、金屬夾7及金屬絲7GW的樹脂體，具有上表面5a (參照圖3、圖6)及位于上表面5a的相反側的下表面(安裝面)5b (參照圖4、圖6)。并且如圖3、圖4及圖5所示，密封體5在平面視圖中呈四邊形，具有4個側面5c。
[0110]密封體5例如主要由環(huán)氧類樹脂等熱固性樹脂構成。并且，為提高密封體5的特性(例如熱影響下的膨脹特性)，例如也存在將二氧化硅(SiO2)粒子等填料粒子混合到樹脂材料中的情況。
[0111](金屬夾的詳情)
[0112]接著詳細說明圖5及圖6所示的金屬夾7。如圖5及圖6所示，在金屬夾7的中間部7H和芯片連接部7C之間設置階梯部D1。如圖6所示，通過設置階梯部D1，可將芯片連接部7C的下表面7Cb和引腳連接部7L的下表面7Lb配置在不同高度上。其結果是，在引腳4S的連接面4Ba和半導體芯片2的正面2a (嚴格來說是源極焊盤2SP的正面)的高度不同的情況下，也可通過階梯部Dl調(diào)整其高低差。
[0113]并且，若在中間部7H和芯片連接部7C的邊界設置階梯部D1，則易于控制導電性接合材料8C的擴散程度。導電性接合材料SC如上所述，是導電性粘接材料或軟釬料，但在任意一種情況下，在制造工序中均包括沿著金屬夾7的芯片連接部7C的下表面7Cb浸潤擴散的工序。因此，當芯片連接部7C的下表面7Cb和中間部7H的下表面7Hb以同樣的高度連續(xù)相連時，液體狀(或膏狀)的導電性接合材料8C會經(jīng)過中間部7H的下表面7Hb而易于浸潤擴散。
[0114]另一方面，如圖6所示，在中間部7H和芯片連接部7C的邊界設置階梯部Dl時，和芯片連接部7C的下表面7Cb相比，中間部7H的下表面7Hb配置在較高位置，因此導電性接合材料8不易于向中間部7H側浸潤擴散。S卩，通過在中間部7H和芯片連接部7C的邊界設置階梯部Dl，而易于控制導電性接合材料SC的擴散程度。
[0115]導電性接合材料SC是電連接金屬夾7和半導體芯片2的源極焊盤2SP的接合材料，因此從使電特性穩(wěn)定的角度出發(fā)，優(yōu)選增大與芯片連接部7C的緊貼面積。如圖7所示，如果設置階梯部D1，則如上所述，可控制導電性接合材料SC的擴散程度，因此，例如即使減少導電性接合材料8C的配置量，也可增大芯片連接部7C和導電性接合材料SC的緊貼面積。
[0116]并且，如果增大芯片連接部7C和導電性接合材料SC的緊貼面積，則可提高芯片連接部7C和導電性接合材料8C的接合強度。其結果是，可提高電連接芯片連接部7C和源極焊盤2SP的部分的連接可靠性。
[0117]并且，導電性接合材料SC是配置在半導體芯片2的源極焊盤2SP上的導電性部件。因此，導電性接合材料SC的配置變得過多而從半導體芯片2的正面2a的周邊部溢出時，會繞入到背面2b側。并且，當作為導電性部件的導電性接合材料SC繞入到半導體芯片2的背面2b側時，可能會導致源極焊盤2SP和漏極2DP電連接(短路)。半導體裝置I中，如上所述，通過設置階梯部Dl，可控制導電性接合材料SC的擴散程度，因此可防止或抑制經(jīng)由導電性接合材料8而使源極焊盤2SP和漏極2DP電連接(短路)的情況。
[0118]另一方面，在圖6所示的例子中，中間部7H的下表面7Hb和引腳連接部7L的下表面7Lb是相同的高度。因此，存在導電性接合材料8L的一部分擴散到中間部7H的情況。但是，引腳4S的連接部4B配置在引腳4S的內(nèi)側的前端(最靠近半導體芯片2的位置)，因此如果導電性接合材料8L浸潤擴散到連接面4Ba的端部，則難以進一步浸潤擴散。并且，即使在假設導電性接合材料8L繞入到連接部4B的下表面4Bb側的情況下，也不會出現(xiàn)不同端子短路的危險。因此，在中間部7H和引腳連接部7L的邊界也可不設置階梯部Dl。
[0119]并且，如上所述，階梯部Dl具有:調(diào)節(jié)引腳4S的連接面4Ba和半導體芯片2的正面2a的高低差的高度調(diào)節(jié)功能；控制導電性接合材料8C的擴散程度的接合材料擴散控制功能。上述2個功能中，如果僅考慮高度調(diào)節(jié)功能，則當引腳4S的連接面4Ba的高度與半導體芯片2的正面2a的高度相同時，也可考慮不設置階梯部Dl的結構。但是，當考慮了上述擴散控制功能時，即使引腳4S的連接面4Ba的高度與半導體芯片2的正面2a的高度相同，也優(yōu)選設置階梯部D1。這種情況下，根據(jù)需要，在中間部7H和引腳連接部7L之間也設置未圖示的階梯部，從而可調(diào)節(jié)引腳4S的連接面4Ba和半導體芯片2的正面2a的高低差。[0120]并且，如上所述，從使電特性穩(wěn)定的角度出發(fā)，或者從提高電連接可靠性的角度出發(fā)，優(yōu)選增大芯片連接部7C和導電性接合材料SC的緊貼面積。但是，當增大芯片連接部7C和導電性接合材料8C的緊貼面積時，需要較多地配置導電性接合材料SC，因此為了不從源極焊盤2SP上溢出，控制導電性接合材料8C的擴散方向變得重要。
[0121]因此，如圖5所示，當源極焊盤2SP在平面視圖中呈長方形時，優(yōu)選配置金屬夾7，以使階梯部Dl沿著呈長方形的源極焊盤2SP的長邊配置。這樣一來，如果沿著金屬夾7的寬度方向(在圖5的例子中是Y方向)形成階梯部D1，則可擴大芯片連接部7C的面積。
[0122]并且，在圖5所示的例子中，金屬夾7具有沿著與Y方向正交的X方向彼此相對地配置的側面7cl及側面7c2。并且，階梯部Dl連接側面7cl和側面7c2地形成。換言之，金屬夾7跨越沿著Y方向的寬度方向地形成階梯部Dl。因此，即使增加導電性接合材料8C的配置量，導電性接合材料8C向引腳4S方向擴散的量也由階梯部Dl限制。S卩，導電性接合材料8C的擴散方向可由跨越金屬夾7的寬度方向形成的階梯部Dl控制，因此即使增加導電性接合材料8C的配置量，也可將導電性接合材料8C停留在源極焊盤2SP上。
[0123]并且，從易于確認導電性接合材料SC和金屬夾7的接合狀態(tài)的角度出發(fā)，如圖5所示，優(yōu)選導電性接合材料8C在金屬夾7的側面7cl、7c2露出。換言之，導電性接合材料8C優(yōu)選覆蓋側面7cl的至少一部分及側面7c2的至少一部分。這樣一來，例如可通過目視容易地確認導電性接合材料8C和金屬夾7的接合狀態(tài)，因此可降低接合不良，提高產(chǎn)品可靠性。
[0124]而為了使中間部7H的下表面7Hb配置在比芯片連接部7C的下表面7Cb高的位置，除了圖6所示的設置階梯部Dl的方法外，也可考慮圖30所示的半導體裝置Hl的構成的方法。圖30是表示和圖6所示的半導體裝置不同的研究示例的截面圖。圖30所示的半導體裝置Hl的不同點在于，在金屬夾7的中間部7H和芯片連接部7C之間設置彎曲部(傾斜部)7TW，未設置圖6所示的階梯部Dl。
[0125]本申請發(fā)明人對圖30所示的半導體裝置Hl所示的、在金屬夾7的中間部7H和芯片連接部7C之間設置彎曲部7TW的構成進行研究時，發(fā)現(xiàn)以下問題。
[0126]S卩，當設置彎曲部7TW時，需要彎曲部7TW的配置空間，因此中間部7H的面積相對變小。中間部7H具有被保持面7Ha，在半導體裝置I的制造工序中，在傳送金屬夾7時，該被保持面7Ha由未圖示的保持夾具吸附保持。因此，如果被保持面7Ha的面積變小，則金屬夾7的位置對齊精度下降。
[0127]另一方面，為了設置彎曲部7TW且充分確保被保持面7Ha的面積，需要延長金屬夾7的長度(沿著X方向的長度)，因此封裝的平面尺寸增加。
[0128]尤其是，使金屬夾7的厚度大于半導體芯片2的厚度、例如為200 μ m左右以上時，難以通過沖壓加工形成彎曲部7TW。例如，當彎曲部7TW的傾斜角度變得陡峭時，加工精度下降，因此芯片連接部7C的下表面7Cb和中間部7H的下表面7Hb的高低差的精度下降。并且，如圖5所示，跨越金屬夾7的寬度方向形成圖30所示的彎曲部7TW時，彎曲加工后的反彈力變大，因此加工精度下降。所以在通過彎曲部7TW來調(diào)整芯片連接部7C的下表面7Cb和中間部7H的下表面7Hb的高低差時，需要增大平面視圖中的彎曲部7TW的面積。
[0129]另一方面，圖5所示的半導體裝置I具有的金屬夾通過階梯部Dl調(diào)整芯片連接部7C的下表面7Cb和中間部7H的下表面7Hb的高低差。階梯部Dl例如通過圖8及圖9所示的方法形成。圖8是表示在圖6所示的金屬夾即將形成階梯部之前的狀態(tài)的放大截面圖。并且，圖9是表示對圖8所示的金屬夾實施沖壓加工并形成階梯部的狀態(tài)的放大截面圖。
[0130]圖6所示的階梯部Dl如圖8及圖9所示，通過在以分別獨立的夾具(剪切夾具)11、12壓住中間部7H和芯片連接部7C的狀態(tài)下實施沖壓加工而形成。
[0131]具體而言，如圖8及圖9所示，用夾具11夾持并壓住中間部7H，用夾具12夾持并壓住芯片連接部7C。夾具11具有上夾具Ila和下夾具11b，在使上夾具Ila與中間部7H的被保持面7Ha抵接、下夾具Ilb與中間部7H的下表面7Hb抵接的狀態(tài)下將中間部7H夾持并固定。另一方面，夾具12具有上夾具12a和下夾具12b，在使上夾具12a與芯片連接部7C的上表面7Ca抵接、下夾具12b與芯片連接部7C的下表面7Cb抵接的狀態(tài)下將芯片連接部7C夾持并固定。
[0132]并且，夾具11、12是可彼此獨立移動的結構，如圖8中箭頭所示，可沿著金屬夾7的厚度方向錯開夾具11、12的相對位置關系。如圖8所示，在以夾具11、12壓住中間部7H和芯片連接部7C的狀態(tài)下，在金屬夾7的厚度方向上向夾具11、12施加推壓力(即實施沖壓加工)。此時，對金屬夾7的中間部7H和芯片連接部7C的邊界部分，從夾具11、12集中施加推壓力，因此中間部7H和芯片連接部7C的厚度方向上的位置關系錯開。
[0133]并且，此時，在金屬夾7的中間部7H和芯片連接部7C的邊界部分上，通過從夾具
11、12傳遞的推壓力，邊界部分的一部分剪切變形。而通過調(diào)整夾具11、12的錯開量，可不完全切斷中間部7H和芯片連接部7C的邊界部分而停留在部分連接的狀態(tài)。
[0134]即，當實施沖壓加工時，如圖9所示，在金屬夾7上一并形成:連接中間部7H和芯片連接部7C的連接部Dla、朝向連接部Dla下方的剪切面Dlb、從連接部Dla的上端朝向上方的剪切面Die。以下將圖8及圖9所示的階梯部Dl的形成方法稱為錯開加工法進行說明。
[0135]剪切面Dlb是通過下夾具Ilb向上方推入、金屬夾7的下表面?zhèn)鹊囊徊糠旨羟凶冃味纬傻碾A梯面，分別與高度不同的中間部7H的下表面7Hb和芯片連接部7C的下表面7Cb相連。并且，剪切面Dlb通過剪切變形而形成，因此可使與下表面7Cb、下表面7Hb之間所成的角度變得陡峭。例如，下表面7Cb及下表面7Hb和剪切面Dlb所成的角度可分別是90。。
[0136]并且，剪切面Dlc是通過上夾具12a向下方推入、金屬夾7的上表面?zhèn)鹊囊徊糠旨羟凶冃味纬傻碾A梯面，分別與高度不同的中間部7H的被保持面7Ha和芯片連接部7C的上表面7Ca相連。并且，剪切面Dlc通過剪切變形而形成，因此可使與上表面7Ca、被保持面7Ha之間所成的角度變得陡峭。例如，上表面7Ca及被保持面7Ha和剪切面Dlc所成的角度可分別是90°。
[0137]這樣一來，階梯部Dl通過上述錯開加工法形成，因此如圖5所示，基本不需要平面視圖中階梯部Dl的配置空間。所以在調(diào)整了芯片連接部7C的下表面7Cb和中間部7H的下表面7Hb的高低差的情況下，也可防止或抑制中間部7H的被保持部7Ha的面積變小。因此，可通過未圖示的保持夾具牢固地吸附保持被保持部7Ha，從而可提高金屬夾7和半導體芯片2、及引腳4S的位置對齊精度。
[0138]并且，上述錯開加工法在以夾具11、12夾持金屬夾7的狀態(tài)下在厚度方向上變形，因此除了變形用的夾具的形狀不同這一點外，可以和形成圖30所示的彎曲部7TW的工序同樣的工序來形成。即，可抑制制造效率降低。
[0139]并且，上述錯開加工法中，使金屬夾7的一部分剪切變形，所以錯開加工后的反彈力、即加工后的金屬夾7恢復到原來形狀的力極小(基本沒有)。因此，如果控制夾具11、12的移動量，則可高精度地控制芯片連接部7C的下表面7Cb和中間部7H的下表面7Hb的
聞低差。
[0140]并且如圖6所示，以使階梯部Dl位于半導體芯片2的源極焊盤2SP上的方式配置金屬夾7。換言之，剪切面Dlb形成為從連接部Dla的下端朝向半導體芯片2的正面2a的源極焊盤2SP。并且，階梯部Dl的剪切面Dlb的至少一部分被導電性接合材料SC覆蓋。因此，如果將階梯部Dl配置在源極焊盤2SP上，則導電性接合材料8C經(jīng)過芯片連接部7C的下表面7Cb并擴散到階梯部Dl，但下表面7Cb和剪切面Dlb的邊界成為角度急劇變化的拐點，所以導電性接合材料8C難以擴散到階梯部Dl的中間部7H側。
[0141]S卩，從控制上述導電性接合材料SC的擴散程度的角度出發(fā)，與圖30所示的設置彎曲部7TW的構成相比，優(yōu)選如圖6所示設置階梯部Dl的構成。圖30所示的彎曲部7TW的下表面的傾斜角度如上所述，難以變得陡峭，因此導電性接合材料8C易于沿著彎曲部7TW的下表面擴散。所以需要嚴格控制導電性接合材料8C的配置量。并且，在嚴格地控制了導電性接合材料8C的配置量的情況下，根據(jù)導電性接合材料SC的擴散方向不同，也存在金屬夾7和源極焊盤2SP的連接部分的連接可靠性下降、或成為電特性波動的原因的情況。
[0142]另一方面，如圖6所示使用通過上述錯開加工法形成的金屬夾7時，通過階梯部Dl可切實控制導電性接合材料8C的擴散方向。因此，可使金屬夾7和源極焊盤2SP的連接部分的電特性穩(wěn)定化。并且，可提高金屬夾7和源極焊盤2SP的連接部分的電連接可靠性。
[0143]并且如上所述，成為電連接源極焊盤2SP和引腳4S的導通路徑，因此從減少電阻成分的角度而言優(yōu)選較厚。在圖6所示的例子中，金屬夾7的厚度、即芯片連接部7C、中間部7H及引腳連接部7L各自的厚度大于半導體芯片2的厚度，例如是200 μ m左右。
[0144]并且，通過上述錯開加工法形成階梯部Dl時，連接部Dla的厚度小于芯片連接部7C、中間部7H及引腳連接部7L各自的厚度。但是，芯片連接部7C和中間部7H通過連接部Dla連接，因此從防止連接部Dla斷裂而使芯片連接部7C和中間部7H分離的角度出發(fā)，連接部Dla的厚度優(yōu)選大于剪切面Dlb的高度(厚度)。剪切面Dlb的高度是金屬夾7的厚度方向上的剪切面Dlb的距離，是和下表面7Hb與下表面7Cb的高低差相同的值。
[0145]換言之，金屬夾7的厚度優(yōu)選相對下表面7Hb和下表面7Cb的高低差的必要量是2倍以上的厚度。例如在圖6所示的例子中，金屬夾7的厚度是200 μ m，所以剪切面Dlb的高度(下表面7Hb和下表面7Cb的高低差)可在小于IOOym的范圍內(nèi)調(diào)整。
[0146]并且，從抑制作為導通路徑的連接部Dla中的阻抗成分的局部下降的角度出發(fā)，尤其優(yōu)選連接部Dla的厚度大于半導體芯片2的厚度。
[0147](半導體裝置的制造方法)
[0148]接著說明參照圖1至圖9所說明的半導體裝置I的制造工序。半導體裝置I按照圖10所示的流程制造。圖10是表示使用圖1至圖9所說明的半導體裝置的制造工序的概要的說明圖。對各工序的詳情，以下參照圖11至圖25進行說明。
[0149](引腳框架準備工序)
[0150]首先，在圖10所示的引腳框架準備工序中，準備圖11至圖13所示的引腳框架。圖11是表示在圖10所示的引腳框架準備工序中準備的引腳框架的整體結構的平面圖。并且，圖12是圖11所示的器件區(qū)域的一個的放大平面圖。并且，圖13是沿著圖12的A-A線的放大截面圖。
[0151]如圖11所示，在該工序中準備的引腳框架30在外框30b的內(nèi)側具有多個(在圖11中是32個)器件區(qū)域30a。多個器件區(qū)域30a分別相當于圖5所示的半導體裝置I的一個。引腳框架30是將多個器件區(qū)域30a矩陣狀配置的所謂多模穴基材。因此，通過使用具有多個器件區(qū)域30a的引腳框架30，可一并制造多個半導體裝置1，從而可提高制造效率。引腳框架30由例如以銅(Cu)為主體的金屬部件構成。
[0152]并且，如圖12所示，各器件區(qū)域30a的周圍被框部30c包圍。框部30c是支撐在圖10所示的單片化工序為止的期間形成在器件區(qū)域30a內(nèi)的各部件的支撐部。
[0153]并且，如圖12及圖13所示，在各器件區(qū)域30a中，已經(jīng)形成了利用圖5及圖6所說明的引板3及多個引腳4。多個引板3經(jīng)由懸吊引腳TL與配置在器件區(qū)域30a周圍的框部30c連接，被框部30c支撐。并且，多個引腳4分別與框部30c連接，由框部30c支撐。
[0154]在圖12所示的例子中，從平面視圖中呈四邊形的器件區(qū)域30a的一邊側朝向相對邊，依次排列多個引腳4D、與多個引腳4D —體形成的引板3及引腳4S。并且，在引腳4S的旁邊配置引腳4G。
[0155]并且，對引腳4S預先實施彎曲加工，形成彎曲部4TW。換言之，與引腳4S的端子部4T 一體形成的金屬板連接面即連接部4B的連接面4Ba，配置在比端子部4T的上表面4Ta高的位置上。彎曲部4TW例如可通過沖壓加工形成。
[0156]此外，引腳框架30的厚度例如厚達200 μ m至250 μ m。因此，在引腳4S中，和連接部4B相比，在寬度(Y方向的長度)相對較窄的部分(窄幅部)形成彎曲部4TW。在寬度小的部分形成彎曲部4TW時，與例如連接部4B那樣在Y方向的寬度大的部分形成彎曲部相t匕，可使傾斜角度陡峭。
[0157]并且如圖13所示，在引腳4S的連接面4Ba上，預先形成金屬膜4BM。并且如圖12所示，在引腳4G的連接部4B的連接面4Ba上，預先形成金屬膜4BM。金屬膜4BM例如可通過鍍敷法形成。
[0158]并且，雖圖示了圖示，但在后述半導體芯片搭載工序中，作為芯片焊接材料使用軟釬料時，從提高軟釬料的浸潤性的角度出發(fā)，優(yōu)選在作為芯片搭載面的引板3的上表面3a上形成鎳(Ni)、銀(Ag)等的金屬膜(省略圖示)。
[0159]在該工序中準備的引腳框架30的上述以外的特征如參照圖5至圖9所說明的那樣，因此省略重復的說明。
[0160](半導體芯片搭載工序)
[0161]接著，在圖10所不的半導體芯片彳合載工序中，如圖14及圖15所不,在引腳框架30的引板3上搭載半導體芯片2。圖14是表示在圖12所示的芯片搭載部上搭載了半導體芯片的狀態(tài)的放大平面圖。并且，圖15是沿著圖14的A-A線的放大截面圖。
[0162]在該工序中,在與多個引腳4D—體形成的引板3上,搭載半導體芯片2。如圖15所示，半導體芯片2經(jīng)由導電性接合材料6粘接固定成使形成有漏極2DP的背面2b與作為引板3的芯片搭載面的上表面3a相對。
[0163]導電性接合材料6是將半導體芯片2固定到引板3上、且電連接半導體芯片2和引板3的導電性部件(芯片焊接材料)。作為導電性接合材料6，例如可使用軟釬料。當使用軟釬料時，例如可使用如下焊膏:對軟釬料成分混合使上述軟釬料成分活性化的助焊劑成分，并形成膏狀?；蛘咭部墒褂帽群父嘤?、形成為帶狀的焊帶或形成為線狀的焊線。當使用軟釬料時，在焊膏、焊帶、焊線的任意一種情況下，均需要用于熔融軟釬料成分而與被接合物接合的加熱處理(回流處理)。
[0164]并且，作為導電性接合材料6的變形例，例如也可使用如下導電性接合材料:在含有環(huán)氧樹脂等熱固性樹脂的樹脂材料中，混合多個導電性粒子(例如銀粒子)。當使用導電性接合材料時，通過進行使熱固性樹脂成分固化的加熱處理(固化處理)，將導電性接合材料6粘接固定到被接合物上。該固化處理和上述回流處理相比，加熱溫度較低，因此在可使組裝工藝低溫化這一點上有利。并且，一旦使導電性接合材料固化后，難以再次熔融，因此提高了安裝成品時使用的接合材料(例如軟釬料)的選擇的自由度。
[0165]而當使用導電性接合材料時，通過使多個導電性粒子緊貼來確保導通路徑，因此從電連接可靠性的角度出發(fā)，優(yōu)選軟釬料。
[0166]并且，半導體芯片2的結構已經(jīng)參照圖1及圖2進行了說明，因此省略重復的說明。
[0167](夾焊工序)
[0168]接著，在圖10所示的夾焊工序中，如圖16及圖17所示，將半導體芯片2的源極焊盤2SP和引腳4S的連接部4B的連接面4Ba經(jīng)由金屬夾7電連接。圖16是表示將圖14所示的半導體芯片和引腳經(jīng)由金屬夾電連接的狀態(tài)的放大平面圖。并且，圖17是沿著圖16的A-A線的放大截面圖。并且，圖18至圖20是依次表示接合圖17所示的金屬夾的工序的放大截面圖。
[0169]在該工序中，通過參照圖8及圖9說明的方法，在金屬夾7上預先形成階梯部Dl。并且，雖省略了圖示，但如果準備在框架內(nèi)固定了多個金屬夾7的金屬夾框架，并對多個金屬夾7 —并實施沖壓加工，則可提高金屬夾7的制造效率。
[0170]在該工序中，首先如圖18所示，在作為連接金屬夾7(參照圖17)的區(qū)域的引腳4S的連接面4Ba上、及半導體芯片2的源極焊盤2SP上，分別配置作為夾焊材料(金屬板接合材料)的導電性接合材料8L、8C。在圖18所示的例子中，示例了通過從供給裝置(注射筒)13排出作為膏狀軟釬料的導電性接合材料8L、8C而進行配置的例子。
[0171]接著，如圖19所示，預先形成階梯部D1，將單片化的金屬夾7傳送到引腳4S及半導體芯片2上。此時，在通過吸附保持金屬夾7的作為保持夾具的筒夾14來吸附保持中間部7H的被保持面7Ha的狀態(tài)下，由未圖示的傳送夾具傳送。此時，引腳連接部7L的下表面7Lb與引腳4S上的導電性接合材料8相對，且芯片連接部7C的下表面7Cb與源極焊盤2SP的導電性接合材料8C相對地配置。并且，金屬夾7的階梯部Dl位于源極焊盤2SP上而配置。
[0172]如上所述，根據(jù)本實施方式，基本無需階梯部Dl的配置空間，所以配置在芯片連接部7C和引腳連接部7L之間的中間部7H的被保持面7Ha可確保充分的面積。因此，在該工序中，金屬夾7由筒夾14牢固地吸附保持，從而可高精度地進行金屬夾7的位置對齊。
[0173]接著如圖20所示，將金屬夾7向引腳框架30推壓。此時，作為導電性接合材料8L、8C，當使用膏狀的軟釬料、導電性粘接材料(例如銀膏)時，導電性接合材料8被金屬夾7的引腳連接部7L和引腳4S的連接部4B夾持并被壓開擴散。并且，導電性接合材料8C被金屬夾7的芯片連接部7C、及半導體芯片2的源極焊盤2SP夾持并被壓開擴散。此外，在圖20中，示例了以筒夾14推壓的例子，但推壓金屬夾7的部件可使用與筒夾14不同的夾具(例如推壓專用夾具或者加熱夾具)。
[0174]接著，加熱導電性接合材料8L、8C，在電連接了金屬夾7和引腳4S、及金屬夾7和源極焊盤2SP的狀態(tài)下固定。作為導電性接合材料8L、8C，當使用軟釬料時，作為回流工序，對承載了金屬夾7的引腳框架30以軟釬料的熔點以上的溫度加熱。這樣一來，導電性接合材料8L、8C熔融，分別與金屬夾7、源極焊盤2SP、及引腳4S的連接部4B接合。此時，熔融的軟釬料通過軟釬料自身的表面張力成形。因此如圖20所示，在芯片連接部7C和中間部7H的邊界上設置階梯部Dl的剪切面Dlb時，在導電性接合材料8C的周邊部，形成覆蓋剪切面Dlb的一部分的焊腳(fillet)，難以擴散到中間部則。
[0175]并且，作為導電性接合材料8L、8C，當使用軟釬料時，在回流工序之后冷卻軟釬料。這樣一來，導電性接合材料8L、8C固化，在電連接了金屬夾7和引腳4S、及金屬夾7和源極焊盤2SP的狀態(tài)下固定。此時，如圖16所示，導電性接合材料SC在形成了覆蓋金屬夾7的側面7cl、7c2的焊腳時，導電性接合材料8C以包住金屬夾7的芯片連接部7C方式緊貼，因此可提高金屬夾7的接合強度。并且，通過形成圖20所示的覆蓋剪切面Dlb的焊腳，也可提高金屬夾7的接合強度。
[0176]此外，當使用作為使導電性接合材料8L、8C易于接合的活性化成分的助焊劑時，在導電性接合材料8L、8C固化后進行清洗，去除助焊劑的殘渣。
[0177]另一方面，作為導電性接合材料8L、8C，使用銀膏等導電性粘接材料時，作為固化工序，使導電性接合材料8L、8C中含有的熱固性樹脂成分固化。這樣一來，金屬夾7和引腳4S、及金屬夾7和源極焊盤2SP在電連接的狀態(tài)下固定。一般情況下，熱固性樹脂固化的溫度小于軟釬料的熔點，因此在固化工序中，能夠以比上述回流工序低的溫度固化。
[0178]并且如圖16所示，導電性接合材料8C在形成了覆蓋金屬夾7的側面7cl、7c2的焊腳時，導電性接合材料8C以包住金屬夾7的芯片連接部7C的方式緊貼，因此可提高金屬夾7的接合強度，這一點在導電性粘接材料中也同樣。并且，通過形成覆蓋剪切面Dlb的焊腳，也可提高金屬夾7的接合強度。
[0179]通過以上工序，如圖16及圖17所示，半導體芯片2的源極焊盤2SP和引腳4S的連接部4B的連接面4Ba，經(jīng)由金屬夾7電連接。
[0180]根據(jù)本實施方式，如圖16所示，導電性接合材料8C在金屬夾7的側面7c1、7c2露出。因此，在該工序完成后，優(yōu)選檢查金屬夾7和源極焊盤2SP的接合部。此時，是對金屬夾7和源極焊盤2SP的接合部的外觀通過目視或相機等進行確認的程度的檢查即可。
[0181](絲焊工序)
[0182]并且，在圖10所示的絲焊工序中，如圖21及圖22所示，將半導體芯片2的柵極焊盤2GP和引腳4G的連接部4B的連接面4Ba，經(jīng)由線(金屬絲)7GW電連接。
[0183]圖21是表示將圖16所示的半導體芯片和引腳經(jīng)由金屬絲電連接的狀態(tài)的放大平面圖。并且，圖22是沿著圖21的A-A線的放大截面圖。
[0184]如圖22所示，在該工序中，例如將在各器件區(qū)域30a的引板3上搭載了半導體芯片2的引腳框架30，配置在未圖示的加熱臺(引腳框架加熱臺)上。并且，將半導體芯片2的柵極焊盤2GP和引腳4G經(jīng)由金屬絲7GW電連接。在本實施方式中，例如經(jīng)由未圖示的毛細管提供金屬絲7GW，通過同時利用超聲波和熱壓來接合金屬絲7GW的所謂釘頭式接合法連接金屬絲7GW。
[0185]例如，在圖21及圖22所示的例子中，首先對形成在柵極焊盤2GP最表面的金屬膜(例如鋁膜或金膜)接合例如由金(Au)構成的金屬絲7GW的一端。并且，將金屬絲7GW的另一端接合到引腳4G上的金屬膜4BM上，電連接柵極焊盤2GP和引腳4G。接著如切斷多余的金屬絲，則形成圖21及圖22所示的金屬絲7GW。
[0186]此外，在圖10中，是在夾焊工序之后進行絲焊，但作為變形例，也可在進行了絲焊之后進行夾焊。
[0187](密封工序)
[0188]接著，在圖10所示的密封工序中，如圖24所示，將半導體芯片2、引板3的上表面3a、引腳4S的連接部4B、及金屬夾7用絕緣樹脂密封，形成密封體5。圖23是表示形成了密封半導體芯片和金屬夾的密封體的狀態(tài)的放大平面圖。并且，圖24是表示在沿著圖23的A-A線的放大截面中，在成形模具內(nèi)配置了引腳框架的狀態(tài)的放大截面圖。
[0189]在該工序中，例如如圖24所示，使用具有上模具(第I模具)32和下模具(第2模具)33的成形模具31，通過所謂傳遞模塑(transfer mold)方式形成密封體5。
[0190]在圖24所示的例子中，配置引腳框架30以使器件區(qū)域30a位于形成于下模具33的腔體34內(nèi)，用上模具32和下模具33夾住。在該狀態(tài)下，將軟化(可塑化)的熱固性樹脂(絕緣樹脂)壓入到成形模具31的腔體34后，絕緣樹脂被提供到由腔體34和上模具32形成的空間內(nèi)，仿照腔體34的形狀而成形。
[0191]此時，如將引板3的下表面3b及多個引腳4的下表面4b分別與上模具32緊貼，則下表面3b、4b在密封體5的下表面5b中從密封體5露出。另一方面，引腳4S的連接部4B的下表面4BGb不與下模具33緊貼。因此，連接部4B被絕緣樹脂覆蓋，由密封體5密封。并且，雖省略了圖示，但對參照圖21及圖22說明的引腳4G，端子部4T的下表面4Tb也分別從圖23所示的密封體5露出，連接部4B由密封體5密封。這樣一來，因引腳4的一部分被密封體5密封，所以難以從密封體5脫落。
[0192]此外，在圖24中，說明了在一個腔體34內(nèi)收容一個器件區(qū)域30a的所謂單片模塑方式的實施方式。但作為變形例，也可適用以下方式:例如使用具有一并覆蓋圖1所示的多個器件區(qū)域30a的腔體34的成形模具，一并密封多個器件區(qū)域30a。該密封方式稱為一并密封(Block Molding)方式或MAP(Mold Array Process/模封陣列處理)方式,一個引腳框架30中的有效面積增大。
[0193]并且，密封體5以絕緣性樹脂為主體構成，例如通過將二氧化硅(SiO2)粒子等填料粒子混合到熱固性樹脂，可提高密封體5的功能(例如對翹曲變形的耐性)。
[0194](鍍敷工序)
[0195]接著，在圖10所示的鍍敷工序中，如圖25所示，將引腳框架30浸泡到未圖示的鍍敷溶液中，對從密封體5露出的金屬部分的表面形成金屬膜SD。圖25是表示在圖24所示的引板及引腳自密封體的露出面上形成了金屬膜的狀態(tài)的放大截面圖。
[0196]在圖25所示的例子中，例如在軟釬料溶液中浸泡引腳框架30，通過電鍍方式形成作為軟釬料膜的金屬膜SD。金屬膜SD具有以下功能:在將完成的半導體裝置I (參照圖6)安裝到未圖示的安裝基板時，提高接合材料的浸潤性。作為軟釬料膜的種類，例如包括鍍錫-鉛、作為無Pb鍍敷的鍍純錫、鍍錫-鉍等。
[0197]此外，也可使用預先在引腳框架上形成了導體膜的預先鍍敷的引腳框架。此時的導體膜例如大多由鎳膜、鎳膜上形成的鈀膜、及鈀膜上形成的金膜形成。當使用預先鍍敷的引腳框架時，省略本鍍敷工序。
[0198](單片化工序)
[0199]接著，在圖10所示的單片化工序中，如圖26所示，將引腳框架30分割為各器件區(qū)域30a。圖26是表示將圖23所示的引腳框架單片化的狀態(tài)的放大平面圖。
[0200]在該工序中，如圖26所示，切斷引腳4S的一部分，將引腳4S從框部30c分離。并且，在該工序中，切斷支撐引板3的多個懸吊引腳TL的一部分，將引板3從框部30c分離。并且，分別切斷引腳4G的一部分，將引腳4G從框部30c分離。切斷方法無特別限定，可通過沖壓加工、或利用了轉刀的切削加工來切斷。
[0201]通過以上各工序，獲得了參照圖1至圖9說明的半導體裝置I。之后進行外觀檢查、電氣試驗等必要的檢查、試驗，并出廠或安裝到未圖示的安裝基板上。
[0202]以上根據(jù)實施方式具體說明了本發(fā)明人做出的發(fā)明，但本發(fā)明不限于上述實施方式，當然可在不脫離其主旨的范圍內(nèi)進行各種變更。
[0203](變形例I)
[0204]例如，在上述實施方式中，說明了在中間部7H和芯片連接部7C之間的一處地點設置了階梯部Dl的金屬夾7，但如圖27的半導體裝置Ia所示，也可設置多個階梯部Dl、D2。圖27是表示作為對圖6的變形例的半導體裝置的截面圖。
[0205]在圖27所示的半導體裝置Ia具有的金屬夾7上，設置多個階梯部Dl、D2。具體而言，金屬夾7的中間部7H包括:配置在芯片連接部7C側的中間部7H1 ;位于中間部7H1和引腳連接部7L之間的中間部7H2。并且，在中間部7H1和芯片連接部7C之間設置階梯部D1，在中間部7H1和中間部7H2之間設置階梯部D2。并且，中間部7H2的下表面7H2b配置在比中間部7H1的下表面7Hlb高的位置上。并且，階梯部D2具有:連接部D2a，連接中間部7H2和中間部7H1 ;剪切面D2b，形成為從連接部D2a的下端朝向半導體芯片2的正面2a，與中間部7H1的下表面71Hb相連。并且，階梯部D2具有剪切面D2c，其形成為從連接部D2a的上端朝向與半導體芯片2相反的方向，與中間部7H1的上表面7IHb相連。
[0206]半導體裝置Ia這樣的在金屬夾7上設置多個階梯部D1、D2的結構，在半導體芯片2的厚度較薄時有效。例如，圖27所示的半導體芯片2的厚度是50μπι左右。因此，如使半導體芯片2較薄，則接通電阻下降，所以從提高功率變換效率的角度而言有利。但是，因半導體芯片2的厚度變薄，而使引腳4S的連接面4Ba和源極焊盤2SP的高低差變大的情況下，僅通過階梯部Dl調(diào)整該高低差時，連接部Dla的厚度會變薄。此時，因連接部Dla的強度不同，會產(chǎn)生被切斷的情況。
[0207]因此，如圖27所示，如設置多個階梯部D1、D2，則可通過多個階梯部D1、D2來調(diào)整引腳4S的連接面4Ba和源極焊盤2SP的高低差。因此，可使連接部Dla、D2a各自的厚度較厚。例如，在圖27所示的例子中，連接部Dla的厚度大于剪切面Dlb的高度。并且，連接部D2a的厚度大于剪切面D2b的高度。并且，在圖27所示的例子中，連接部Dla、D2a的厚度分別大于半導體芯片2的厚度。因此，通過設置多個階梯部D1、D2，可抑制金屬夾7的強度下降。
[0208]并且，階梯部Dl、D2分別通過上述錯開加工法形成。因此，和形成圖30所示的彎曲部7TW的情況相比，可抑制被保持面7Ha的面積減小。例如，在圖27所示的例子中，中間部7H1的上表面的面積小于中間部7H2的被保持面7Ha的面積。
[0209]并且，在圖27所示的例子中，中間部7H1的下表面7Hlb被導電性接合材料8C覆蓋，且階梯部D2的剪切面D2b的至少一部分也被導電性接合材料8C覆蓋。換言之，金屬夾7的中間部7H1作為固定在半導體芯片2的源極焊盤2SP上的芯片連接部7C的一部分發(fā)揮作用。g卩，中間部7H1的下表面7Hlb與導電性接合材料SC緊貼，因此即使減小芯片連接部7C的上表面7Ca的面積，也可獲得和圖6所示的半導體裝置I同等程度的接合強度。其結果是，可增大中間部7H2的被保持面7Ha的面積，因此在上述夾焊工序中，可提高金屬夾7的位置對齊精度。
[0210]并且，從控制導電性接合材料SC的擴散程度的角度出發(fā)，如圖27所示，優(yōu)選構成為剪切面D2b的厚度方向的長度大于剪切面Dlb的厚度方向的長度。通過剪切面Dlb、D2b抑制導電性接合材料8C的擴散情況的程度，因剪切面Dlb、D2b的厚度方向的長度(高度)而變化。剪切面Dlb、D2b的厚度方向的長度越長，抑制導電性接合材料8C的擴散的效果越大。因此，通過使相對配置在引腳連接部7L側的剪切面D2b的長度大于相對配置在芯片連接部7C側的剪切面Dlb的長度，如圖27所示，中間部7H1被導電性接合材料8C覆蓋，且可在源極焊盤2SP上收容導電性接合材料8C。
[0211]半導體裝置Ia除了上述不同點外，和上述實施方式中說明的半導體裝置I相同，因此省略重復的說明。
[0212](變形例2)
[0213]并且，例如，在上述實施方式中，說明了中間部7H的下表面7Hb和引腳連接部7L的下表面7Lb配置在相同高度的金屬夾7，但如圖28的半導體裝置Ib所示，也可將引腳連接部7L配置在比中間部7H低的位置上。圖28是表示作為對圖6的其他變形例的半導體裝置的截面圖。
[0214]在圖28所示的半導體裝置Ia具有的金屬夾7上設置多個階梯部Dl、D3，通過該階梯部Dl、D3，中間部7H配置在比引腳連接部7L、及芯片連接部7C高的位置。
[0215]具體而言，金屬夾7的引腳連接部7L的下表面7Lb設置在比中間部7H的下表面7Hb低的位置，在引腳連接部7L和中間部7H之間設置階梯部D3。并且，階梯部D3具有:連接部D3a，連接中間部7H和引腳連接部7L ;剪切面D3b，從連接部D3a的下端朝下方形成，與引腳連接部7L的下表面7Lb相連；剪切面D3c，從連接部D3a的上端朝向上方形成，與引腳連接部7L的上表面相連。
[0216]當連接部4B的連接面4Ba的高度較低時，也可考慮使金屬夾7為平坦的板材的方法，但如圖28所示，優(yōu)選設置階梯部D1、D3，提高中間部7H的高度。這樣一來，在引腳連接部7C的下表面7Cb和中間部7的下表面7Hb之間形成剪切面Dlb，因此如上所述，通過剪切面Dlb可控制導電性接合材料8C的擴散程度。
[0217]并且，從抑制引腳4S從密封體5脫落的角度出發(fā)，優(yōu)選連接部4B的連接面4Ba的高度大于端子部4T的上表面4Ta的高度。
[0218]半導體裝置Ib除了上述不同點外，和上述實施方式中說明的半導體裝置I相同，因此省略重復的說明。
[0219](變形例3)
[0220]并且，例如在上述實施方式中，說明了引腳4S、4G通過彎曲部4TW而提高連接部4B的高度的實施方式，但如圖29的半導體裝置Ic所示，也可在引腳4上設置階梯部D4。圖29是表示作為對圖6的其他變形例的半導體裝置的截面圖。
[0221]圖29所示的半導體裝置Ic具有的引腳4S具有:從密封體5露出的端子部4T ;連接金屬夾7的引腳連接部7L的連接部4B ;設置在端子部4T和連接部4B之間的階梯部D4。階梯部D4通過上述錯開加工法形成。并且，階梯部D4具有:連接部D4a，連接連接部4B和端子部4T ;剪切面D4b，從連接部D4a的下端朝向下方形成，與端子部4T的下表面4Tb相連；剪切面D4c，從連接部D4a的上端朝向上方形成，與連接部4B的連接面(上表面)4Ba相連。此外，在圖28中，表示設置了多個(2個)階梯部D4的例子，但階梯部D4的個數(shù)可根據(jù)連接面4Ba和上表面4Ta的高低差來決定。
[0222]在如半導體裝置Ic那樣通過階梯部D4提高引腳4S的連接部4B的高度的實施方式的情況下，與如圖6所示設置彎曲部4TW的情況相比，可減小用于調(diào)整高低差的空間，因此可減小封裝的平面尺寸，換言之，可減小安裝面積。
[0223](變形例4)
[0224]并且，在上述實施方式中，為簡化而說明了一個封裝中內(nèi)置一個半導體芯片的實施方式，但所搭載的半導體芯片的個數(shù)也可是多個。例如，也可適用于將圖1所示的半導體芯片2H和半導體芯片2L搭載到一個封裝內(nèi)的實施方式。
[0225]并且，雖省略了圖示，但也可組合適用上述變形例。
【權利要求】
1.一種半導體裝置，具有: 金屬制的芯片搭載部，其具有芯片搭載面； 半導體芯片，具有形成第I電極及第2電極的正面以及位于上述正面的相反側并形成第3電極的背面，該半導體芯片經(jīng)由第I導電性接合材料搭載到上述芯片搭載部； 第I引腳，配置成與上述芯片搭載部分離，并與上述第I電極電連接； 第2引腳，配置成與上述芯片搭載部及上述第I引腳分離，并與上述第2電極電連接；和 金屬板，具有經(jīng)由第2導電性接合材料與上述第2電極電連接的芯片連接部、經(jīng)由第3導電性接合材料與上述第2引腳電連接的引腳連接部以及位于上述芯片連接部和上述引腳連接部之間的中間部，該金屬板將上述第2電極和上述第2引腳電連接， 上述金屬板在平面視圖中沿著第I方向從上述半導體芯片的上述第2電極上依次配置上述芯片連接部、上述中間部及上述引腳連接部， 在上述中間部和上述芯片連接部之間設置第I階梯部， 上述中間部的下表面配置在比上述芯片連接部的下表面高的位置上， 上述第I階梯部具有--第I連接部，連接上述中間部和上述芯片連接部；第I剪切面，形成為從上述第I連接部的下端朝向上述半導體芯片的上述正面，與上述芯片連接部的下表面相連；和第2剪切面，形成為從上述第I連接部的上端朝向與上述半導體芯片相反的方向，與上述芯片連接部的上表面相連。`
2.根據(jù)權利要求1所述的半導體裝置，其中， 上述金屬板具有沿著上述第I方向配置且彼此相對的第I側面及第2側面， 上述第I階梯部形成為連接上述第I及第2側面。
3.根據(jù)權利要求2所述的半導體裝置，其中， 上述第2導電性接合材料覆蓋上述第I側面的一部分及上述第2側面的一部分。
4.根據(jù)權利要求3所述的半導體裝置，其中， 上述芯片連接部、上述中間部、上述引腳連接部的厚度分別大于上述半導體芯片的厚度。
5.根據(jù)權利要求4所述的半導體裝置，其中， 上述第I階梯部的上述第I連接部的厚度大于上述第I剪切面的高度。
6.根據(jù)權利要求5所述的半導體裝置，其中， 上述金屬板的上述中間部包括配置在上述芯片連接部側的第I中間部以及位于上述第I中間部和上述引腳連接部之間的第2中間部， 上述第I階梯部設置在上述第I中間部和上述芯片連接部之間， 在上述第I中間部和上述第2中間部之間設置第2階梯部， 上述第2中間部的下表面配置在比上述第I中間部的下表面高的位置上， 上述第2階梯部具有:第2連接部，連接上述第2中間部和上述第I中間部；第3剪切面，形成為從上述第2連接部的下端朝向上述半導體芯片的上述正面，與上述第I中間部的下表面相連；和第4剪切面，形成為從上述第2連接部的上端朝向與上述半導體芯片相反的方向，與上述第I中間部的上表面相連。
7.根據(jù)權利要求6所述的半導體裝置，其中，上述第I連接部及上述第2連接部的厚度大于上述第I剪切面及上述第3剪切面的高度。
8.根據(jù)權利要求7所述的半導體裝置，其中， 上述第3剪切面的上述厚度方向的長度大于上述第I剪切面的上述厚度方向的長度。
9.根據(jù)權利要求1所述的半導體裝置，其中， 上述引腳連接部的下表面設置在比上述中間部的下表面低的位置上， 在上述引腳連接部和上述中間部之間設置第3階梯部， 上述第3階梯部具有:第3連接部，連接上述中間部和上述引腳連接部；第5剪切面，從上述第3連接部的下端朝向下方形成，與上述引腳連接部的下表面相連；和第6剪切面，從上述第3連接部的上端朝向上方形成，與上述引腳連接部的上表面相連。
10.根據(jù)權利要求9所述的半導體裝置，其中， 上述第2引腳具有從上述密封體露出的端子部以及連接上述金屬板的上述引腳連接部的金屬板連接部， 上述金屬板連接部的上表面配置在比上述端子部的上表面高的位置上。
11.根據(jù)權利要求1所述的半導體裝置，其中， 上述第2引腳具有從上述密封體露出的端子部以及連接上述金屬板的上述引腳連接部的金屬板連接部， 上述第2引腳的上述金屬板連接部的上表面配置在比上述半導體芯片的上述正面高的位置上。
12.根據(jù)權利要求1所述的半導體裝置，其中， 上述第2引腳具有從上述密封體露出的端子部、連接上述金屬板的上述引腳連接部的金屬板連接部以及設置在上述端子部和上述金屬板連接部之間的第4階梯部， 上述第2引腳的上述金屬板連接部的上表面配置在比上述半導體芯片的上述正面高的位置上， 上述第4階梯部具有:第4連接部，連接上述金屬板連接部和上述端子部；第7剪切面，從上述第4連接部的下端朝向下方形成，與上述端子部的下表面相連；和第8剪切面，從上述第4連接部的上端朝向上方形成，與上述金屬板連接部的上表面相連。
13.根據(jù)權利要求1所述的半導體裝置，其中， 上述半導體芯片具有場效應晶體管， 上述第I電極與上述場效應晶體管的柵極連接， 上述第2電極與上述場效應晶體管的源極連接， 上述第3電極與上述場效應晶體管的漏極連接。
14.一種半導體裝置的制造方法，具有以下工序: 工序(a)，準備引腳框架，該引腳框架具有芯片搭載部、配置成與上述芯片搭載部分離的第I引腳以及配置成與上述芯片搭載部及上述第I引腳分離的第2引腳； 工序(b)，將半導體芯片經(jīng)由第I導電性接合材料搭載到上述芯片搭載部，該半導體芯片具有形成第I電極及第2電極的正面以及位于上述正面的相反側并形成第3電極的背面； 工序(C)，經(jīng)由金屬板將上述第2電極和上述第2引腳電連接，該金屬板具有芯片連接部、引腳連接部以及位于上述芯片連接部和上述引腳連接部之間的中間部； 工序(d)，經(jīng)由金屬絲將上述第1電極和上述第1引腳電連接；和工序(e)，用樹脂密封上述半導體芯片、上述金屬板及上述金屬絲，以使上述第I引腳、上述第2引腳及上述芯片搭載部的一部分露出， 在上述工序(c)中準備的金屬板，在平面視圖中沿著第1方向從上述半導體芯片的上述第2電極上依次配置上述芯片連接部、上述中間部及上述引腳連接部， 在上述中間部和上述芯片連接部之間設置第I階梯部， 上述第1階梯部具有:第1連接部，連接上述中間部和上述芯片連接部；第I剪切面，與上述芯片連接部的下表面相連；和第2剪切面，形成在上述第1剪切面的相反側， 在上述工序(c)中包括以下工序: 工序(Cl)，在上述第2電極上配置第2導電性接合材料，在上述第2引腳上配置第3導電性接合材料； 工序(c2)，配置上述金屬板以使上述芯片連接部位于上述第2導電性接合材料上、上述引腳連接部位于上述第3導電性接合材料上；和 工序(c3)，經(jīng)由上述第2導電性接合材料接合上述第2電極和上述芯片連接部，經(jīng)由上述第3導電性接合材料接合上述第2引腳和上述引腳連接部。
15.根據(jù)權利要求14所述的半導體裝置的制造方法，其中， 上述金屬板具有沿著上述第I方向配置且彼此相對的第I側面及第2側面， 上述第I階梯部形成為連接上述第I及第2側面。
16.根據(jù)權利要求15所述的半導體裝置的制造方法，其中， 在上述工序(c)中，上述第2導電性接合材料覆蓋上述第I側面的一部分及上述第2側面的一部分。
17.根據(jù)權利要求16所述的半導體裝置的制造方法，其中， 在上述工序(c)后且上述工序(e)前包括工序(f)，在該工序(f)中檢查上述金屬板和上述第2電極的連接部。
18.根據(jù)權利要求14所述的半導體裝置的制造方法，其中， 上述第2及第3導電性接合材料是軟釬料， 在上述工序(c3)中，通過熔融上述第2及第3導電性接合材料，經(jīng)由上述第2導電性接合材料接合上述第2電極和上述芯片連接部，經(jīng)由上述第3導電性接合材料接合上述第2引腳和上述引腳連接部。
19.根據(jù)權利要求14所述的半導體裝置的制造方法，其中， 上述第2及第3導電性接合材料是在包括熱固性樹脂的樹脂中含有多個導電性粒子的導電性樹脂， 在上述工序(c3)中，通過使上述第2及第3導電性接合材料中含有的熱固性樹脂成分熱固化，經(jīng)由上述第2導電性接合材料接合上述第2電極和上述芯片連接部，經(jīng)由上述第3導電性接合材料接合上述第2引腳和上述引腳連接部。
20.根據(jù)權利要求14所述的半導體裝置的制造方法，其中， 在上述工序(c)中準備的金屬板的上述第I階梯部通過以下加工方法形成:對上述中間部和上述芯片連接部在分別用獨立的剪切加工夾具壓住的狀態(tài)下實施沖壓加工，從而使上述中間部和上述芯片`連接部的位置在厚度方向上錯開。
【文檔編號】H01L21/60GK103779311SQ201310487389
【公開日】2014年5月7日 申請日期:2013年10月17日 優(yōu)先權日:2012年10月17日
【發(fā)明者】安藤英子 申請人:瑞薩電子株式會社