垂直型半導體器件及其制造方法和操作方法
【專利摘要】提供了一種垂直型半導體器件及其制造方法。所述垂直型半導體器件包括：柱體結構，所述柱體結構具有導電層和數據儲存材料的層疊結構，并且形成在公共源極區(qū)上，以及柵極，所述柵極被形成為包圍柱體結構的數據儲存材料。
【專利說明】垂直型半導體器件及其制造方法和操作方法
[0001]相關申請的交叉引用
[0002]本申請要求2013年3月6日向韓國知識產權局提交的申請?zhí)枮?0-2013-0024122的韓國專利申請的優(yōu)先權，其全部內容通過引用合并于此。
【技術領域】
[0003]本發(fā)明構思涉及一種半導體器件，更具體而言，涉及一種垂直型半導體器件及其制造方法和操作方法。
【背景技術】
[0004]隨著對應用于越來越小型化的電子裝置的具有超高集成、超高速度、以及超低功率的半導體器件的需求，已經積極地研究垂直型存儲器件。
[0005]近年來，阻變存儲器件作為下一代存儲器件正引起注意，并且已經采用垂直結構。阻變存儲器件經由存取器件來選擇單元。阻變存儲器件是被配置成通過改變與其電連接的數據儲存材料的電阻狀態(tài)來儲存數據的器件。作為阻變存儲器件的一個實例，存在相變隨機存取存儲器件(PCRAM)、阻變RAM (ReRAM)、以及磁性RAM (MRAM)0
[0006]采用二極管或晶體管作為阻變存儲器件的存取器件。具體地，因為與二極管相比晶體管通過控制閾值電壓降低而具有低的操作電壓并且采用垂直結構，所以晶體管作為阻變存儲器件的存取器件已經受到關注。
[0007]g卩，由于必須向二極管施加1.1V以上的電壓，所以在降低二極管的操作電壓上存在限制。當二極管形成在字線上時，字線的電阻根據單元的位置來改變以引起字線跳躍(word line bouncing)。
[0008]具有水平結構的晶體管的減小率受到限制，但是垂直晶體管可以在受限的區(qū)域中保證足夠的電流驅動能力。另外，垂直晶體管可以通過源電阻的減小來改善由于外部電阻器引起的電壓下降分量。
[0009]另一方面，利用半導體襯底作為基底來形成諸如二極管和晶體管的存取器件。近年來，半導體存儲器件被形成為多個層以獲得高度集成。當利用半導體襯底作為基底來形成存取器件時，不可能層疊多層。

【發(fā)明內容】

[0010]根據一個示例性實施的一個方面，提供了一種垂直型半導體器件。所述垂直型半導體器件可以包括:柱體結構，所述柱體結構具有導電層和數據儲存材料的層疊結構，且形成在公共源極區(qū)上；以及柵電極，所述柵電極被形成為包圍柱體結構的數據儲存材料。
[0011]根據一個示例性實施的另一個方面，提供了一種制造垂直型半導體器件的方法。所述方法可以包括以下步驟:在公共源極區(qū)上形成柱體結構，在每個柱體結構中層疊有導電層和第一絕緣層；在包括柱體結構的公共源極區(qū)上形成柵絕緣層和柵電極材料；將柵電極材料去除至預定高度，以使柵電極材料在至少一個方向絕緣；在包括柵電極材料的公共源極區(qū)上形成第二絕緣層以掩埋在柱體結構之間，將第二絕緣層平坦化以暴露出第一絕緣層的表面，以及去除第一絕緣層；以及將數據儲存材料掩埋在去除了第一絕緣層的空間中。
[0012]根據一個示例性實施的另一個方面，提供了一種制造垂直型半導體器件的方法。所述方法可以包括以下步驟:在公共源極區(qū)上形成層疊有導電層和數據儲存材料的柱體結構；在包括柱體結構的公共源極區(qū)上形成柵絕緣層和柵電極材料；以及將柵電極材料去除至預定高度，以使柵電極材料在至少一個方向絕緣。
[0013]根據一個示例性實施的另一個方面，提供了一種操作垂直型半導體器件的方法，所述垂直型半導體器件包括:柱體結構，所述柱體結構具有導電層和數據儲存材料的層疊結構；柵電極，所述柵電極被形成為包圍柱體結構的數據儲存材料；以及互連層，所述互連層與柱體結構電連接并且被設置在柱體結構上。所述方法可以包括以下步驟:響應于初始化命令而將用于將數據儲存材料改變成高電阻狀態(tài)的電壓施加至柵電極和互連層。
[0014]在以下標題為“【具體實施方式】”的部分描述這些和其它的特點、方面以及實施。
【專利附圖】

【附圖說明】
[0015]從如下結合附圖的詳細描述中將更加清楚地理解本公開的主題的以上和其它的方面、特征和其它的優(yōu)點，其中:
[0016]圖1至圖9是說明一種示例性垂直型存儲器件的制造方法的視圖；
[0017]圖10是說明一種示例性垂直型存儲器件的操作方法的視圖；以及
[0018]圖11至圖18是說明一種示例性垂直型存儲器件的制造方法的視圖。
【具體實施方式】
[0019]在下文中，將參照附圖更詳細地描述示例性實施。
[0020]本文參照截面圖描述示例性實施,截面圖是示例性實施例(以及中間結構)的示意性圖示。照此，可以預料到圖示的形狀變化是緣于例如制造技術和/或公差。因而，示例性實施不應被解釋為局限于本文所說明的區(qū)域的特定形狀、而是可以包括例如來自于制造的形狀差異。在附圖中，為了清楚起見，可以夸大層和區(qū)域的長度和尺寸。附圖中相同的附圖標記表示相似的元件。也可以理解的是:當提及一層在另一層或襯底“上”時，其不僅可以是直接在其它的層或襯底上，也可以存在中間層。
[0021 ] 在附圖中，(a)是垂直型存儲器件沿著第一方向(X方向，例如字線延伸方向)的截面圖，(b)是垂直型存儲器件的平面圖，以及(C)是垂直型存儲器件沿著第二方向(Y方向，例如，位線延伸方向)的截面圖。另外，如果必要的話，可以示出如圖(C)中所示的沿著第二方向的截面圖。
[0022]圖1至圖9是說明一種制造示例性垂直型存儲器件的方法的視圖。
[0023]首先，如圖1中所示，在半導體襯底的公共源極區(qū)101上順序形成導電層103、第一絕緣層105以及硬掩模107。
[0024]這里，公共源極區(qū)101可以由諸如金屬的導電材料形成，但是不局限于此。公共源極區(qū)101可以經由離子注入工藝來形成。
[0025]接著，如圖2中所示，將硬掩模107圖案化成大體柱體形狀，并且利用硬掩模107作為刻蝕掩模來將第一絕緣層105和導電層103圖案化，以形成柱體結構。[0026]在形成柱體結構之后，如圖3中所示，將硬掩模107去除，并且可以在公共源極區(qū)101的表面和導電層103的頂部之間將第二絕緣層109形成至預定高度。更具體地，第二絕緣層109被形成在具有如圖2中所示的柱體結構的公共源極區(qū)101上、并且被平坦化。然后，對第二絕緣層109執(zhí)行濕法或干法刻蝕工藝，使得第二絕緣層109被凹陷成低于導電層103的頂部。用于形成第二絕緣層109的工藝被執(zhí)行以更加確保單元分離，而在可替選的實施中可以被省略。
[0027]如圖4中所示，在柱體結構的暴露表面上形成柵絕緣層111。
[0028]如圖5中所示，在形成柵絕緣層111之后，在柵絕緣層111上形成柵電極材料113。由于柱體結構可以被形成使得柱體結構之間的沿著第二(Y)方向的空間P2大于柱體結構之間的沿著第一(X)方向的空間P1，如圖3中所示，所以柵電極材料113被形成為在柱體結構之間具有沿著第二方向形成的臺階，如圖5 (c)中所示。
[0029]如圖6中所示，將柵電極材料113去除至預定高度，使得在第二方向柵電極材料113之間獲得絕緣。此時，如果柱體結構被設計成使得柱體結構之間的在第一方向的空間Pl小于柱體結構之間的在第二方向的空間P2，如圖3中所示，則在第一方向的柵電極材料113可以不絕緣而彼此連接。
[0030]如圖7中所示，在柱體結構之間形成第三絕緣層115，并且將第三絕緣層115平坦化以暴露出第一絕緣層105的頂部。選擇性地去除暴露出的第一絕緣層105以形成暴露出導電層103的頂部的溝道區(qū)CH。
[0031]如圖8中所示，在公共源極區(qū)101上溝道區(qū)CH中形成數據儲存材料117。將數據儲存材料117平坦化以暴露出第三絕緣層115的表面。因此，數據儲存材料117被掩埋在溝道區(qū)CH中，并且與導電層103電連接。
[0032]數據儲存材料117可以包括相變材料，諸如，鍺(Ge)-銻(Sb)-碲(Te)。優(yōu)選地，數據儲存材料117可以包括非晶相變材料?？商孢x地，替換相變材料，數據儲存材料117可以包括鈣鈦礦或過渡金屬氧化物等。
[0033]在如圖7中所示形成溝道區(qū)CH之后，可以在溝道區(qū)CH的內壁上形成間隔件，并且可以形成數據儲存材料117。當在溝道區(qū)CH的內壁上形成間隔件時，可以減小數據儲存材料117和導電層103之間的接觸面積以減小復位電流。此時，間隔件可以由與柵絕緣層111不同的絕緣材料形成。例如，如果柵絕緣層111包括氧化物層，則間隔件可以利用氮化物形成。然而，用于間隔件的材料不局限于此。
[0034]在一個示例性實施中，數據儲存材料117可以包括順序形成在溝道區(qū)CH中的相變材料、晶態(tài)相變材料、非晶相變材料以及晶態(tài)相變材料。數據儲存材料117的可以形成有非晶相變材料層的部分可以用作溝道區(qū)。
[0035]另外，如果數據儲存材料117包括鈣鈦礦或者過渡金屬氧化物，則第一阻擋金屬層、鈣鈦礦材料(或過渡金屬氧化物)、以及第二阻擋金屬層可以順序形成在溝道區(qū)CH中。數據儲存材料117的可以形成有鈣鈦礦材料或者過渡氧化物的部分可以用作溝道區(qū)。
[0036]在另一個實施中，在形成數據儲存材料117之前，要儲存數據的柵絕緣層111的厚度增大，然后數據儲存材料117被形成，以減小復位電流。
[0037]S卩，在示例性實施中，數據儲存材料117用作垂直晶體管的溝道區(qū)。具體地，非晶相變材料具有P型半導體(具有針對電子的很多陷阱)的電學特性。另外，如果晶體管用作存取器件，則不需要在存取器件上形成單獨的存儲器單元。因而，在溝道區(qū)中的數據儲存材料117可以用作數據儲存區(qū)。因此，由于垂直晶體管同時用作存取器件和存儲器單元，所以可以獲得具有超高集成度和超小型化的半導體器件。另外，隨后將參照圖10來描述半導體器件的詳細驅動方法。
[0038]在將數據儲存材料117掩埋在溝道區(qū)CH中之后，如圖9中所示，與數據儲存材料117電連接的互連層(例如，位線119)可以被形成且被圖案化成沿著第二方向延伸。
[0039]圖1OA和圖1OB是說明一種示例性垂直型存儲器件的操作方法的視圖。
[0040]可以看出，非晶相變材料的電學1-V特性具有P型半導體特性(具有很多陷阱)。因此，垂直晶體管的溝道區(qū)可以利用非晶相變材料來形成。
[0041]由于經由圖1至圖9的工藝完成的半導體器件的數據儲存材料具有低電阻狀態(tài)(如果利用相變材料的結晶狀態(tài))，所以全部的數據儲存材料具有低電阻特性。因此，在測試模式下，全部的數據儲存材料經由用于初始化的火焙(fire-out)操作而被改變成高電阻狀態(tài)。因此，數據儲存材料117同時執(zhí)行數據儲存功能和晶體管的溝道功能。即，數據儲存材料117用作晶體管功能和存儲器單元。
[0042]參見圖1OA和圖10B，假設當讀取操作通過導通的第一晶體管和第二晶體管執(zhí)行時，寫入操作通過導通的第三晶體管和第四晶體管執(zhí)行，并且第五晶體管和第六晶體管被關斷。
[0043]在圖1OA中，第一晶體管可以包括導電層103A、相變材料117A以及柵電極113A，且第二晶體管可以包括導電層103B、相變材料117B以及柵電極113B。第三晶體管可以包括導電層103C、相變材料117C以及柵電極113C，且第四晶體管可以包括導電層103D、相變材料117D以及柵電極113D。第五晶體管可以包括導電層103E、相變材料117E以及柵電極113E，且第六晶體管可以包括導電層103F、相變材料117F以及柵電極113F。另外，相變材料117A至117F可以被配置成使得相變材料117A至117F中用于儲存的部分由非晶相變材料121A至121F形成。
[0044]圖1OB說明如果選中特定單元A，則未選中的存儲器單元B、C以及D與特定單元A共享或者不共享位線和字線。
[0045]當對選中的單元A (可以是第一晶體管或第二晶體管)執(zhí)行讀取操作時，可以如表I中所示對選中的單元A以及未選中的單元B、C以及D的位線和字線施加電壓。
[0046][表 1]
【權利要求】
1.一種垂直型半導體器件，包括: 柱體結構，所述柱體結構具有導電層和數據儲存材料的層疊結構，并且形成在公共源極區(qū)上；以及 柵電極，所述柵電極被形成為包圍所述柱體結構的所述數據儲存材料。
2.如權利要求1所述的垂直型半導體器件,其中,所述數據儲存材料包括相變材料。
3.如權利要求1所述的垂直型半導體器件，其中，所述數據儲存材料具有晶態(tài)相變材料、非晶相變材料以及晶態(tài)相變材料的層置結構。
4.如權利要求1所述的垂直型半導體器件，其中，所述數據儲存材料包括鈣鈦礦或過渡金屬氧化物。
5.如權利要求1所述的垂直型半導體器件，其中，所述數據儲存材料具有第一阻擋金屬層、鈣鈦礦層以及第二阻擋金屬層的層疊結構，或者具有第一阻擋金屬層、過渡金屬氧化物層以及第二阻擋金屬層的層疊結構。
6.如權利要求1所述的垂直型半導體器件，還包括柵絕緣層，所述柵絕緣層形成在所述柱體結構與所述柵電極之間。
7.如權利要求1所述的垂直型半導體器件，還包括互連層，所述互連層形成在所述數據儲存材料上以與所述數據儲存材料電連接。
8.如權利要求1所述的垂直型半導體器件，還包括絕緣層，所述絕緣層形成在所述導電層的周緣上。
9.如權利要求1所述的垂直型半導體器件，其中，所述公共源極區(qū)包括金屬層。
10.如權利要求1所述的垂直型半導體器件，其中，所述柵電極在沿著第一方向形成的單元之間彼此電連接，且柵電極在沿著第二方向形成的單元之間彼此絕緣，所述第二方向不同于所述第一方向。
【文檔編號】H01L27/24GK104037188SQ201310528766
【公開日】2014年9月10日 申請日期:2013年10月30日 優(yōu)先權日:2013年3月6日
【發(fā)明者】崔康植 申請人:愛思開海力士有限公司