半導(dǎo)體器件、半導(dǎo)體器件的制造方法及天線開關(guān)模塊的制作方法
【專利摘要】本發(fā)明涉及半導(dǎo)體器件、半導(dǎo)體器件的制造方法及天線開關(guān)模塊，具體公開了一種具有射頻開關(guān)的半導(dǎo)體器件。還公開了一種天線開關(guān)模塊和半導(dǎo)體器件的制造方法。該半導(dǎo)體器件包括與硅基板接合的金屬布線絕緣膜。在該半導(dǎo)體器件中，晶體缺陷層從硅基板的表面延伸到硅基板中。晶體缺陷遍及整個(gè)晶體缺陷層。該半導(dǎo)體器件和集成電路位于天線開關(guān)模塊中。天線開關(guān)模塊中的集成電路安裝有射頻開關(guān)器件和硅基板。該半導(dǎo)體器件的制造方法包括遍及整個(gè)硅基板形成晶體缺陷的步驟。輻射或擴(kuò)散被用于形成晶體缺陷。在形成晶體缺陷的步驟之后，該方法包括將離子注入硅基板的表面中以形成晶體缺陷層的步驟。
【專利說明】半導(dǎo)體器件、半導(dǎo)體器件的制造方法及天線開關(guān)模塊
【技術(shù)領(lǐng)域】
[0001]本公開涉及一種半導(dǎo)體器件、該半導(dǎo)體器件的制造方法以及天線開關(guān)模塊，更具體地，涉及一種在SOI (絕緣體上娃)基板(substrate,襯底)上具有射頻開關(guān)器件的半導(dǎo)體器件、該半導(dǎo)體器件的制造方法以及天線開關(guān)模塊。
【背景技術(shù)】
[0002]近年來，對(duì)于天線開關(guān)器件而言，已使用了允許易于制造功耗降低的復(fù)雜開關(guān)電路的化合物半導(dǎo)體(例如，GaAs)的FET (場(chǎng)效應(yīng)晶體管)。
[0003]然而，這種化合物半導(dǎo)體FET的缺點(diǎn)在于它們本身可能比較昂貴，并且由于必須結(jié)合到在獨(dú)立芯片上制造的作為模塊的外圍電路中，或由于任何其他原因，它們可能涉及高制造成本。要注意的是，外圍電路的實(shí)例可包括DC-DC轉(zhuǎn)換器、iro (集成無源器件)等。
[0004]因此，近年來，一直積極推進(jìn)使用SOI基板的天線開關(guān)器件的發(fā)展，該SOI基板能使與DC-DC轉(zhuǎn)換器電路(其是硅基器件)的混合安裝被用作外圍電路。SOI基板的優(yōu)點(diǎn)在于能夠減小可能由于PN結(jié)導(dǎo)致的任何寄生電容(耗盡層電容)，這確保了實(shí)現(xiàn)等同于化合物基半導(dǎo)體的高性能天線開關(guān)器件。
[0005]然而，SOI基板的缺點(diǎn)在于可能由于MOS晶體管自發(fā)熱導(dǎo)致的電氣特性降低。自發(fā)熱通常是由溝道電阻引起的焦耳熱，當(dāng)將FET置于導(dǎo)通(ON)狀態(tài)下時(shí)該焦耳熱是由流過溝道區(qū)域的電流產(chǎn)生的。
[0006]具體地，在SOI基板上制造的MOS晶體管借助熱導(dǎo)率比硅的熱導(dǎo)率小兩個(gè)數(shù)量級(jí)或更多的材料(例如，氧化硅)與支撐基板的硅分離，且因此在溝道區(qū)域產(chǎn)生的任何熱量可能會(huì)由于溝道正下方的氧化硅的作用而很難耗散，從而導(dǎo)致散熱特性被進(jìn)一步降低。要注意的是，硅的熱導(dǎo)率約為144[W/(m.K)]，而氧化硅的熱導(dǎo)率約為1.1 [ff/ (m.K)]。
[0007]用于如上所述缺點(diǎn)的解決方案的技術(shù)的實(shí)例可包括日本待審查專利申請(qǐng)公開第H06-029376號(hào)、日本待審查專利申請(qǐng)公開第H05-343667號(hào)和非專利文獻(xiàn)1:A.Botula, etal., “A Thin-film SOI180nm CMOS RF Switch Technology”，Silicon MonolithicIntegrated Circuits in RF Systems, 2009 中公開的一些技術(shù)。
[0008]日本待審查專利申請(qǐng)公開第H06-029376號(hào)中描述的集成電路器件包括經(jīng)由半導(dǎo)體支撐基板上的氧化硅膜接合的n型半導(dǎo)體層，其中，在該半導(dǎo)體層的底面上的半導(dǎo)體支撐基板區(qū)域處形成以從半導(dǎo)體支撐基板的底面穿過氧化硅膜到達(dá)半導(dǎo)體層的方式形成的底面接觸溝槽，并將金屬導(dǎo)電構(gòu)件嵌入該底面接觸溝槽內(nèi)。通過該金屬導(dǎo)電構(gòu)件來耗散半導(dǎo)體層上產(chǎn)生的任何熱量。
[0009]然而，在日本待審查專利申請(qǐng)公開第H06-029376號(hào)中公開的技術(shù)中，當(dāng)在半導(dǎo)體層上形成的開關(guān)器件的間隔區(qū)較大時(shí)，大量底面接觸溝槽可能是必需的。相應(yīng)地，該技術(shù)的缺點(diǎn)在于從半導(dǎo)體支撐基板側(cè)重新布線對(duì)底面接觸溝槽的一部分來說可能是很困難的，這可能使其難以減小尺寸。
[0010]在非專利文獻(xiàn)I中公開的技術(shù)中，射頻開關(guān)元件(源極區(qū)、漏極區(qū)、柵極氧化膜、源電極、柵電極和漏電極)被形成在絕緣膜和半導(dǎo)體層按優(yōu)先級(jí)順序形成在半導(dǎo)體基板上的SOI基板上，其中，穿過區(qū)域直到半導(dǎo)體基板的溝槽形成在射頻開關(guān)元件的外圍，并且作為損傷層的晶體缺陷層以例如利用離子注入技術(shù)將氬注入溝槽底部的半導(dǎo)體基板區(qū)域上的方式被形成在半導(dǎo)體基板上。
[0011]該晶體缺陷層捕獲(即，復(fù)合)當(dāng)施加射頻信號(hào)時(shí)在半導(dǎo)體基板中產(chǎn)生的任何載流子，這防止了基板的電容發(fā)生變化而提高諧波失真特性。另外，通過形成從半導(dǎo)體層穿過半導(dǎo)體基板的電極，固定基板的電位以進(jìn)一步增強(qiáng)防止基板的電容發(fā)生變化的效果。
[0012]然而，在非專利文獻(xiàn)I中公開的技術(shù)中，在施加射頻信號(hào)時(shí)用于捕獲半導(dǎo)體基板中產(chǎn)生的任何載流子的區(qū)域(作為損傷層的晶體缺陷層)并不存在于晶體管正下方，這使其難以完全抑制載流子的變化。
[0013]此外，對(duì)于要用于射頻開關(guān)的SOI基板的支撐基板而言，通?？墒褂秒娮柚迪喈?dāng)高的基板，并因此具有降低電極穿過半導(dǎo)體層和半導(dǎo)體基板以便固定基板電位的預(yù)期效果的缺點(diǎn)。另外，還具有制造成本由于工藝數(shù)量增加而上升的缺點(diǎn)。
[0014]在如上所述的日本待審查專利申請(qǐng)公開第H06-029376號(hào)中公開的關(guān)于對(duì)電氣特性由于自發(fā)熱而降低的改進(jìn)的方法采用底面接觸來散熱，并借助金屬導(dǎo)電構(gòu)件來耗散任何熱量。此外，在非專利文獻(xiàn)I中公開的關(guān)于對(duì)諧波失真特性的改進(jìn)的方法采用半導(dǎo)體基板一側(cè)的晶體缺陷層，并通過借助晶體缺陷層捕獲(即，復(fù)合)由射頻場(chǎng)生成的任何載流子來防止基板電容發(fā)生變化，以便抑制諧波失真的產(chǎn)生。
[0015]然而，近年來，由于已推進(jìn)用于實(shí)現(xiàn)更高功率輸出的技術(shù)，并且場(chǎng)強(qiáng)度已不斷升高，所以在某些情況下僅在半導(dǎo)體基板的一側(cè)上設(shè)置晶體缺陷層可能是不夠的。在該情況下，允許晶體缺陷均勻地引入基板的整個(gè)表面上的電子束輻射方法可能是有幫助的，盡管這造成了器件特性由于在氧化硅膜中形成的空穴陷阱的影響而發(fā)生改變的缺點(diǎn)。
[0016]過去已發(fā)現(xiàn)的缺點(diǎn)的實(shí)例可包括n溝道MOSFET的閾值電壓下降、p溝道MOSFET的閾值電壓上升以及由于引入晶體缺陷而導(dǎo)致的多晶硅電阻上升。
[0017]在日本待審查專利申請(qǐng)公開第H05-343667號(hào)中公開了如上所述缺點(diǎn)的解決方案的技術(shù)。
[0018]在日本待審查專利申請(qǐng)公開第H05-343667號(hào)中公開了多于一次地重復(fù)應(yīng)用于功率器件IGBT (絕緣柵雙極型晶體管)的電子束輻射和熱處理的方法。在該方法中，通過改變加速電壓和電子束輻射的輻射量以及熱處理的溫度、時(shí)間等，可以定制晶體缺陷層和器件特性以適應(yīng)所需特性。

【發(fā)明內(nèi)容】

[0019]然而，在日本待審查專利申請(qǐng)公開第H05-343667號(hào)中描述的方法造成了由于直接將電子束施加給器件而可能難以使器件完全恢復(fù)到輻射電子束之前的狀態(tài)的缺點(diǎn)，并且若通過熱處理迫使器件恢復(fù)到原始狀態(tài)，則所引入的晶體缺陷可能會(huì)由于加熱而恢復(fù)。
[0020]希望提供一種半導(dǎo)體器件、該半導(dǎo)體器件的制造方法以及天線開關(guān)模塊，能夠防止由于要形成在SOI基板上的天線開關(guān)中的FET元件的自發(fā)熱而導(dǎo)致的任何熱破壞以便控制射頻的大功率輸出，并同時(shí)維持良好的諧波失真特性。
[0021]公開了一種具有射頻開關(guān)的半導(dǎo)體器件。還公開了一種天線開關(guān)模塊以及半導(dǎo)體器件的制造方法。半導(dǎo)體器件包括與硅基板接合的金屬布線絕緣膜。在半導(dǎo)體器件中，晶體缺陷層從硅基板的表面延伸到硅基板中。晶體缺陷遍及整個(gè)晶體缺陷層。半導(dǎo)體器件和集成電路位于天線開關(guān)模塊中。天線開關(guān)模塊中的集成電路安裝有射頻開關(guān)器件和硅基板。半導(dǎo)體器件的制造方法包括遍及整個(gè)硅基板形成晶體缺陷的步驟。輻射或擴(kuò)散被用于形成晶體缺陷。在形成晶體缺陷的步驟之后，所述方法包括將離子注入硅基板的表面中以形成晶體缺陷層的步驟。
[0022]要理解的是，上述一般性描述和下列詳細(xì)描述都是示例性的，且旨在對(duì)所要求保護(hù)的技術(shù)提供進(jìn)一步的說明。
【專利附圖】

【附圖說明】
[0023]所包括的附圖用于提供對(duì)本公開的進(jìn)一步理解，且將附圖并入說明書中并構(gòu)成本說明書的一部分。附圖示出了實(shí)施方式，并且與本說明書一起用來說明本技術(shù)的原理。
[0024]圖1是示出根據(jù)本公開第一實(shí)施方式的半導(dǎo)體器件的制造方法的流程的流程圖。
[0025]圖2是用于說明圖1中所示的制造方法的每個(gè)步驟的剖視圖。
[0026]圖3是用于說明圖1中所示的制造方法的每個(gè)步驟的剖視圖。
[0027]圖4是用于說明圖1中所示的制造方法的每個(gè)步驟的剖視圖。
[0028]圖5是用于說明圖1中所示的制造方法的每個(gè)步驟的剖視圖。
[0029]圖6是比較各種類型的支撐基板的特性的表。
[0030]圖7是圖6中所示的比較結(jié)果的圖形表示。
[0031]圖8是示出根據(jù)本公開第二實(shí)施方式的半導(dǎo)體器件的制造方法的流程的流程圖。
[0032]圖9是用于說明圖8中所示的制造方法的每個(gè)步驟的剖視圖。
[0033]圖10是用于說明圖8中所示的制造方法的每個(gè)步驟的剖視圖。
[0034]圖11是用于說明圖8中所示的制造方法的每個(gè)步驟的剖視圖。
[0035]圖12是用于說明圖8中所示的制造方法的每個(gè)步驟的剖視圖。
[0036]圖13是用于說明圖8中所示的制造方法的每個(gè)步驟的剖視圖。
[0037]圖14是用于說明圖8中所示的制造方法的每個(gè)步驟的剖視圖。
[0038]圖15是用于說明抑制諧波失真的效果的表。
[0039]圖16是示出根據(jù)本公開第三實(shí)施方式的半導(dǎo)體器件的制造方法的流程的流程圖。
[0040]圖17是用于說明圖16中所示的制造方法的每個(gè)步驟的剖視圖。
[0041]圖18是用于說明圖16中所示的制造方法的每個(gè)步驟的剖視圖。
[0042]圖19是用于說明圖16中所示的制造方法的每個(gè)步驟的剖視圖。
[0043]圖20是用于說明圖16中所示的制造方法的每個(gè)步驟的剖視圖。
[0044]圖21是示出根據(jù)本公開第四實(shí)施方式的半導(dǎo)體器件的制造方法的流程的流程圖。
[0045]圖22是用于說明圖21中所示的制造方法的每個(gè)步驟的剖視圖。
[0046]圖23是用于說明圖21中所示的制造方法的每個(gè)步驟的剖視圖。
[0047]圖24是用于說明圖21中所示的制造方法的每個(gè)步驟的剖視圖。
[0048]圖25是用于說明圖21中所示的制造方法的每個(gè)步驟的剖視圖。[0049]圖26是用于說明根據(jù)本公開第五實(shí)施方式的射頻模塊的框圖。
【具體實(shí)施方式】
[0050]下文中，將按照下面給出的順序描述本公開的一些實(shí)例性實(shí)施方式。
[0051](A)第一實(shí)施方式
[0052](B)第二實(shí)施方式
[0053](C)第三實(shí)施方式
[0054](D)第四實(shí)施方式
[0055](E)第五實(shí)施方式
[0056](F)實(shí)例性實(shí)施方式的總結(jié)
[0057](A)第一實(shí)施方式
[0058]圖1是示出根據(jù)本公開第一實(shí)施方式的半導(dǎo)體器件的制造方法的流程的流程圖，以及圖2至圖5分別是與圖1中所示的制造方法的每個(gè)步驟相對(duì)應(yīng)的半導(dǎo)體器件的剖視圖。下文中，沿圖1中所示的制造方法的流程提供描述。
[0059]在圖1中所示的制造方法中，作為開始，制備如圖2所示的被用作晶體缺陷引入基板的基底的硅基板I (S110)。圖2是硅基板I的剖視圖。
[0060]對(duì)于硅基板I而言，可使用采用FZ(浮區(qū))法制造的氧濃度在約為I X IO15至I X IO17原子/立方厘米的范圍內(nèi)且電阻率在約為100至I X IO5 Q Cm的范圍內(nèi)的硅基板，或者在采用CZ (切克勞斯基)法或MCZ (施加磁場(chǎng)的切克勞斯基)法制造的基板上外延生長(zhǎng)硅的電阻率在約為100至IXlO5Qcm的范圍內(nèi)的硅基板。利用具有約8英寸口徑的基板，厚度約為725 u m的基板可被認(rèn)為是合適的。
[0061]接下來，利用電子束輻射法在硅基板I上引入晶體缺陷3作為第一類型晶體缺陷(第一晶體缺陷)(S120)。
[0062]要注意的是，引入晶體缺陷3作為第一類型晶體缺陷的方法不限于電子束輻射，而是可替代地采用向用FZ法制造的鑄塊或硅基板施加輻射(諸如伽馬射線和中子射線)的方法，以及將鐵、金、鉬等(它們是長(zhǎng)時(shí)間處于高溫下會(huì)到達(dá)晶圓的背面的重金屬材料)擴(kuò)散至用FZ法制造的硅基板的方法。要注意的是，當(dāng)中子射線在前一種方法中被使用時(shí)，希望提前形成硅的一部分作為P型以補(bǔ)償電阻率，因?yàn)檫@會(huì)轉(zhuǎn)變成產(chǎn)生n型的磷。
[0063]圖3是晶體缺陷3通過將電子束2施加在硅基板I上而被形成在硅基板I上的情況下的剖視圖。晶體缺陷3是均勻引入硅基板I的整個(gè)表面上的晶體缺陷。
[0064]在輻射電子束的過程中，晶體缺陷密度約在I X IO14至I X IO16塊/立方厘米的范圍內(nèi)的條件可能是優(yōu)選的，并且例如，電子束的輻射量可約在I X IO14至I X IO17電子/平方厘米的范圍內(nèi)。對(duì)于加速電壓而言，約I至IOMeV的范圍可能是合適的。在該條件下施加的電子束容易穿過硅基板1，由此在硅基板I上均勻形成晶體缺陷3。
[0065]要注意的是，當(dāng)要求在制造硅基板I的過程中避免粘附異物等時(shí)，在輻射電子束2之前，可在硅基板I的前表面上形成厚度在約1.5nm至幾十y m的范圍內(nèi)的單層膜或多層膜，作為剝離異物所用的膜(例如，氧化硅膜、氮化硅膜等)。
[0066]隨后，利用離子注入方法或任何其他技術(shù)，在硅基板I上引入淺晶體缺陷5作為第二類型晶體缺陷(第二晶體缺陷)(S130 )。[0067]圖4是淺晶體缺陷5通過對(duì)其上已施加了電子束2的硅基板I進(jìn)一步執(zhí)行離子注入而被形成在距硅基板I的前表面預(yù)定深度范圍內(nèi)的情況下的剖視圖。
[0068]例如，在加速電壓在約IOKeV至2MeV的范圍內(nèi)且劑量在約I X IO14至I X IO16離子/平方厘米的范圍內(nèi)的條件下，離子注入可通過利用離子束4輻射惰性氣體(諸如氮和氬)、碳或硅來執(zhí)行。該方法在距硅基板I的前表面約IOOnm至幾微米的深度范圍內(nèi)形成具有高密度的淺晶體缺陷5。
[0069]上述步驟制造出圖5中所示的支撐基板10。以此方式制造的支撐基板10具有通過電子束2均勻形成在基板的整個(gè)表面上的晶體缺陷3。
[0070]利用該晶體缺陷3的效果，可以消除可能由于射頻場(chǎng)導(dǎo)致的基板電容變化，而完全不犧牲任何器件特性。因此，這使得可以解決在射頻開關(guān)器件中發(fā)現(xiàn)的諧波失真問題。
[0071]此外，除晶體缺陷3之外，支撐基板10還具有通過離子束4在距基板的前表面預(yù)定深度范圍內(nèi)形成的淺晶體缺陷5，即，雙層晶體缺陷。換句話說，與射頻開關(guān)器件接觸的表面的缺陷密度增加。利用該雙層晶體缺陷的效果，可以抑制從小功率輸出至大功率輸出的寬動(dòng)態(tài)范圍內(nèi)的諧波失真。
[0072]要注意的是，當(dāng)形成用于除去異物的剝離膜時(shí)，在完成步驟SllO至S130之后該剝離膜可利用蝕刻技術(shù)等來消除。
[0073]此外，在完成步驟SllO至S130之后，可通過在約250至350攝氏度的溫度范圍內(nèi)執(zhí)行熱處理來彌補(bǔ)組裝步驟中熱處理的不足以調(diào)整抑制諧波失真的能力。
[0074]此外，在本公開的該實(shí)施方式中，繼輻射電子束之后，執(zhí)行離子注入，雖然這些步驟的順序可以以步驟S120的前面是步驟S130的這種方式來互換。在這種情況下，利用離子束4形成的淺晶體缺陷5在多晶硅狀態(tài)下通過在約500至1050攝氏度的溫度范圍內(nèi)的熱處理來重結(jié)晶，且之后在硅基板I的包括利用離子束2的深度方向的整個(gè)表面上形成均勻晶體缺陷3。
[0075]圖6是比較現(xiàn)有SOI基板的特性的表，且圖7是該比較結(jié)果以及支撐基板10的特性的圖形表示。如圖7所示，根據(jù)本公開的該第一實(shí)施方式的支撐基板10的特性不次于通常展示出優(yōu)良熱導(dǎo)率和介電正切特性的藍(lán)寶石基板，并且提出了根據(jù)本公開的該第一實(shí)施方式的支撐基板10將是勝過藍(lán)寶石基板的材料的可能性，而條件是提高抑制諧波失真的能力。
[0076](B)第二實(shí)施方式
[0077]接下來，提供有關(guān)本公開的第二實(shí)施方式的描述。第二實(shí)施方式涉及一種通過利用SOI基板以在將晶體缺陷引入基板接合到射頻開關(guān)器件的前表面上之后除去SOI基板的原始支撐基板的這種方式在射頻開關(guān)器件的前表面上重新布線來配置成的設(shè)置有外部終端的半導(dǎo)體器件，以及該半導(dǎo)體器件的制造方法。
[0078]圖8是示出根據(jù)本公開第二實(shí)施方式的半導(dǎo)體器件的制造方法的流程的流程圖。圖9至圖13分別是用于說明圖8中所示的制造方法的每個(gè)步驟的剖視圖。下文中，沿圖8中所示的制造方法的流程提供描述。
[0079]在圖8中所示的制造方法中，作為開始，制備SOI基板(S210)。
[0080]圖9示出了用于射頻開關(guān)器件的典型SOI基板的剖視圖。對(duì)于用于SOI基板的支撐基板11而言，在具有約8英寸口徑的基板的情況下通?？梢允褂脝尉Z硅基板。用于支撐基板11的CZ硅基板通?？删哂?100)面方向，約725 i! m的膜厚、在約500至5000 Q cm的范圍內(nèi)的電阻率以及在約5 X IO17至5 X IO18原子/立方厘米的范圍內(nèi)的氧濃度。
[0081]在支撐基板11上，氧化硅膜被層疊為用于SOI基板的埋入氧化(BOX)層12。該氧化硅膜使支撐基板11電絕緣。BOX層12的膜厚通?？梢栽诩s50至1000nm的范圍內(nèi)。
[0082]進(jìn)一步地，在BOX層12上，層疊有其上形成有源元件等的SOI基板的頂部硅層13。對(duì)于頂部硅層13而言，通?？墒褂脝尉Z硅基板。用于BOX層12的CZ硅基板通?？删哂?100)的面方向、約100至5000nm的范圍內(nèi)的膜厚、約1.0至50 Q cm的范圍內(nèi)的電阻率以及約5X IO17至5X IO18原子/立方厘米的范圍內(nèi)的氧濃度。
[0083]隨后，在SOI基板上形成射頻開關(guān)器件(S220)。
[0084]圖10示出了根據(jù)本公開的該實(shí)施方式的射頻開關(guān)器件的剖視圖。根據(jù)本公開的該實(shí)施方式的射頻開關(guān)器件以使用如上所述的典型SOI基板并利用例如約0.25 i! m的最小線寬規(guī)則執(zhí)行單層多晶硅和三層金屬線的晶圓工藝的方式來完成。
[0085]如圖10所示，根據(jù)本公開的該實(shí)施方式的射頻開關(guān)器件通?？砂?具有元件分隔層14、漏極區(qū)15、源極區(qū)16、柵電極17和柵極絕緣膜18的MOSFET組件部分；具有金屬布線連接插頭19、第一金屬布線層20、第二金屬布線層22、位于第一金屬布線層20與第二金屬布線層22之間的金屬布線連接插頭21、第三金屬布線層24和位于第二金屬布線層22與第三金屬布線層24之間的金屬布線連接插頭23的多層布線組件部分；以及具有金屬布線絕緣膜25的保護(hù)膜。
[0086]包括兀件分隔層14、漏極區(qū)15、源極區(qū)16、柵電極17和柵極絕緣膜18的層對(duì)應(yīng)于本公開的一種實(shí)施方式中的“元件層”的具體但非限制性實(shí)例，以及包括金屬布線連接插頭
19、第一金屬布線層20、第二金屬布線層22、位于第一金屬布線層20與第二金屬布線層22之間的金屬布線連接插頭21、 第三金屬布線層24、位于第二金屬布線層22與第三金屬布線層24之間的金屬布線連接插頭23和金屬布線絕緣膜25的層對(duì)應(yīng)于本公開的一種實(shí)施方式中的“布線層”的具體但非限制性實(shí)例。
[0087]要注意的是，如稍后所述，由于用于SOI基板的支撐基板11在接合晶體缺陷引入基板之后可被除去，或者可以用晶體缺陷引入基板來替代，所以若能夠承受晶圓工藝，則可允許使用廉價(jià)支撐基板U。
[0088]接下來，晶體缺陷引入基板抵靠在射頻開關(guān)器件的前頂表面上被接合(S230)。
[0089]圖11是晶體缺陷引入基板抵靠在已完成的射頻開關(guān)器件的前頂表面上被接合的情況下的剖視圖。該圖示出了在本公開的上述第一實(shí)施方式中制造的支撐基板10利用粘接劑31抵靠在射頻開關(guān)器件的前頂表面上被接合的狀態(tài)。
[0090]優(yōu)選地，用于接合的粘接劑31可具有將支撐基板10與射頻開關(guān)器件永久接合起來的能力，以及在約0.0001至0.01的范圍內(nèi)的射頻特性的介電正切(tan 6 )和在約50至1000nm的范圍內(nèi)的膜厚，并且該粘接劑的候選實(shí)例可包括硅氧烷基苯并環(huán)丁烯(BCB)。在接合支撐基板10之后，粘合力可優(yōu)選通過在約100至350攝氏度的溫度范圍內(nèi)執(zhí)行熱處理
來穩(wěn)定。
[0091]要注意的是，在本公開的第二實(shí)施方式中，支撐基板10利用粘接劑31來接合，雖然接合方法不限于此，但在通過采用CMP (化學(xué)機(jī)械拋光)法或BGR (背磨)法執(zhí)行拋光工作而使前表面平面化之后，也可允許不使用粘接劑的直接接合。[0092]如上所述，通過將支撐基板10抵靠在射頻開關(guān)器件的前頂表面上接合，射頻開關(guān)器件被定位于接近在與接觸半導(dǎo)體層上的支撐基板10的一側(cè)相反的一側(cè)上的表面。
[0093]在這種情況下，作為射頻開關(guān)器件的MOSFET與支撐基板10之間的距離長(zhǎng)于MOSFET與用于SOI基板的原始支撐基板11之間的距離，即，支撐基板11與MOSFET之間的距離大約可以等同于BOX層12的厚度(約I y m),同時(shí)支撐基板10與MOSFET之間的距離可約為10 ii m的量級(jí)。
[0094]用這樣的方式，MOSFET與支撐基板10的分離允許減小諧波失真，并且實(shí)驗(yàn)表明諧波失真中約有IOdB的改善效果。進(jìn)一步地，MOSFET與支撐基板10之間的距離不同于BOX層12的厚度，允許在一定程度上進(jìn)行任選控制，這促進(jìn)了諧波失真的減小。
[0095]下一步驟除去支撐基板11 (其是用于SOI基板的原始支撐基板)(S240)。
[0096]圖12是除去用于SOI基板的支撐基板11以暴露出SOI基板上的BOX層12的情況下的剖視圖。圖12中所示的支撐基板去除區(qū)32表示被剝落或消除的支撐基板11。
[0097]用于SOI基板的支撐基板11可通過用CMP法的拋光工作、用BGR法的研磨工作或利用化學(xué)溶液(諸如氟化物基硝酸溶液)的濕法蝕刻工藝來除去。例如，以支撐基板11采用CMP或BGR法被研磨至將一塊薄膜留在具有BOX層12的邊界附近的程度并用濕法蝕刻工藝除去支撐基板11的剩余部分的這種方式，可以在不損壞BOX層12的情況下從SOI基板上除去支撐基板11。要注意的是，在該狀態(tài)下，允許從用于SOI基板的支撐基板11已存在于其上的表面(即，其上暴露出BOX層12的表面)光學(xué)觀察射頻開關(guān)器件的器件圖案。
[0098]后續(xù)步驟通過在除去用于SOI基板的原始支撐基板的一側(cè)的前表面上執(zhí)行重新布線來設(shè)置外部終端(S250)。
[0099]圖13是在SOI基板的BOX層12的表面上形成重新布線絕緣膜33和金屬布線連接溝槽34的情況下的剖視圖。
[0100]優(yōu)選地，重新布線絕緣膜33可以是膜厚在約100至5000nm的范圍內(nèi)的氮化硅膜，并且可采用諸如能夠在約室溫至300攝氏度的溫度范圍內(nèi)生成膜的等離子體CVD法等方法來形成。在形成重新布線絕緣膜33之后，蝕刻用于重新布線的直徑在約5至100 y m的范圍內(nèi)的金屬布線連接溝槽34直至利用光刻和干法蝕刻技術(shù)的第一金屬布線層20，從而暴露出第一金屬布線層20。
[0101]圖14是示出本公開的第二實(shí)施方式的最終形式的剖視圖。為實(shí)現(xiàn)該最終形式，作為第一步驟，位于金屬布線連接溝槽34底部的第一金屬布線層20的清潔表面利用反向?yàn)R射氬或任何其他技術(shù)而暴露出來，以便采用濺射法沉積厚度在約10至200nm的范圍內(nèi)的鈦膜，并且厚度在約50至500nm的范圍內(nèi)的銅膜35采用濺射法沉積以形成鍍銅用的電極。
[0102]在此之后，利用光刻技術(shù)來執(zhí)行重新布線。該重新布線的線寬可以在約5至IOOym的范圍內(nèi)。要排除重新布線的任何區(qū)域利用光敏有機(jī)膜(諸如光刻膠膜和薄膜)來電氣絕緣，并采用電解法沉淀厚度在約I至10 y m的范圍內(nèi)的金屬銅膜35以在要重新布線的一部分上鍍上金屬銅35。
[0103]進(jìn)一步地，在利用濕法蝕刻技術(shù)或干法蝕刻技術(shù)依次除去利用光刻技術(shù)形成的光敏有機(jī)膜和采用濺射法形成的鈦膜時(shí)，形成膜厚在約I至10 范圍內(nèi)且線寬在約5至IOOiim的范圍內(nèi)的重新布線金屬布線層35。
[0104]隨后，涂覆光敏聚酰亞胺作為重新布線保護(hù)膜36以及焊球37的導(dǎo)向孔。焊球37與其他焊球一起形成BGA (球柵陣列)。用于芯片電極的焊球37利用光刻技術(shù)被打孔以便在氮?dú)鈿夥障录s250至300攝氏度的溫度范圍內(nèi)執(zhí)行固化約60分鐘。
[0105]最后，采用干法蝕刻技術(shù)(諸如氧等離子體法)除去通過固化形成在用于芯片電極的焊球37的導(dǎo)向孔內(nèi)側(cè)的有機(jī)絕緣膜，并且用于芯片電極的焊球37被形成在金屬銅35的清潔表面上。該步驟使圖14中所示的重新布線完成。
[0106]要注意的是，在本公開的第二實(shí)施方式中，在SOI基板的BOX層12側(cè)進(jìn)行重新布線，但是絕緣膜可作為保護(hù)膜形成在SOI基板的BOX層12側(cè)上以通過形成在支撐基板10側(cè)的TSV (硅通孔)進(jìn)行重新布線。
[0107]在上述步驟中制造的半導(dǎo)體器件中，即使當(dāng)射頻信號(hào)流過布線以傳輸控制信號(hào)至MOSFET時(shí)，載流子(諸如空穴和電子)將出現(xiàn)在支撐基板10上，這些載流子也可在被引入支撐基板10中的晶體缺陷的使用壽命內(nèi)在到達(dá)具有金屬布線絕緣膜25的邊界附近之前消失。
[0108]相應(yīng)地，這防止載體在基板的前表面上聚集，并防止引線與支撐基板10之間出現(xiàn)電容。因此，這具有減少可能由于在開關(guān)操作期間上升的諧波場(chǎng)導(dǎo)致的基板電容變化的影響。
[0109]圖15是用于說明抑制根據(jù)本公開的第二實(shí)施方式的半導(dǎo)體器件中的諧波失真的效果的表。對(duì)于當(dāng)射頻信號(hào)(例如，幾千兆赫信號(hào))以大約35dBm的功率輸入時(shí)生成的第二諧波和第三諧波中的每一個(gè)的信號(hào)強(qiáng)度，該表示出了比較利用有電子束輻射的支撐基板的情況和利用沒有電子束輻射的支撐基板的情況的結(jié)果。
[0110]如該表所示，可發(fā)現(xiàn)在使用有電子束輻射的支撐基板時(shí)，與沒有電子束輻射的支撐基板相比，對(duì)于第二諧波來說該強(qiáng)度減弱約20dB，且對(duì)于第三諧波來說減弱約25dB。要注意的是，該表中引用的測(cè)試使用在大約4.6MeV和504kGy的輻射條件下被施加電子束的支撐基板作為具有電子束輻射的支撐基板。
[0111]進(jìn)一步地，為將支撐基板10抵靠在形成有MOSFET的一側(cè)的表面上接合，非常薄的BOX層僅被插入MOSFET與支撐基板10上的硅層之間。
[0112]這里，由于MOSFET主要在射頻開關(guān)器件之間產(chǎn)生熱量，并且硅的熱傳導(dǎo)系數(shù)高于氧化膜，所以可實(shí)現(xiàn)與現(xiàn)有結(jié)構(gòu)相比確保進(jìn)一步促進(jìn)散熱的結(jié)構(gòu)。另外，可以通過經(jīng)由焊球37的金屬和環(huán)境空氣的傳導(dǎo)將熱量傳遞至其上安裝有開關(guān)器件元件的印刷電路板，這進(jìn)一步提聞散熱效果。
[0113](C)第三實(shí)施方式
[0114]接下來，提供有關(guān)本公開的第三實(shí)施方式的描述。根據(jù)本公開的第三實(shí)施方式的半導(dǎo)體器件設(shè)置有通過利用SOI基板以在將臨時(shí)支撐基板抵靠在射頻開關(guān)器件的前表面上接合之后用于SOI基板的原始支撐基板用晶體缺陷引入基板替代并在此后除去臨時(shí)支撐基板的這種方式在射頻開關(guān)器件的前表面上重新布線而配置成的外部終端。下文中，提供有關(guān)該半導(dǎo)體器件的制造方法和結(jié)構(gòu)的實(shí)例的描述。
[0115]圖16是示出根據(jù)本公開的第三實(shí)施方式的半導(dǎo)體器件的制造方法的流程的流程圖。圖17至圖20分別是用于說明圖16中所示的制造方法的每個(gè)步驟的剖視圖。下文中，沿圖16中所示的制造方法的流程提供描述。
[0116]要注意的是，由于在完成晶圓工藝之后利用要用于射頻開關(guān)器件的典型SOI基板的結(jié)構(gòu)和制造方法的實(shí)例與在本公開的上述第二實(shí)施方式中說明的圖9和圖10中的情況相同，所以基本上與根據(jù)第二實(shí)施方式的該情況的組件相同的任何組件部分用相同附圖標(biāo)記表示，并且適當(dāng)省略詳細(xì)描述。
[0117]在圖16中所示的制造方法中，在執(zhí)行與根據(jù)本公開的上述第二實(shí)施方式的步驟S210和S220類似的步驟S310和S320之后，執(zhí)行接合臨時(shí)支撐基板和除去原始支撐基板(S330)。
[0118]圖17是在將臨時(shí)支撐基板42抵靠在已完成的射頻開關(guān)器件的前頂表面上接合之后除去用于SOI基板的支撐基板11的情況下的剖視圖。要注意的是，該圖示出了所除去的支撐基板11作為支撐基板去除區(qū)43。
[0119]作為用于臨時(shí)支撐基板42的材料，可能由于其自身的重量或應(yīng)力而導(dǎo)致的較少翹曲的材料(諸如硅、陶瓷和石英)可以是優(yōu)選的。對(duì)于具有約8英寸口徑尺寸的基板而言，在約100至1500 iim的范圍內(nèi)的厚度可能是適用的。進(jìn)一步地，從防止任何缺乏粘合均勻性的角度來說，臨時(shí)支撐基板42的平面特性可優(yōu)選等同于硅基板的鏡面晶圓的平面特性。
[0120]臨時(shí)支撐基板42臨時(shí)利用臨時(shí)粘接劑41來接合。對(duì)于臨時(shí)粘接劑41而言，允許利用熱量或光輕易剝?nèi)サ娜魏晤愋涂梢允沁m用的。當(dāng)用于臨時(shí)支撐基板42的材料很難在其中傳播光(諸如硅和陶瓷材料)時(shí)，利用熱量剝?nèi)サ念愋涂梢允沁m用的，且當(dāng)用于臨時(shí)支撐基板42的材料容易在其中傳播光(諸如石英材料)時(shí)，利用光剝?nèi)サ念愋涂梢允沁m用的。優(yōu)選地，臨時(shí)粘接劑41的膜厚可在約IOOnm至10 y m的范圍內(nèi)。
[0121]支撐基板11 (其是用于SOI基板的原始支撐基板)通過CMP法的拋光工作、BGR法的研磨工作或利用化學(xué)溶液(諸如氟化物基硝酸溶液)的濕法蝕刻工藝來除去。在該階段，暴露出器件背面的SOI基板上的BOX層12。
[0122]隨后，用引入第一類型晶體缺陷的晶體缺陷引入基板來替代原始支撐基板，并除去臨時(shí)支撐基板(S340)。
[0123]圖18是示出在用支撐基板10替代支撐基板11之后除去臨時(shí)支撐基板42和臨時(shí)粘接劑41的狀態(tài)的剖視圖。該圖分別表示臨時(shí)支撐基板42和臨時(shí)粘接劑41的去除跡線作為臨時(shí)支撐基板去除區(qū)45和臨時(shí)粘接劑去除區(qū)46。
[0124]支撐基板10利用粘接劑44抵靠在BOX層12上接合。優(yōu)選地，粘接劑44可具有約0.0001至0.01的范圍內(nèi)的射頻特性的介電正切(tan 6 )和約50至IOOOnm的范圍內(nèi)的膜厚以確保永久接合，并且該粘接劑的候選實(shí)例可包括硅氧烷基苯并環(huán)丁烯(BCB)。
[0125]要注意的是，在本公開的該第三實(shí)施方式中，支撐基板10利用粘接劑44抵靠在射頻開關(guān)器件背面的BOX層12上永久接合，雖然在BOX層12暴露之后的接合方法不限于此，但也可以通過采用CMP法或BGR法等執(zhí)行拋光工作來允許不使用粘接劑的直接接合。
[0126]在此之后，通過根據(jù)臨時(shí)粘接劑41的特性執(zhí)行加熱或光輻射來除去臨時(shí)支撐基板42和臨時(shí)粘接劑41。
[0127]最后，在約100至350攝氏度的溫度范圍內(nèi)可以優(yōu)選執(zhí)行熱處理以穩(wěn)定支撐基板11與支撐基板10之間的粘合力。
[0128]接下來，通過在射頻開關(guān)器件的前表面?zhèn)壬线M(jìn)行重新布線來設(shè)置外部終端(S350)。
[0129]圖19是在射頻開關(guān)器件的前表面?zhèn)壬闲纬芍匦虏季€絕緣膜47和金屬布線連接溝槽48的情況下的剖視圖。
[0130]優(yōu)選地，重新布線絕緣膜47可以是膜厚在約100至5000nm的范圍內(nèi)的氮化硅膜，并且可采用諸如能夠在約室溫至300攝氏度的溫度范圍內(nèi)生成膜的等離子體CVD法等方法來形成。
[0131]在形成重新布線絕緣膜47之后，蝕刻用于重新布線的直徑在約5至IOOiim的范圍內(nèi)的金屬布線連接溝槽48直至利用光刻和干法蝕刻技術(shù)的第三金屬布線層24，從而暴露出第三金屬布線層24。
[0132]圖20是示出本公開的第三實(shí)施方式的最終形式的剖視圖。
[0133]為實(shí)現(xiàn)該最終形式，作為第一步驟，位于金屬布線連接溝槽48底部的第三金屬布線層24的清潔表面利用反向?yàn)R射氬或任何其他技術(shù)而暴露出來，并采用濺射法等沉積厚度在約10至200nm的范圍內(nèi)的鈦膜以及厚度在約50至500nm的范圍內(nèi)的銅膜49以形成鍍銅用的電極。
[0134]在此之后，利用光刻技術(shù)來執(zhí)行線寬在約5至IOOiim的范圍內(nèi)的重新布線。要排除重新布線的任何區(qū)域利用光敏有機(jī)膜(諸如光刻膠膜和薄膜)來電氣絕緣，并采用電解法沉淀厚度在約I至10 的范圍內(nèi)的金屬銅膜49以在要重新布線的一部分上鍍上金屬銅49。
[0135]進(jìn)一步地，在利用濕法蝕刻技術(shù)或干法蝕刻技術(shù)依次除去利用光刻技術(shù)形成的光敏有機(jī)膜和采用濺射法形成的鈦膜時(shí)，形成用于重新布線的膜厚在約I至IOym范圍內(nèi)且線寬在約5至IOOiim的范圍內(nèi)的重新布線金屬布線層49。
[0136]隨后，涂覆光敏聚酰亞胺作為重新布線保護(hù)膜50，并且用于芯片電極的焊球51的導(dǎo)向孔利用光刻技術(shù)被打孔以便在氮?dú)鈿夥障略诩s250至300攝氏度的溫度范圍內(nèi)執(zhí)行固化約60分鐘。
[0137]最后，采用干法蝕刻技術(shù)(諸如氧等離子體法)除去通過固化形成在用于芯片電極的焊球51的導(dǎo)向孔內(nèi)側(cè)的有機(jī)絕緣膜，并且用于芯片電極的焊球51被形成在金屬銅49的清潔表面上。該步驟使重新布線完成。
[0138]要注意的是，在迄今描述的本公開的第三實(shí)施方式中，在射頻開關(guān)器件的前表面?zhèn)壬辖?jīng)由觸頭進(jìn)行重新布線，但是絕緣膜可作為保護(hù)膜被形成在器件的前表面?zhèn)壬弦酝ㄟ^形成在支撐基板10側(cè)的TSV進(jìn)行重新布線。
[0139]在以上述方式配置的根據(jù)本公開的第三實(shí)施方式的半導(dǎo)體器件中，可以利用與目前可用的基板類似的SOI基板通過使用支撐基板10來獲得射頻開關(guān)器件。在與目前可用的基板類似的形狀的情況下，根據(jù)本公開的第三實(shí)施方式的半導(dǎo)體器件與根據(jù)本公開的第二實(shí)施方式的半導(dǎo)體器件相比，可能在散熱方面存在缺點(diǎn)，但它像散熱器那樣確保獲得熱逃逸通道以耗散瞬間產(chǎn)生的熱量。
[0140](D)第四實(shí)施方式
[0141]接下來，提供有關(guān)本公開的第四實(shí)施方式的描述。在本公開的第四實(shí)施方式中，在利用SOI基板的射頻開關(guān)器件中，在將晶體缺陷引入基板抵靠在射頻開關(guān)器件的前表面上接合之后，用于SOI基板的原始支撐基板也用晶體缺陷引入基板替代，并在此后經(jīng)由用于射頻開關(guān)器件背面的晶體缺陷引入基板的TSV進(jìn)行重新布線。下文中，提供有關(guān)該半導(dǎo)體器件的制造方法和結(jié)構(gòu)的實(shí)例的描述。[0142]圖21是示出根據(jù)本公開的第四實(shí)施方式的半導(dǎo)體器件的制造方法的流程的流程圖。圖22至圖25分別是用于說明圖21中所示的制造方法的每個(gè)步驟的剖視圖。下文中，沿圖21中所示的制造方法的流程提供描述。
[0143]要注意的是，由于在完成晶圓工藝之后利用要用于射頻開關(guān)器件的典型SOI基板的結(jié)構(gòu)和制造方法的實(shí)例與在本公開的上述第二實(shí)施方式中說明的圖9和圖10中的情況相同，所以基本上與根據(jù)第二實(shí)施方式的這些情況的組件相同的任何組件部分用相同附圖標(biāo)記表示，并且適當(dāng)省略詳細(xì)描述。
[0144]在圖21中所示的制造方法中，在執(zhí)行與根據(jù)本公開的上述第二實(shí)施方式的步驟S210和S220類似的步驟S410和S420之后，將晶體缺陷引入基板抵靠在射頻開關(guān)器件的前頂表面上接合(S430)。
[0145]圖22是在將支撐基板IOa作為晶體缺陷引入基板抵靠在已完成的射頻開關(guān)器件的前表面上接合之后除去用于SOI基板的支撐基板11的情況下的剖視圖。支撐基板IOa與在本公開的上述第一實(shí)施方式中制造的支撐基板10相同，并且配置在具有晶體缺陷3a和淺晶體缺陷5a的雙層中，其中，晶體缺陷3a與晶體缺陷3類似。
[0146]圖22示出了根據(jù)本公開的上述第一實(shí)施方式的支撐基板10利用第一粘接劑61抵靠在射頻開關(guān)器件的前頂表面上接合的狀態(tài)。要注意的是，圖22示出了除去支撐基板11的位置處的SOI基板的支撐基板去除區(qū)62。
[0147]優(yōu)選地，用于接合的第一粘接劑61可具有將支撐基板10與射頻開關(guān)器件永久接合起來的能力，以及在約為0.0001至0.01的范圍內(nèi)的射頻特性的介電正切(tan 6 )和在約為50至IOOOnm的范圍內(nèi)的膜厚，并且該粘接劑的候選實(shí)例可包括硅氧烷基苯并環(huán)丁烯(BCB)0在接合支撐基板10之后，粘合力可優(yōu)選通過在約100至350攝氏度的溫度范圍內(nèi)執(zhí)行熱處理來穩(wěn)定。
[0148]要注意的是，在本公開的該第四實(shí)施方式中，支撐基板10利用第一粘接劑61來接合射頻開關(guān)器件，雖然接合方法不限于此，但在通過采用CMP法或BGR法執(zhí)行拋光工作使前表面平面化之后，也可允許不使用粘接劑的直接接合。
[0149]可以通過用CMP法的拋光工作、用BGR法的研磨工作或利用化學(xué)溶液(諸如氟化物基硝酸溶液)的濕法蝕刻工藝來除去用于SOI基板的支撐基板11。在該階段，暴露出器件背面的SOI基板上的BOX層12。
[0150]隨后，用作為晶體缺陷引入基板的支撐基板IOb來替代作為原始支撐基板的支撐基板 11 (S440)。
[0151]第四實(shí)施方式的支撐基板IOb利用根據(jù)本公開的上述第一實(shí)施方式的半導(dǎo)體器件的制造方法來制造。具體地，支撐基板IOb中的晶體缺陷3b與圖3中的晶體缺陷3類似。晶體缺陷3b利用根據(jù)本公開的上述第一實(shí)施方式的方法來形成。淺晶體缺陷5b與圖4和圖5中的淺晶體缺陷5類似。淺晶體缺陷5b利用根據(jù)本公開的上述第一實(shí)施方式的方法來形成。圖23是支撐基板11用支撐基板IOb替代的情況下的剖視圖。支撐基板IOb利用第二粘接劑63抵靠在射頻開關(guān)器件背面的BOX層12上永久地接合。然而，接合BOX層12和支撐基板IOb的方法不限于此，但是例如，在暴露出BOX層12之后也可允許使用等離子體法或任何其他方法的直接接合。
[0152]與第一粘接劑61 —樣，為確保永久接合，用于接合的第二粘接劑63可優(yōu)選具有在約0.0001至0.01的范圍內(nèi)的射頻特性的介電正切(tan 6 )和在約50至IOOOnm的范圍內(nèi)的膜厚，并且該粘接劑的候選實(shí)例可包括硅氧烷基苯并環(huán)丁烯(BCB)。隨后，可優(yōu)選在約100至350攝氏度的溫度范圍內(nèi)執(zhí)行熱處理來穩(wěn)定粘合力。
[0153]在此之后，通過從晶體缺陷引入基板的一側(cè)進(jìn)行重新布線來設(shè)置外部終端，該晶體缺陷引入基板采用用于SOI基板的原始支撐基板來替代(S450)。
[0154]圖24是在用支撐基板IOb替代支撐基板11之后從支撐基板IOb側(cè)形成用于金屬布線連接的TSV64和重新布線絕緣膜65的情況下的剖視圖。
[0155]為形成該形狀，作為開始，通過蝕刻直至利用光刻和干法蝕刻技術(shù)的第一金屬布線層20來形成用于金屬布線連接的直徑在約5至100 ii m的范圍內(nèi)的TSV64，從而暴露出第一金屬布線層20。
[0156]接下來，為形成用于支撐基板IOb的電絕緣膜，利用允許在室溫至約300攝氏度的溫度范圍內(nèi)形成膜的等離子體CVD法等形成厚度在約IOOnm至20 y m的范圍內(nèi)的重新布線絕緣膜65。
[0157]由于重新布線絕緣膜65也形成在用于金屬布線連接的TSV64底部的第一金屬布線層20的前表面上，所以當(dāng)利用干法蝕刻技術(shù)(諸如RIE (反應(yīng)離子蝕刻))執(zhí)行整個(gè)區(qū)的回刻時(shí)，蝕刻形成在第一金屬布線層20前側(cè)上的重新布線絕緣膜65，并形成厚度在約50至IOum的范圍內(nèi)的重新布線絕緣膜65被選擇性保留在用于金屬布線連接的TSV64的側(cè)壁上的結(jié)構(gòu)。
[0158]圖25是示出根據(jù)本公開的第四實(shí)施方式的半導(dǎo)體器件的最終形式的剖視圖。為實(shí)現(xiàn)該最終形式，作為第一步驟，位于用于金屬布線連接的TSV64底部的第一金屬布線層20的清潔表面利用反向?yàn)R射氬或任何其他技術(shù)而暴露出來，并采用濺射法等沉積厚度在約10至200nm的范圍內(nèi)的鈦膜以及厚度在約50至500nm的范圍內(nèi)的銅膜66以形成鍍銅用的電極。
[0159]在此之后，利用光刻技術(shù)來執(zhí)行線寬在約5至IOOiim的范圍內(nèi)的重新布線。要排除重新布線的任何區(qū)域利用光敏有機(jī)膜(諸如光刻膠膜和薄膜)來電氣絕緣，并采用電解法沉淀厚度在約I至10 的范圍內(nèi)的金屬銅膜66以在要重新布線的一部分上鍍上金屬銅660
[0160]進(jìn)一步地，在利用濕法蝕刻技術(shù)或干法蝕刻技術(shù)除去利用光刻技術(shù)形成的光敏有機(jī)膜和采用濺射法形成的鈦膜時(shí)，形成用于重新布線的膜厚在約I至IOym范圍內(nèi)且線寬在約5至IOOiim的范圍內(nèi)的重新布線金屬布線層66。
[0161]隨后，涂覆光敏聚酰亞胺作為重新布線保護(hù)膜67，并且用于芯片電極的焊球68的導(dǎo)向孔利用光刻技術(shù)被打孔以便在氮?dú)鈿夥障略诩s250至300攝氏度的溫度范圍內(nèi)執(zhí)行固化約60分鐘。
[0162]最后，采用干法蝕刻技術(shù)(諸如氧等離子體法)除去通過固化形成在用于芯片電極的焊球68的導(dǎo)向孔內(nèi)側(cè)的有機(jī)絕緣膜，并且用于芯片電極的焊球68被形成在金屬銅66的清潔表面上。該步驟使重新布線完成。
[0163]要注意的是，在本公開的該實(shí)施方式中，經(jīng)由TSV從抵靠在射頻開關(guān)器件的后表面?zhèn)壬辖雍系闹位錓Ob的一側(cè)進(jìn)行重新布線，但是可以經(jīng)由TSV從抵靠在射頻開關(guān)器件的前表面?zhèn)壬辖雍系闹位錓Oa的一側(cè)進(jìn)行重新布線。[0164]在以上述方式制造的根據(jù)本公開的第四實(shí)施方式的半導(dǎo)體器件中，由于支撐基板10抵靠在形成有射頻開關(guān)器件的半導(dǎo)體層的兩側(cè)上接合，所以保證了兩條散熱路徑，這與本公開的上述第二和第三實(shí)施方式相比，在散熱效果方面更有利。
[0165](E)第五實(shí)施方式
[0166]圖26示出了根據(jù)本公開的第五實(shí)施方式的RF (射頻)模塊(射頻模塊，或“天線開關(guān)模塊”)100的實(shí)例。RF模塊100設(shè)置有IC (集成電路)300。IC300安裝有SOI基板和射頻開關(guān)器件。SOI基板包括根據(jù)上述第一實(shí)施方式至第四實(shí)施方式的支撐基板10、10a和IOb中的任一個(gè)。RF模塊100除IC300之外還設(shè)置有D⑶C轉(zhuǎn)換器200和FEM (前端模塊)400。D⑶C轉(zhuǎn)換器200為IC300和FEM400的每一個(gè)提供電壓。IC300包括開關(guān)SW和控制開關(guān)SW的邏輯電路301。在IC300中，開關(guān)SW從天線ANT接收無線信號(hào)，并選擇RF信號(hào)。FEM400包括IPD (智能功率器件)401和反相器402，并放大在IC300中選擇的RF信號(hào)。例如，IPD401可以是諸如二極管的元件。將從FEM400輸出的信號(hào)提供給信號(hào)處理部500以便轉(zhuǎn)換為數(shù)字信號(hào)。信號(hào)處理部500可包括各種IC (諸如RF部和BB (基帶)部)。要注意的是，在第五實(shí)施方式中，利用SOI基板的射頻開關(guān)器件適用于接收器模塊，但是本技術(shù)不限于此。在一種實(shí)施方式中，利用上述SOI基板的射頻開關(guān)器件可適用于發(fā)射器模塊。
[0167](F)實(shí)例性實(shí)施方式的總結(jié)
[0168]根據(jù)迄今描述的本公開的第二至第四實(shí)施方式，在SOI基板上具有射頻開關(guān)器件的半導(dǎo)體器件中，晶體缺陷3作為第一類型晶體缺陷均勻形成在用于SOI基板的支撐基板10的整個(gè)表面上。結(jié)果，這使得可以防止由于要形成在SOI基板上的天線開關(guān)中的MOSFET自發(fā)熱導(dǎo)致的任何熱破壞以便控制射頻的大功率輸出，并同時(shí)保持優(yōu)良的諧波失真特性。同樣，根據(jù)本公開的第五實(shí)施方式，射頻模塊安裝有利用上述SOI基板的射頻開關(guān)器件。結(jié)果，這使得可以實(shí)現(xiàn)具有較高可靠性的射頻模塊。
[0169]要注意的是，本技術(shù)不限于上述實(shí)施方式和修改例，但也包含上述實(shí)施方式和修改例中公開的每個(gè)配置相互替換或改變其組合的配置、已知技術(shù)中公開的每個(gè)配置以及上述實(shí)施方式和修改例相互替換或改變其組合的配置等。進(jìn)一步地，本技術(shù)的技術(shù)范圍不限于上述實(shí)施方式，但涵蓋權(quán)利要求及其等同物中描述的元件。
[0170]此外，本技術(shù)包含本文描述的且并入本文的各種實(shí)施方式的一些或全部的任何可能組合。
[0171]可以至少根據(jù)本公開的上述實(shí)例性實(shí)施方式實(shí)現(xiàn)以下配置。
[0172](I) —種半導(dǎo)體器件，包括:
[0173]絕緣體上硅基板，包括支撐基板，所述支撐基板包括在整個(gè)支撐基板上具有均勻密度的第一晶體缺陷；以及
[0174]射頻開關(guān)器件，被設(shè)置在所述絕緣體上硅基板上。
[0175](2)根據(jù)(I)所述的半導(dǎo)體器件，其中，支撐基板之外的區(qū)域不包括第一晶體缺陷。
[0176]( 3 )根據(jù)(I )或(2 )所述的半導(dǎo)體器件，其中，支撐基板通過粘合劑粘貼來與包括元件層和布線層的半導(dǎo)體層接合，所述元件層設(shè)置有射頻開關(guān)器件，且所述布線層設(shè)置有金屬線。
[0177](4)根據(jù)(3)所述的半導(dǎo)體器件，其中，射頻開關(guān)器件設(shè)置在接近半導(dǎo)體層的表面的半導(dǎo)體層中，所述表面位于半導(dǎo)體層的與支撐基板接觸的表面的相對(duì)側(cè)上。[0178](5)根據(jù)(3)所述的半導(dǎo)體器件，其中，射頻開關(guān)器件設(shè)置在接近半導(dǎo)體層的與支撐基板接觸的表面的半導(dǎo)體層中。
[0179](6)根據(jù)(3)所述的半導(dǎo)體器件，其中，支撐基板通過粘合劑粘貼被接合在半導(dǎo)體層的兩側(cè)上。
[0180](7)根據(jù)(3)至(6)中任一項(xiàng)所述的半導(dǎo)體器件，其中，從半導(dǎo)體層的靠近射頻開關(guān)器件的表面對(duì)半導(dǎo)體層進(jìn)行重新布線。
[0181](8)根據(jù)(3)至(6)中任一項(xiàng)所述的半導(dǎo)體器件，其中，從半導(dǎo)體層的遠(yuǎn)離射頻開關(guān)器件的表面對(duì)半導(dǎo)體層進(jìn)行重新布線。
[0182](9)根據(jù)(3)至(8)中任一項(xiàng)所述的半導(dǎo)體器件，其中，經(jīng)由穿過支撐基板到達(dá)半導(dǎo)體層的硅通孔對(duì)半導(dǎo)體層進(jìn)行重新布線。
[0183]( 10)根據(jù)(I)至(9)中任一項(xiàng)所述的半導(dǎo)體器件，其中，支撐基板包括支撐基板的與半導(dǎo)體層接合的一側(cè)上的晶體缺陷層，所述晶體缺陷層包括第二晶體缺陷。
[0184](11)根據(jù)(10)所述的半導(dǎo)體器件，其中，晶體缺陷層的第二晶體缺陷通過離子注入惰性氣體、碳和硅中的一個(gè)被設(shè)置在距與半導(dǎo)體層接合的一側(cè)上的表面約IOOnm至幾微米的深度范圍內(nèi)。
[0185](12)根據(jù)(I)至(11)中任一項(xiàng)所述的半導(dǎo)體器件，其中，支撐基板的第一晶體缺陷通過輻射電子束來設(shè)置，并且其密度范圍約為IXIO14塊/立方厘米至I X IO16塊/立方厘米。
[0186](13)根據(jù)(I)至(12)中任一項(xiàng)所述的半導(dǎo)體器件，其中，支撐基板包括第一晶體缺陷設(shè)置在氧濃度約為I X IO15至I X IO17原子/立方厘米的范圍內(nèi)、電阻率約為100至IXlO5Q cm的范圍內(nèi)以及采用浮區(qū)法制造的硅基板上的基板，或者包括第一晶體缺陷設(shè)置在電阻率約為100至IXlO5Qcm的范圍內(nèi)的硅基板上且硅在采用切克勞斯基法和施加磁場(chǎng)的切克勞斯基法制造的基板上外延生長(zhǎng)的基板。
[0187]( 14) 一種天線開關(guān)模塊，包括根據(jù)(I)至(13)中任一項(xiàng)所述的半導(dǎo)體器件。
[0188](15) 一種半導(dǎo)體器件的制造方法，所述方法包括:
[0189]通過依次將元件層和布線層層疊在絕緣體上硅基板上而在絕緣體上硅基板上形成半導(dǎo)體層，所述元件層包括射頻開關(guān)器件，且所述布線層包括金屬線；
[0190]制造形成有在整個(gè)晶體缺陷弓I入基板上具有均勻密度的第一晶體缺陷的晶體缺陷引入基板；以及
[0191]通過粘合劑粘貼將制造的晶體缺陷引入基板與半導(dǎo)體層的表面接合。
[0192](16)根據(jù)(15)所述的半導(dǎo)體器件的制造方法，其中，在接合制造的晶體缺陷引入基板的過程中，在晶體缺陷引入基板在布線層側(cè)通過粘合劑粘貼而與半導(dǎo)體層的表面接合之后，除去絕緣體上硅基板的原始支撐基板。
[0193](17)根據(jù)(15)所述的半導(dǎo)體器件的制造方法，其中，在接合制造的晶體缺陷引入基板的過程中，
[0194]在臨時(shí)支撐基板在布線層側(cè)通過粘合劑粘貼而與半導(dǎo)體層的表面接合之后，除去絕緣體上硅基板的原始支撐基板，
[0195]晶體缺陷引入基板，代替原始支撐基板，在元件層側(cè)通過粘合劑粘貼與半導(dǎo)體層的表面接合，并且[0196]隨后除去臨時(shí)支撐基板。
[0197](18)根據(jù)(15)所述的半導(dǎo)體器件的制造方法，其中，在接合制造的晶體缺陷引入基板的過程中，
[0198]在將晶體缺陷引入基板在布線層側(cè)通過粘合劑粘貼而與半導(dǎo)體層的表面接合之后，除去絕緣體上硅基板的原始支撐基板，并且
[0199]晶體缺陷引入基板，代替原始支撐基板，在元件層側(cè)通過粘合劑粘貼也與半導(dǎo)體層的表面接合。
[0200](19)根據(jù)(15)所述的半導(dǎo)體器件的制造方法，其中，在接合制造的晶體缺陷引入基板的過程中，
[0201]在將臨時(shí)支撐基板在布線層側(cè)通過粘合劑粘貼與半導(dǎo)體層的表面接合之后，除去絕緣體上硅基板的原始支撐基板，
[0202]晶體缺陷引入基板，代替原始支撐基板，在元件層側(cè)通過粘合劑粘貼與半導(dǎo)體層的表面接合，并且
[0203]晶體缺陷引入基板在布線層側(cè)通過粘合劑粘貼也與半導(dǎo)體層的表面接合。
[0204][I] 一種具有射頻開關(guān)的半導(dǎo)體器件，所述半導(dǎo)體器件包括:
[0205]金屬布線絕緣膜，與硅基板接合；以及
[0206]遍及整個(gè)所述硅基板的晶體缺陷；以及
[0207]第一晶體缺陷層，從所述硅基板的表面延伸進(jìn)所述硅基板中，晶體缺陷遍布整個(gè)所述第一晶體缺陷層而形成。
[0208][2]根據(jù)[I]所述的半導(dǎo)體器件，進(jìn)一步包括:
[0209]遍布整個(gè)所述硅基板的氧，所述硅基板中的所述氧的濃度在約I X IO15至約I X IO17個(gè)原子/立方厘米的范圍內(nèi)。
[0210][3]根據(jù)[I]或[2]所述的半導(dǎo)體器件，進(jìn)一步包括:
[0211]所述第一晶體缺陷層中的惰性氣體離子。
[0212][4]根據(jù)[I]至[3]中任一項(xiàng)所述的半導(dǎo)體器件，進(jìn)一步包括:
[0213]粘接劑，被配置為將所述硅基板的所述表面接合至所述金屬布線絕緣膜，所述粘接劑位于所述第一晶體缺陷層與所述金屬布線絕緣膜之間。
[0214][5]根據(jù)[I]至[4]中任一項(xiàng)所述的半導(dǎo)體器件，其中，所述金屬布線絕緣膜位于所述硅基板與支撐基板之間，所述支撐基板是來自由硅、陶瓷和石英組成的組中的材料。
[0215][6]根據(jù)[I]至[5]中任一項(xiàng)所述的半導(dǎo)體器件，進(jìn)一步包括:
[0216]金屬銅膜，接觸第一金屬布線層，所述第一金屬布線層和第二金屬布線層位于所述金屬布線絕緣膜中。
[0217][7]根據(jù)[6]所述的半導(dǎo)體器件，進(jìn)一步包括:
[0218]金屬布線連接插頭，位于所述第一金屬布線層與所述第二金屬布線層之間，所述金屬布線連接插頭接觸所述第一金屬布線層和所述第二金屬布線層。
[0219][8]根據(jù)[7]所述的半導(dǎo)體器件，進(jìn)一步包括:
[0220]重新布線絕緣膜，位于所述金屬布線絕緣膜與重新布線保護(hù)膜之間，所述金屬銅膜的一部分位于所述重新布線保護(hù)膜與所述重新布線絕緣膜之間。
[0221][9]根據(jù)[8]所述的半導(dǎo)體器件，進(jìn)一步包括:[0222]焊球，延伸通過所述重新布線保護(hù)膜，所述金屬銅膜的所述部分接觸所述焊球。
[0223][10]根據(jù)[I]至[9]中任一項(xiàng)所述的半導(dǎo)體器件，進(jìn)一步包括:
[0224]元件分隔層，位于埋氧層與所述金屬布線絕緣膜之間，晶體管的漏電極和源電極位于所述元件分隔層中。
[0225][11]根據(jù)[10]所述的半導(dǎo)體器件，其中，所述埋氧層位于所述重新布線絕緣膜與所述元件分隔層之間。
[0226][12]根據(jù)[10]或[11]所述的半導(dǎo)體器件，其中，所述埋氧層位于所述第一晶體缺陷層與所述元件分隔層之間。
[0227][13]根據(jù)[I]至[12]中任一項(xiàng)所述的半導(dǎo)體器件，進(jìn)一步包括:
[0228]第二晶體缺陷層，位于所述硅基板中，所述第二晶體缺陷層位于所述金屬布線絕緣膜與所述第一晶體缺陷層之間。
[0229][14]根據(jù)[13]所述的半導(dǎo)體器件，其中，所述第二晶體缺陷層從所述硅基板的所述表面延伸進(jìn)所述第一晶體缺陷層中，所述第一晶體缺陷層不同于所述第二晶體缺陷層。
[0230][15]根據(jù)[13]或[14]所述的半導(dǎo)體器件，其中，所述第一晶體缺陷層從所述第二晶體缺陷層延伸至所述硅基板的相對(duì)表面。
[0231][16] 一種天線開關(guān)模塊，包括:
[0232]根據(jù)[I]至[15]中任一項(xiàng)所述的半導(dǎo)體器件；
[0233]集成電路，安裝有射頻開關(guān)器件和娃基板。
[0234][17] 一種半導(dǎo)體器件的制造方法，所述方法包括:
[0235]遍布整個(gè)硅基板形成晶體缺陷，輻射或擴(kuò)散被用于形成所述晶體缺陷，以及之后，
[0236]將離子注入所述硅基板的表面中以形成晶體缺陷層，所述晶體缺陷層從所述硅基板的所述表面延伸進(jìn)所述晶體缺陷中。
[0237][18]根據(jù)[17]所述的方法，其中，所述輻射來自于由電子束輻射、伽馬射線輻射和中子射線輻射組成的組中。
[0238][19]根據(jù)[17]或[18]所述的方法，其中，重金屬材料在所述擴(kuò)散期間被擴(kuò)散。
[0239][20]根據(jù)[17]或[19]所述的方法，其中，用于生長(zhǎng)或制造所述硅基板的工藝來自于由浮區(qū)法、切克勞斯基法和施加磁場(chǎng)的切克勞斯基法組成的組中。
[0240][21]根據(jù)[17]至[20]中任一項(xiàng)所述的方法，其中，所述硅基板中的氧的濃度為約I X IO15至約I X IO17個(gè)原子/立方厘米，所述硅基板具有約100至約I X IO5 Q Cm。
[0241][22]根據(jù)[17]至[21]中任一項(xiàng)所述的方法，進(jìn)一步包括:
[0242]將所述晶體缺陷層接合至金屬布線絕緣膜，第一金屬布線層和第二金屬布線層位于所述金屬布線絕緣膜中。
[0243][23]根據(jù)[22]所述的方法，進(jìn)一步包括:
[0244]穿過重新布線絕緣膜形成金屬布線連接溝槽，所述金屬布線連接溝槽終止于所述第一金屬布線層處。
[0245][24]根據(jù)[23]所述的方法，進(jìn)一步包括:
[0246]將金屬銅膜沉積進(jìn)所述金屬布線連接溝槽中，所述金屬銅膜接觸所述第一金屬布線層。
[0247][25]根據(jù)[24]所述的方法，進(jìn)一步包括:[0248]在所述重新布線絕緣膜上形成重新布線保護(hù)膜，所述金屬銅膜的一部分位于所述重新布線保護(hù)膜與所述重新布線絕緣膜之間。
[0249][26]根據(jù)[24]或[25]所述的方法，其中，支撐基板位于所述金屬布線絕緣膜與所述重新布線絕緣膜之間，另一硅基板是所述支撐基板。
[0250][27]根據(jù)[26]所述的方法，其中，其他晶體缺陷遍布整個(gè)所述支撐基板，另一晶體缺陷層從所述支撐基板的表面延伸進(jìn)所述其他晶體缺陷中。
[0251][28]根據(jù)[24]至[27]中任一項(xiàng)所述的方法，進(jìn)一步包括:
[0252]穿過所述重新布線保護(hù)膜形成導(dǎo)向孔，所述導(dǎo)向孔暴露出所述金屬銅膜的一部分。
[0253][29]根據(jù)[28]所述的方法，進(jìn)一步包括:
[0254]將焊球沉積到所述導(dǎo)向孔中，所述金屬銅膜的所述部分接觸所述焊球。
[0255]本公開包含涉及于2012年11月7日向日本專利局提交的日本在先專利申請(qǐng)JP2012-245161中所公開的主題，將其全部?jī)?nèi)容結(jié)合于此供參考。
[0256]本領(lǐng)域技術(shù)人員應(yīng)理解，根據(jù)設(shè)計(jì)需求和其它因素可進(jìn)行各種修改、組合、子組合以及變更，只要其在所附權(quán)利要求或其等同物的范圍之內(nèi)。
【權(quán)利要求】
1.一種具有射頻開關(guān)的半導(dǎo)體器件，所述半導(dǎo)體器件包括: 金屬布線絕緣膜，與硅基板接合；以及 第一晶體缺陷層，從所述硅基板的表面延伸進(jìn)所述硅基板中，晶體缺陷遍布整個(gè)所述第一晶體缺陷層而形成。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括: 遍布整個(gè)所述硅基板的氧，所述硅基板中的所述氧的濃度在I X IO15個(gè)原子/立方厘米至I X IO17個(gè)原子/立方厘米的范圍內(nèi)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括: 所述第一晶體缺陷層中的惰性氣體離子。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括: 粘接劑，被配置為將所述硅基板的所述表面接合至所述金屬布線絕緣膜，所述粘接劑位于所述第一晶體缺陷層與所述金屬布線絕緣膜之間。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述金屬布線絕緣膜位于所述硅基板與支撐基板之間，所述支撐基板是來自由硅、陶瓷和石英組成的組中的材料。
6.根據(jù)權(quán) 利要求1所述的半導(dǎo)體器件，進(jìn)一步包括: 金屬銅膜，接觸第一金屬布線層，所述第一金屬布線層和第二金屬布線層位于所述金屬布線絕緣膜中。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，進(jìn)一步包括: 金屬布線連接插頭，位于所述第一金屬布線層與所述第二金屬布線層之間，所述金屬布線連接插頭接觸所述第一金屬布線層和所述第二金屬布線層。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，進(jìn)一步包括: 重新布線絕緣膜，位于所述金屬布線絕緣膜與重新布線保護(hù)膜之間，所述金屬銅膜的一部分位于所述重新布線保護(hù)膜與所述重新布線絕緣膜之間。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，進(jìn)一步包括: 焊球，延伸通過所述重新布線保護(hù)膜，所述金屬銅膜的所述部分接觸所述焊球。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括: 元件分隔層，位于埋氧層與所述金屬布線絕緣膜之間，晶體管的漏電極和源電極位于所述元件分隔層中。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中，所述埋氧層位于所述重新布線絕緣膜與所述元件分隔層之間。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中，所述埋氧層位于所述第一晶體缺陷層與所述元件分隔層之間。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括: 第二晶體缺陷層，位于所述硅基板中，所述第二晶體缺陷層位于所述金屬布線絕緣膜與所述第一晶體缺陷層之間。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中，所述第二晶體缺陷層從所述硅基板的所述表面延伸進(jìn)所述第一晶體缺陷層中，所述第一晶體缺陷層不同于所述第二晶體缺陷 層。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體 器件，其中，所述第一晶體缺陷層從所述第二晶體缺陷層延伸至所述硅基板的相對(duì)表面。
16.一種天線開關(guān)模塊，包括: 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件； 集成電路，安裝有射頻開關(guān)器件和娃基板。
17.一種半導(dǎo)體器件的制造方法，所述方法包括: 遍布整個(gè)硅基板形成晶體缺陷，輻射或擴(kuò)散被用于形成所述晶體缺陷，以及之后， 將離子注入所述硅基板的表面中以形成晶體缺陷層，所述晶體缺陷層從所述硅基板的所述表面延伸進(jìn)所述晶體缺陷中。
18.根據(jù)權(quán)利要求17所述的方法，其中，所述輻射來自于由電子束輻射、伽馬射線輻射和中子射線輻射組成的組。
19.根據(jù)權(quán)利要求17所述的方法，其中，重金屬材料在所述擴(kuò)散期間被擴(kuò)散。
20.根據(jù)權(quán)利要求17所述的方法，其中，用于生長(zhǎng)或制造所述硅基板的工藝來自于由浮區(qū)法、切克勞斯基法和施加磁場(chǎng)的切克勞斯基法組成的組。
21.根據(jù)權(quán)利要求17所述的方法，其中，所述硅基板中的氧的濃度為IX IO15個(gè)原子/立方厘米至I X IO17個(gè)原子/立方厘米,所述娃基板具有100 Q Cm至I X IO5 Q Cm。
22.根據(jù)權(quán)利要求17所述的方法，進(jìn)一步包括: 將所述晶體缺陷層接合至金屬布線絕緣膜，第一金屬布線層和第二金屬布線層位于所述金屬布線絕緣膜中。
23.根據(jù)權(quán)利要求22所述的方法，進(jìn)一步包括: 穿過重新布線絕緣膜形成金屬布線連接溝槽，所述金屬布線連接溝槽終止于所述第一金屬布線層處。
24.根據(jù)權(quán)利要求23所述的方法，進(jìn)一步包括: 將金屬銅膜沉積進(jìn)所述金屬布線連接溝槽中，所述金屬銅膜接觸所述第一金屬布線層。
25.根據(jù)權(quán)利要求24所述的方法，進(jìn)一步包括: 在所述重新布線絕緣膜上形成重新布線保護(hù)膜，所述金屬銅膜的一部分位于所述重新布線保護(hù)膜與所述重新布線絕緣膜之間。
26.根據(jù)權(quán)利要求24所述的方法，其中，支撐基板位于所述金屬布線絕緣膜與所述重新布線絕緣膜之間，另一硅基板是所述支撐基板。
27.根據(jù)權(quán)利要求26所述的方法，其中，其他晶體缺陷遍布整個(gè)所述支撐基板，另一晶體缺陷層從所述支撐基板的表面延伸進(jìn)所述其他晶體缺陷中。
28.根據(jù)權(quán)利要求24所述的方法，進(jìn)一步包括: 穿過所述重新布線保護(hù)膜形成導(dǎo)向孔，所述導(dǎo)向孔暴露出所述金屬銅膜的一部分。
29.根據(jù)權(quán)利要求28所述的方法，進(jìn)一步包括: 將焊球沉積到所述導(dǎo)向孔中，所述金屬銅膜的所述部分接觸所述焊球。
【文檔編號(hào)】H01L21/02GK103811474SQ201310533560
【公開日】2014年5月21日 申請(qǐng)日期:2013年10月31日 優(yōu)先權(quán)日:2012年11月7日
【發(fā)明者】本山理一, 恒見大樹, 山縣秀夫 申請(qǐng)人:索尼公司