高性能高集成度漏電極輔控l形柵型無(wú)結(jié)晶體管的制作方法
【專(zhuān)利摘要】本發(fā)明涉及一種具有高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管，所設(shè)計(jì)的L形柵電極具有大寫(xiě)英文字母L形結(jié)構(gòu)特征，嵌入于單晶硅凹槽內(nèi)的柵極絕緣層上方；漏電極除與單晶硅凹槽一端的上表面接觸之外，還附著在臨近該端的柵極絕緣層上。通過(guò)L形柵電極隔離與漏電極對(duì)單晶硅凹槽的共同控制作用，調(diào)節(jié)單晶硅凹槽內(nèi)臨近漏電極一端的載流子分布及能帶彎曲程度，在減小無(wú)結(jié)型晶體管漏極寄生電阻的同時(shí)，同步減小反向泄漏電流，解決了普通無(wú)結(jié)晶體管漏極寄生電阻和反向泄漏電流無(wú)法同時(shí)減小的問(wèn)題。
【專(zhuān)利說(shuō)明】高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明屬于超大規(guī)模集成電路制造領(lǐng)域，具體涉及一種適用于超高集成度集成電路制造的具有高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管結(jié)構(gòu)。

【背景技術(shù)】
[0002]集成電路的基本組成單元MOSFETs晶體管的尺寸逐年減小。隨著尺寸進(jìn)入深納米級(jí)，需要在幾個(gè)納米的距離內(nèi)實(shí)現(xiàn)多個(gè)數(shù)量級(jí)的濃度差來(lái)形成極陡的源極和漏極PN結(jié)，這樣的濃度梯度對(duì)于摻雜和熱處理工藝有極高的要求。通過(guò)在SOI晶圓上制成的無(wú)結(jié)的場(chǎng)效應(yīng)晶體管可有效解決上述問(wèn)題，無(wú)結(jié)晶體管采用多子導(dǎo)通，器件的源區(qū)、漏區(qū)和溝道區(qū)域具有相同的摻雜濃度，利用將硅薄膜做得足夠薄的特點(diǎn)，以N型器件為例，當(dāng)柵極處于反向偏壓時(shí)，由于硅薄膜很薄，溝道區(qū)域的電子在柵電場(chǎng)的作用下很容易被耗盡，從而實(shí)現(xiàn)器件的阻斷狀態(tài)。隨著柵極偏壓的增大，溝道區(qū)域的多子耗盡解除，并在界面處形成電子積累以實(shí)現(xiàn)器件的開(kāi)啟。
[0003]然而，無(wú)論是傳統(tǒng)的有結(jié)型晶體管還是無(wú)結(jié)晶體管，當(dāng)柵電極處于反向偏壓時(shí)，正偏的漏電極和反偏的柵電極之間所形成的高電勢(shì)差使得臨近兩個(gè)電極的硅薄膜區(qū)域附近形成強(qiáng)電場(chǎng)，這會(huì)導(dǎo)致溝道局部能帶的顯著彎曲，進(jìn)而導(dǎo)致泄漏電流的產(chǎn)生。
[0004]同時(shí)，為使無(wú)結(jié)晶體管的溝道遷移率不至于過(guò)低，無(wú)結(jié)晶體管的摻雜濃度不能設(shè)置過(guò)高，這就使得無(wú)結(jié)晶體管的源、漏電阻對(duì)比于普通有結(jié)晶體管要大，通過(guò)縮短源、漏電極與和柵電極之間的距離可以有效減小無(wú)結(jié)晶體管的源、漏電阻，但這會(huì)嚴(yán)重導(dǎo)致臨近漏電極附近區(qū)域能帶彎曲的進(jìn)一步增強(qiáng)，從而會(huì)引發(fā)更多的反向泄漏電流的產(chǎn)生。
[0005]因此在無(wú)結(jié)晶體管的設(shè)計(jì)上，存在著漏極電阻和反向泄漏電流之間的矛盾，一方面，若單純通過(guò)延長(zhǎng)柵電極和漏電極之間的距離可以降低反向泄漏電流，但同時(shí)漏極電阻會(huì)顯著增加，同時(shí)，所延長(zhǎng)的區(qū)域占用了更多的芯片面積，因此不利于集成度的提高；另一方面，若單純通過(guò)減小柵電極和漏電極之間的距離可以使漏極電阻明顯減小，但同時(shí)反向泄漏電流又會(huì)明顯增加。


【發(fā)明內(nèi)容】

[0006]發(fā)明目的
為在不占用額外芯片面積和不增加漏極寄生電阻的前提下降低無(wú)結(jié)晶體管的反偏泄漏電流，本發(fā)明提供一種具有高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管結(jié)構(gòu)。
[0007]技術(shù)方案
本發(fā)明是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的:
一種具有高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管，包括SOI晶圓的硅襯底，SOI晶圓的硅襯底上方為SOI晶圓的絕緣層，SOI晶圓的絕緣層上方為單晶硅凹槽，相鄰的單晶硅凹槽之間通過(guò)絕緣介質(zhì)層隔離，單晶硅凹槽的凹槽內(nèi)壁表面為柵極絕緣層，柵極絕緣層上方形成L形柵電極，單晶硅凹槽所形成的源極的一端的上表面為源電極，單晶硅凹槽所形成的漏極一端的上表面為漏電極的一部分，漏電極的另一部分附著在單晶硅凹槽在該端側(cè)壁上所附著的柵極絕緣層上，L形柵電極、源電極和漏電極之間彼此通過(guò)絕緣介質(zhì)層隔離。L形柵電極呈大寫(xiě)英文字母L形，嵌入于單晶硅凹槽內(nèi)的柵極絕緣層的上方。柵極絕緣層是二氧化鉿、四氮化三硅、三氧化二鋁或者二氧化硅層。
[0008]優(yōu)點(diǎn)及效果
本發(fā)明具有如下優(yōu)點(diǎn)及有益效果:
1.低反向泄漏電流和低靜態(tài)功耗。
[0009]本發(fā)明利用漏電極輔助L形柵對(duì)溝道進(jìn)行控制，可有效減小當(dāng)柵電極電壓反偏，漏電極電壓正偏時(shí)溝道臨近漏電極一端的能帶彎曲程度，進(jìn)而避免由于能帶彎曲程度過(guò)大所導(dǎo)致的能帶間產(chǎn)生過(guò)大的隧穿電流，即顯著降低普通有結(jié)和無(wú)結(jié)晶體管柵極致漏極泄漏電流過(guò)大的問(wèn)題，因此本發(fā)明所提出的高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管對(duì)比于普通有結(jié)和無(wú)結(jié)晶體管，具有低反向泄漏電流的效果和低靜態(tài)功耗的優(yōu)點(diǎn)。
[0010]2.低漏極寄生電阻。
[0011]本發(fā)明所提出的高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管，其漏電極除附著于單晶硅凹槽所形成漏極一端的上表面以外，還附著于臨近該端的柵極絕緣層表面，當(dāng)器件工作時(shí)，處于正偏的漏電極使單晶硅凹槽臨近漏電極一側(cè)的區(qū)域因形成電子積累而增加該區(qū)域?qū)щ娔芰?，因此，漏電極對(duì)單晶硅凹槽所形成的器件的漏區(qū)的這種輔助控制作用可用于降低漏極寄生電阻。
[0012]3.高集成度
本發(fā)明利用漏電極輔助L形柵電極對(duì)單晶硅凹槽進(jìn)行共同控制，在保證具有低泄漏電流、低漏極寄生電阻等優(yōu)點(diǎn)的同時(shí)，由于單晶硅凹槽兩端的垂直溝道位于源電極和漏電極的正下方，對(duì)比于普通有結(jié)和無(wú)結(jié)晶體管，不需額外占用更多的芯片面積，且有效增加了器件的溝道長(zhǎng)度，有利于克服溝道縮短至深納米尺度下所帶來(lái)的的器件開(kāi)關(guān)特性下降的問(wèn)題，因此適合作為深納米級(jí)集成電路設(shè)計(jì)的基本單元。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0013]圖1為本發(fā)明具有高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管在SOI襯底上形成的二維結(jié)構(gòu)示意圖；
圖2至圖9為本發(fā)明具有低泄漏電流的高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管的結(jié)構(gòu)單元及其陣列的制備方法的一個(gè)具體實(shí)例的工藝流程圖，
圖2是步驟一示意圖，
圖3是步驟二不意圖，
圖4是步驟二不意圖，
圖5是步驟四示意圖，
圖6是步驟五示意圖。
[0014]圖7是步驟六示意圖，
圖8是步驟七不意圖，
圖9是步驟八示意圖。
[0015]附圖標(biāo)記說(shuō): 1、源電極；2、漏電極；3、L形柵電極；4、柵極絕緣層；5、絕緣介質(zhì)層；6、單晶硅凹槽；
7、SOI晶圓的絕緣層；8、S0I晶圓的硅襯底。

【具體實(shí)施方式】
[0016]下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的說(shuō)明:
本發(fā)明提供一種具有高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管，包括SOI晶圓的硅襯底8，SOI晶圓的硅襯底8上方為SOI晶圓的絕緣層7，SOI晶圓的絕緣層7上方為單晶硅凹槽6，相鄰的單晶硅凹槽6之間通過(guò)絕緣介質(zhì)層5隔離，單晶硅凹槽6的凹槽內(nèi)壁表面為柵極絕緣層4，柵極絕緣層4上方形成L形柵電極3，單晶硅凹槽6所形成的源極的一端的上表面為源電極1，單晶硅凹槽所形成漏極一端的上表面為漏電極2的一部分，漏電極2的另一部分附著在單晶硅凹槽6在該端側(cè)壁上所附著的柵極絕緣層4上，L形柵電極3、源電極I和漏電極2之間彼此通過(guò)絕緣介質(zhì)層5隔離。以N型器件為例，當(dāng)器件工作時(shí)，漏電極3正偏，使單晶硅凹槽6臨近漏電極的一端形成電子積累，所積累的電子增強(qiáng)了單晶硅凹槽7該端的導(dǎo)電能力，即該端作為器件漏區(qū)，其漏極寄生電阻通過(guò)這種漏電極對(duì)單晶硅凹槽7的輔助控制作用被有效降低，同時(shí)，對(duì)比于普通有結(jié)或無(wú)結(jié)型器件，本發(fā)明所提出的高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管，結(jié)合單晶硅凹槽的設(shè)計(jì)與漏電極2對(duì)單晶硅凹槽的輔助控制作用，增加了與漏電極2直接接觸的單晶硅凹槽6的上表面和L形柵電極3之間的距離，因此對(duì)比于普通平面結(jié)構(gòu)，可減小單晶硅凹槽6臨近漏電極2附近區(qū)域的能帶彎曲程度，進(jìn)而有效降低能帶間隧穿所發(fā)生的幾率，通過(guò)上述方法在既不增加器件漏極寄生電阻、又不增加額外芯片面積的同時(shí)，可有效降低器件的反向泄漏電流。同時(shí)，L形柵電極3和漏電極2的一部分是形成在單晶硅凹槽6內(nèi)部的，因此L形柵電極3通過(guò)漏電極2的輔助控制作用，同漏電極2共同對(duì)單晶硅凹槽6的導(dǎo)通和關(guān)斷進(jìn)行控制，在保證低漏極寄生電阻和低反向泄漏電流特性的同時(shí)，在不額外增加芯片面積的前提下利用這種凹槽形的溝道設(shè)計(jì)增加了器件的有效溝道長(zhǎng)度，因此有利于克服深納米尺寸下器件所產(chǎn)生的短溝道效應(yīng)，使得器件具有優(yōu)秀的開(kāi)關(guān)特性。
[0017]為達(dá)到本發(fā)明所述的器件功能，本發(fā)明所提出的這種具有高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管，其核心結(jié)構(gòu)特征為:
1.漏電極2除形成于單晶硅凹槽6所形成的漏極的一端的上表面以外，還附著在單晶硅凹槽6在該端側(cè)壁上所附著的柵極絕緣層4上，單晶硅凹槽6的上表面和L形柵電極3之間距離的增加使單晶硅凹槽6臨近漏電極2 —端的能帶彎曲程度減弱，以此減小反向泄漏電流，同時(shí)利用漏電極2輔助L形柵電極3對(duì)單晶硅凹槽6進(jìn)行控制，當(dāng)器件工作時(shí)，漏電極正偏，使得單晶硅凹槽6臨近漏一端形成電子積累以降低漏極寄生電阻，即本發(fā)明所提出的漏電極2輔助L形柵電極對(duì)單晶硅凹槽6控制的這一核心結(jié)構(gòu)特征使漏極電阻和反向泄漏電流同時(shí)減小。
[0018]2.L形柵電極3具有大寫(xiě)英文字母L形結(jié)構(gòu)特征，嵌入于單晶硅凹槽6內(nèi)的柵極絕緣層4的上方，并通過(guò)絕緣介質(zhì)層5與L形柵電極3隔離，與漏電極2共同對(duì)單晶硅凹槽6進(jìn)行控制作用。
[0019]3.受L形柵電極3與漏電極2共同控制的單晶硅凹槽6的兩端分別位于源電極I和漏電極2的正下方，對(duì)比于平面結(jié)構(gòu)，在不占用額外的芯片面積的前提下增加了器件的有效溝道長(zhǎng)度，因此有利于克服短溝道效應(yīng)。
[0020]4.柵極絕緣層4采用二氧化鉿、四氮化三硅、三氧化二鋁等具有高介電常數(shù)的絕緣材料生成，單也可以是具有較低介電常數(shù)的二氧化硅層。
[0021]本發(fā)明所提出的這種具有高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管的單元及陣列的具體制造工藝步驟如下:
步驟一、提供一個(gè)摻雜濃度低于119CnT3的SOI晶圓，SOI晶圓的下方為SOI晶圓的硅襯底8，SOI晶圓上方為用于形成單晶硅凹槽6的單晶硅薄膜，二者之間為SOI晶圓的絕緣層7，通過(guò)光刻、刻蝕等工藝在所提供的SOI晶圓的絕緣層8上形成一系列如圖2所示的長(zhǎng)方體狀的用于形成單晶硅凹槽6的單晶硅孤島陣列；
步驟二、如圖3所示，在單晶硅孤島陣列上方通過(guò)淀積絕緣介質(zhì)后，拋平表面形成絕緣介質(zhì)層5，作為器件單元之間隔離用；
步驟三、如圖4所示，通過(guò)刻蝕工藝，將單晶硅孤島陣列的每一個(gè)單元通過(guò)刻蝕工藝形成單晶硅凹槽6 ;
步驟四、如圖5所示，在上述步驟基礎(chǔ)上在晶圓表面淀積具有高介電常數(shù)的絕緣介質(zhì)，拋平表面后再通過(guò)刻蝕工藝形成柵極絕緣層4，或通過(guò)氧化工藝在單晶硅凹槽6的表面通過(guò)氧化生成二氧化硅層，作為器件的柵極絕緣層4 ；
步驟五、如圖6所示，在上述步驟的基礎(chǔ)上在晶圓表面淀積金屬或多晶硅，拋平表面后通過(guò)刻蝕工藝生成L形柵電極3 ；
步驟六、如圖7所示，在上述步驟基礎(chǔ)上在晶圓表面淀積絕緣介質(zhì)，拋平表面后通過(guò)刻蝕工藝進(jìn)一步生成絕緣介質(zhì)層5。
[0022]步驟七、如圖8所示,在上述步驟基礎(chǔ)上在晶圓表面再次淀積金屬并拋平表面，以此部分生成漏電極2;
步驟八、如圖9所示，在上述步驟基礎(chǔ)上在晶圓表面再次淀積絕緣介質(zhì)以進(jìn)一步生成絕緣介質(zhì)層5，拋平表面后通過(guò)刻蝕工藝刻蝕掉單晶硅凹槽6兩端上表面、步驟7所生成的部分漏電極及與之相接觸的柵極絕緣物4的上表面的絕緣介質(zhì)層5以生成源、漏通孔，并分別在源、漏通孔中注入金屬以生成源電極I和漏電極2。
【權(quán)利要求】
1.一種高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管，包括SOI晶圓的硅襯底(8)，SOI晶圓的硅襯底(8)上方為SOI晶圓的絕緣層(7);其特征在于:S0I晶圓的絕緣層(7)上方為單晶硅凹槽(6)，相鄰的單晶硅凹槽(6)之間通過(guò)絕緣介質(zhì)層(5)隔離，單晶硅凹槽(6)的凹槽內(nèi)壁表面為柵極絕緣層(4)，柵極絕緣層(4)上方形成L形柵電極(3)，單晶硅凹槽(6) —端的上表面與源電極(I)接觸，單晶硅凹槽(6)另一端的上表面與漏電極(2)接觸，漏電極(2)除與單晶硅凹槽(6) —端的上表面接觸之外，還附著在臨近該端的柵極絕緣層(4)上，L形柵電極(3)、源電極(I)和漏電極(2)之間彼此通過(guò)絕緣介質(zhì)層(5)隔離。
2.根據(jù)權(quán)利要求1所述的具有高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管，其特征在于:L形柵電極(3)呈大寫(xiě)英文字母L形，嵌入于單晶硅凹槽(6)內(nèi)的柵極絕緣層(4)的上方。
3.根據(jù)權(quán)利要求1所述的高性能高集成度漏電極輔控L形柵型無(wú)結(jié)晶體管，其特征在于:柵極絕緣層(4)是二氧化鉿、四氮化三硅、三氧化二鋁或者二氧化硅層。
【文檔編號(hào)】H01L29/417GK104282752SQ201310594237
【公開(kāi)日】2015年1月14日 申請(qǐng)日期:2013年11月20日 優(yōu)先權(quán)日:2013年11月20日
【發(fā)明者】靳曉詩(shī), 劉溪, 揣榮巖 申請(qǐng)人:沈陽(yáng)工業(yè)大學(xué)