封裝結構及其形成方法
【專利摘要】一種封裝結構及其形成方法，其中，封裝結構的形成方法包括：芯片層的第一表面具有保護層和焊墊層，芯片層的第二表面具有若干暴露出保護層的溝槽；在芯片層的第二表面、以及溝槽的側壁和底部表面形成第一絕緣層，位于溝槽底部的第一絕緣層的厚度、比位于芯片層的第二表面的第一絕緣層的厚度?。辉跍喜鄣撞啃纬韶灤┑谝唤^緣層、保護層和焊墊層的通孔；去除通孔周圍的部分第一絕緣層，并暴露出溝槽底部；之后，在第一絕緣層表面、溝槽的底部表面以及通孔的側壁和底部表面形成導電層。所形成的封裝結構電性能和穩(wěn)定性提高。
【專利說明】封裝結構及其形成方法
【技術領域】
[0001]本發(fā)明涉及半導體制造【技術領域】，尤其涉及一種封裝結構及其形成方法。
【背景技術】
[0002]晶圓級芯片尺寸封裝(WaferLevel Chip Size Packaging, WLCSP)技術是對晶圓進行封裝測試后再切割得到單個成品芯片的技術，封裝后的芯片尺寸與裸片完全一致。晶圓級芯片尺寸封裝技術徹底顛覆了傳統(tǒng)封裝，例如陶瓷無引線芯片載具(CeramicLeadless Chip Carrier)和有機無引線芯片載具(Organic Leadless Chip Carrier)等，順應了市場對微電子產(chǎn)品日益輕、小、短、薄化和低價化的要求。經(jīng)晶圓級芯片尺寸封裝技術封裝后的芯片尺寸能夠達到高度微型化，芯片成本隨著芯片尺寸的減小和晶圓尺寸的增加而顯著降低。晶圓級芯片尺寸封裝技術是可以將IC設計、晶圓制造、封裝測試、基底制造整合為一體的技術，是當前封裝領域的熱點和未來的發(fā)展趨勢。
[0003]請參考圖1，圖1是現(xiàn)有技術的一種采用晶圓級芯片尺寸封裝技術進行封裝的結構。形成所述封裝結構的方法包括:將半導體晶圓10具有器件的表面與同樣尺寸的第一基板20進行粘結；對半導體晶圓10相對于第一基板20的背面IOa進行減薄，并以光刻和刻蝕工藝對所述半導體晶圓10的背面IOa進行選擇性刻蝕，已形成多個第一溝槽作為切割道，所述第一溝槽暴露出芯片焊墊11 ;采用絕緣材料填充所述第一溝槽，并在所述半導體晶圓10背面IOa壓合第二基板30 ;在第二基板30表面形成電熱絕緣焊料層40 ;采用機械切割工藝板切割所述第一溝槽所在位置，在電熱絕緣焊料層40和第二基板30內(nèi)形成第二溝槽，所述第二溝槽的側壁暴露出芯片焊墊11 ;采用濺射工藝沉積金屬膜，并通過光刻對所述金屬膜圖形化，形成外引線12以及位于半導體晶圓10背面IOa的球下金屬層13，所述外引線12將芯片焊墊11與球下金屬層13電連接；在半導體晶圓10背面IOa形成絕緣保護層14，并在保護層14內(nèi)形成定義出焊球位置的開口，通過絲網(wǎng)印刷技術形成焊球錫膏，并回流焊料形成焊球15，所述焊球形成于球下金屬層13表面。完成上述工藝之后，將所述半導體晶圓10沿背面IOa的第二溝槽切割分離，以形成帶有球柵陣列的晶圓級封裝(CSP)芯片。
[0004]然而，現(xiàn)有技術所形成的封裝結構的穩(wěn)定性可靠性較低，存在可靠性失效的風險。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是提供一種封裝結構及其形成方法，提高所形成的封裝結構的電性能和穩(wěn)定性。
[0006]為解決上述問題，本發(fā)明提供一種封裝結構的形成方法，包括:提供芯片層，所述芯片層的第一表面具有保護層，所述保護層表面具有焊墊層，所述保護層和焊墊層表面具有基底，所述芯片層的第二表面具有若干暴露出保護層的溝槽，所述芯片層的第二表面與第一表面相對，所述溝槽的位置與焊墊層相對應；在所述芯片層的第二表面、以及溝槽的側壁和底部表面形成第一絕緣層，位于所述溝槽底部的部分第一絕緣層的厚度、比位于芯片層第二表面的部分第一絕緣層的厚度薄；在所述溝槽底部形成貫穿所述第一絕緣層、保護層和焊墊層的通孔，所述通孔的側壁相對于焊墊層表面垂直；去除所述通孔周圍的部分第一絕緣層，并暴露出部分溝槽底部；在去除所述通孔周圍的部分第一絕緣層之后，在所述第一絕緣層表面、溝槽的底部表面以及通孔的側壁和底部表面形成導電層。
[0007]可選的，在去除通孔周圍的部分第一絕緣層之后，所述第一絕緣層暴露出溝槽底部的部分保護層。
[0008]可選的，所述去除通孔周圍的部分第一絕緣層的工藝為等離子干法去膠工藝，所述等離子干法去膠工藝的氣體包括氧氣。
[0009]可選的，還包括:去除通孔周圍的部分第一絕緣層和保護層，并暴露出溝槽底部的部分焊墊層。
[0010]可選的，所述去除通孔周圍的部分第一絕緣層和保護層的工藝為等離子體刻蝕工藝，所述等離子體刻蝕工藝的參數(shù)包括:刻蝕氣體包括CF4、C4F8，其中，CF4在刻蝕氣體中的體積比為25%?40%。
[0011]可選的，采用等離子干法去膠工藝去除通孔周圍的部分第一絕緣層，所述等離子干法去膠工藝的氣體包括氧氣；在所述等離子干法去膠工藝之后，采用等離子體刻蝕工藝去除通孔周圍的部分第一絕緣層和保護層，所述等離子體刻蝕工藝的參數(shù)包括:刻蝕氣體包括CF4、C4F8，其中，CF4在刻蝕氣體中的體積比為25%?40%。
[0012]可選的，所述等離子體刻蝕工藝的刻蝕氣體包括CF4,所述CF4在刻蝕氣體中的體積比為25%?35%。
[0013]可選的，在形成第一絕緣層之后，去除通孔周圍的部分第一絕緣層之前，位于芯片層的第二表面的部分第一絕緣層的厚度之間的厚度、與位于溝槽底部的部分第一絕緣層的厚度比大于或等于2:1。
[0014]可選的，所述第一絕緣層的形成工藝為涂布工藝或沉積工藝。
[0015]可選的，所述涂布工藝為噴涂工藝、旋涂工藝、印刷工藝；所述沉積工藝為物理氣相沉積工藝、化學氣相沉積工藝。
[0016]可選的，所述第一絕緣層的材料為無機薄膜材料或有機高分子材料。
[0017]可選的，所述無機薄膜材料為氧化硅、氮化硅、氮氧化硅和金屬氧化物中的一種或多種組合；所述有機高分子材料為聚酰亞胺樹脂、苯環(huán)丁烯、聚對二甲苯、萘聚合物、碳氟化合物或丙烯酸酯。
[0018]可選的，所述溝槽的側壁相對于基底表面傾斜，且所述溝槽底部的尺寸小于溝槽頂部的尺寸。
[0019]可選的，還包括:通過光刻和刻蝕工藝去除部分導電層，使所述導電層實現(xiàn)圖形化，以形成電路；在所述導電層形成電路之后，在所述導電層表面形成第二絕緣層；在位于芯片層第二表面的第二絕緣層內(nèi)形成開口，所述開口暴露出部分導電層表面；在所述開口內(nèi)的導電層表面形成焊球。
[0020]相應的，本發(fā)明還提供一種采用上述任一項方法所形成的封裝結構，包括:芯片層，所述芯片層的第一表面具有保護層，所述保護層表面具有焊墊層，所述保護層和焊墊層表面具有基底，所述芯片層的第二表面具有若干暴露出保護層的溝槽，所述芯片層的第二表面與第一表面相對，所述溝槽的位置與焊墊層相對應；位于所述芯片層的第二表面、以及溝槽的側壁和底部表面的第一絕緣層；位于所述溝槽底部的通孔，所述通孔貫穿所述保護層和焊墊層，所述通孔的側壁相對于焊墊層表面垂直，且位于所述通孔周圍的部分第一絕緣層暴露出部分溝槽底部；位于所述第一絕緣層表面、溝槽的底部表面以及通孔的側壁和底部表面的導電層。
[0021]可選的，位于所述通孔周圍的部分第一絕緣層暴露出溝槽底部的部分保護層。
[0022]可選的，位于所述通孔周圍的部分第一絕緣層和保護層暴露出溝槽底部的部分焊墊層。
[0023]與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點:
[0024]在所述封裝結構的形成方法中，芯片層內(nèi)具有暴露出焊墊層表面的保護層的溝槽，而形成于所述溝槽底部的部分第一絕緣層的厚度、比位于芯片表面或溝槽側壁表面的部分第一絕緣層的厚度薄，于是在溝槽底部形成貫穿所述第一絕緣層、保護層和焊墊層的通孔之后，能夠去除溝槽底部的部分第一絕緣層，同時形成于芯片層第二表面和溝槽側壁表面的部分第一絕緣層能夠被保留，以便在后續(xù)工藝中保護所述芯片層表面。在去除所述通孔周圍的部分第一絕緣層之后，在所述溝槽底部，自溝槽側壁至通孔側壁呈階梯狀結構下降，使得溝槽底部到通孔側壁的銜接趨勢減緩，因此，后續(xù)形成導電層的材料易于進入通孔內(nèi)部，從而使導電層在通孔的側壁和底部表面附著能力好，而且使形成于通孔內(nèi)、溝槽的側壁和底部表面的導電層的厚度均勻。因此，所形成的導電層的機械強度提高、穩(wěn)定性提聞。
[0025]進一步，去除通孔周圍的部分第一絕緣層的工藝為等離子干法去膠工藝，則在去除通孔周圍的部分第一絕緣層之后，能夠暴露出溝槽底部的通孔周圍的部分保護層。所述去膠工藝對于第一絕緣層和保護層具有選擇性，能夠在去除第一絕緣層的同時，保留焊墊層表面的保護層，使所述保護層能夠在后續(xù)工藝中對焊墊層表面進行保護。同時，所述去膠工藝具有方向性，能夠同時在垂直于芯片層表面和平行于芯片層表面的方向對所述第一絕緣層進行刻蝕，即能夠同時以垂直于溝槽底部表面和通孔側壁表面的方向刻蝕第一絕緣層，因此能夠使所述通孔周圍的部分第一絕緣層被去除。從而提高了后續(xù)形成的導電層的機械強度和穩(wěn)定性。
[0026]進一步，在去除通孔周圍的部分第一絕緣層之后，去除通孔周圍的部分保護層，并暴露出溝槽底部的部分焊墊層，且所述去除通孔周圍的部分第一絕緣層和保護層的工藝為等離子體刻蝕工藝。所述等離子體刻蝕工藝能夠同時對第一絕緣層和保護層進行刻蝕，因此在等離子體工藝之后能夠暴露出通孔周圍的焊墊層表面，以此增加后續(xù)形成的導電層和焊墊層之間的接觸面積，從而增強導電層與焊墊層之間的電連接性能。而且，所述等離子體刻蝕工藝具有方向性，能夠同時在垂直于芯片層表面和平行于芯片層表面的方向對所述第一絕緣層和保護層進行刻蝕，即能夠同時在垂直于溝槽底部表面和通孔側壁表面的方向對所述第一絕緣層和保護層進行刻蝕，從而使通孔周圍的部分第一絕緣層和保護層被去除，能夠提高后續(xù)形成的導電層的機械強度和穩(wěn)定性。
[0027]進一步，在去除通孔周圍的部分第一絕緣層之后，去除通孔周圍的部分保護層，并暴露出溝槽底部的部分焊墊層；其中，所述去除通孔周圍的部分第一絕緣層的工藝為等離子干法去膠工藝，去除保護層的工藝為等離子體刻蝕工藝。所述去膠工藝對于第一絕緣層和保護層具有選擇性，在去除第一絕緣層的同時保留保護層；而且，所述去膠工藝具有方向性，能夠同時以垂直于溝槽底部表面和通孔側壁表面的方向刻蝕第一絕緣層，使所述通孔周圍的部分第一絕緣層被去除。在所述去膠工藝之后，以等離子體刻蝕工藝同時對所述第一絕緣層和保護層進行刻蝕，以去除通孔周圍的保護層和第一絕緣層并暴露出溝槽底部的通孔周圍的部分焊墊層，能夠增強后續(xù)形成的導電層與焊墊層之間的電接觸面積。而且，所述等離子體刻蝕工藝也具有方向性，能夠同時以垂直于溝槽底部表面和通孔側壁表面的方向刻蝕第一絕緣層和保護層，刻蝕后的第一絕緣層暴露出部分保護層表面，而所述保護層暴露出部分焊墊層表面，使得溝槽底部的第一絕緣層、保護層和焊墊層到通孔的過渡更為平緩，使得后續(xù)形成導電層的材料更易于進入通孔內(nèi)部，則所形成的導電層的機械強度和穩(wěn)定性進一步提聞。
[0028]在所述封裝結構中，芯片層內(nèi)具有暴露出焊墊層表面保護層的溝槽，所述溝槽底部具有貫穿所述第一絕緣層、保護層和焊墊層的通孔，位于所述通孔周圍的部分第一絕緣層暴露出部分溝槽底部，所述溝槽底部自溝槽側壁至通孔側壁呈階梯狀結構下降，使得溝槽底部到通孔側壁的銜接趨勢減緩，因此導電層在通孔的側壁和底部表面附著能力好、厚度均勻。因此，所述導電層的機械強度提高、穩(wěn)定性提高。
【專利附圖】

【附圖說明】
[0029]圖1是現(xiàn)有技術的一種采用晶圓級芯片尺寸封裝技術進行封裝的剖面結構示意圖；
[0030]圖2是一種封裝結構實施例的剖面結構示意圖；
[0031]圖3至圖8是本發(fā)明第一實施例的封裝結構的形成過程的剖面結構示意圖；
[0032]圖9是本發(fā)明第二實施例的封裝結構在形成過程中的剖面結構示意圖；
[0033]圖10是本發(fā)明第三實施例的封裝結構的形成過程中的剖面結構示意圖。
【具體實施方式】
[0034]如【背景技術】所述，現(xiàn)有技術所形成的封裝結構的穩(wěn)定性可靠性較低，存在可靠性失效的風險。
[0035]經(jīng)過研究發(fā)現(xiàn)，請繼續(xù)參考圖1，所述第二溝槽的側壁暴露出芯片焊墊11的側壁，所述外引線12形成于所述第二溝槽的側壁表面，并與所述芯片焊墊11的側壁電連接，所述外引線12與芯片焊墊11的連接處呈“T”形。然而，由于所述“T”形的連接處物理強度較弱，在進行芯片封裝的過程中，所述“T”形的連接處容易受到應力作用而發(fā)生碎裂，造成外引線12與芯片焊墊11之間的電連接性能不穩(wěn)定，封裝結構的可靠性較差。
[0036]為了提高封裝結構的穩(wěn)定性和可靠性，提出了一種封裝結構，請參考圖2，所述封裝結構的形成方法包括:提供半封裝結構，所述半封裝結構包括壓合的晶圓100以及基板101，所述晶圓100相對于基板101的背面IOOa形成有暴露部分芯片焊墊102的溝槽103 ；在所述晶圓100的背面IOOa形成第一絕緣層104 ;在所述溝槽103的底部形成穿透第一絕緣層104及芯片焊墊102的通孔105，所述通孔105位于切割線上，且同時穿透相鄰半導體芯片的芯片焊墊102 ;在所述晶圓100的背面IOOa制作外引線106、球下金屬層107以及焊球108,所述外引線106的一端形成于通孔105內(nèi)，另一端通過球下金屬層107與焊球108電連通。
[0037]其中，所述通孔105僅需穿透所述芯片焊墊層103，所述外引線106的一端形成于通孔105的側壁和底部表面，能夠增強外引線106與芯片焊墊層103之間的連接能力。
[0038]然而，請繼續(xù)參考圖2，由于所形成的通孔105側壁相對于溝槽103的底部表面垂直，因此容易使外引線106在溝槽103底部到通孔105側壁的轉角處分布不均勻，導致外引線106的電連接性能不穩(wěn)定，甚至容易受到過大應力而發(fā)生斷裂。而且，形成于通孔105內(nèi)的外引線僅能夠與通孔105側壁暴露出的芯片焊墊102相接觸，使得外引線106與芯片焊墊102之間的接觸面積小，更易導致外引線105與芯片焊墊102之間電連接性能不穩(wěn)定，甚至斷開。
[0039]為了解決上述問題，本發(fā)明提出一種封裝結構的形成方法，包括:提供芯片層，所述芯片層的第一表面具有保護層，所述保護層表面具有焊墊層，所述保護層和焊墊層表面具有基底，所述芯片層的第二表面具有若干暴露出保護層的溝槽，所述芯片層的第二表面與第一表面相對，所述溝槽的位置與焊墊層相對應；在所述芯片層的第二表面、以及溝槽的側壁和底部表面形成第一絕緣層，位于所述溝槽底部的部分第一絕緣層的厚度、比位于芯片表面或溝槽側壁表面的部分第一絕緣層的厚度?。辉谒鰷喜鄣撞啃纬韶灤┧龅谝唤^緣層、保護層和焊墊層的通孔，所述通孔的側壁相對于焊墊層表面垂直；去除所述通孔周圍的部分第一絕緣層，并暴露出部分溝槽底部，使所述第一絕緣層的厚度越靠近通孔越薄，且位于溝槽底部的第一絕緣層表面相對于焊墊層的表面傾斜；在去除所述通孔周圍的部分第一絕緣層之后，在所述第一絕緣層表面、溝槽的底部表面以及通孔的側壁和底部表面形成導電層。
[0040]其中，芯片層內(nèi)具有暴露出焊墊層表面的保護層的溝槽，而形成于所述溝槽底部的部分第一絕緣層的厚度、比位于芯片表面或溝槽側壁表面的部分第一絕緣層的厚度薄，于是在溝槽底部形成貫穿所述第一絕緣層、保護層和焊墊層的通孔之后，能夠去除溝槽底部的部分第一絕緣層，同時形成于芯片層第二表面和溝槽側壁表面的部分第一絕緣層能夠被保留，以便在后續(xù)工藝中保護所述芯片層表面。在去除所述通孔周圍的部分第一絕緣層之后，所述溝槽底部自溝槽側壁至通孔側壁呈階梯狀結構下降，使得溝槽底部到通孔側壁的銜接趨勢減緩，因此，后續(xù)形成導電層的材料易于進入通孔內(nèi)部，從而使導電層在通孔的側壁和底部表面附著能力好，而且使形成于通孔內(nèi)、溝槽的側壁和底部表面的導電層的厚度均勻。因此，所形成的導電層的機械強度提高、穩(wěn)定性提高。
[0041]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。
[0042]第一實施例
[0043]圖3至圖8是本發(fā)明第一實施例的封裝結構的形成過程的剖面結構示意圖。
[0044]請參考圖3，提供芯片層201，所述芯片層201的第一表面I具有保護層203，所述保護層203表面具有焊墊層202，所述保護層203和焊墊層202表面具有基底200，所述芯片層201的第二表面II具有若干暴露出保護層203的溝槽204，所述芯片層201的第二表面II與第一表面I相對，所述溝槽204的位置與焊墊層202相對應。
[0045]所述芯片層201為形成有半導體器件的襯底，所述襯底為硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅襯底、絕緣體上鍺襯底、玻璃襯底或II1-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)，所述半導體器件包括CMOS器件、無源器件，存儲器件、圖形傳感器件
坐寸o[0046]所述芯片層201的第一表面I形成有保護層203，所述保護層203的材料為絕緣材料，本實施例中為氧化硅。所述保護層203內(nèi)形成有焊墊層202，所述焊墊層202能夠與芯片層201內(nèi)的半導體器件之間實現(xiàn)電性連接，而所述焊墊層202與所述芯片層201之間無需電性連接的部分通過保護層203進行隔離。
[0047]所述芯片層201具有若干呈陣列排布的器件區(qū)，相鄰器件區(qū)之間為切割區(qū)，所述芯片層201的器件區(qū)形成有所述半導體器件；而所述焊墊層202形成于所述芯片層201的切割區(qū)表面，且所述焊墊層向芯片層201的器件區(qū)延伸，以實現(xiàn)焊墊層202與半導體器件之間實現(xiàn)電性連接。
[0048]所述基底200用于承載芯片層201，以便對所述芯片層201進行封裝。所述基底200包括裸硅片、玻璃基底、樹脂基底或陶瓷基底，所述基底200的尺寸可以與芯片層201相同。在本實施例中，所述芯片層201的第一表面I形成有感光器件，則所述基底200為玻璃基底，以便使感光器件207能夠接收到光線。所述基底200表面具有粘結層，所述粘結層的材料包括樹脂材料等具有粘性的材料，所述芯片201與基底200通過所述粘結層壓合為一體。
[0049]在將所述芯片層201和基底200壓合固定之后，在所述芯片層201的第二表面II進行刻蝕，以在所述芯片層201的第二表面II形成暴露出保護層203的溝槽204，所述溝槽204的位置與所述焊墊層202的位置相應，即所述溝槽204的底部的保護層203位于焊墊層202表面；而且所述溝槽204位于芯片層201的切割區(qū)，因此所述溝槽204用于分割芯片層201的相鄰器件區(qū)以構成獨立芯片。本實施例中，所述溝槽204的側壁相對于基底200表面傾斜，且所述溝槽204底部的尺寸小于溝槽204頂部的尺寸。后續(xù)形成于所述溝槽204側壁表面和芯片層201第二表面II的導電層能夠實現(xiàn)焊墊層202與后續(xù)形成于芯片層201第二表面的焊球之間的電連接。
[0050]在本實施例中，芯片層201的第一表面I形成有感光器件207，為了使所述感光器件207在封裝過程中免受外界影響，需要在所述芯片層201和基底200之間形成空腔206，并將所述感光器件207設置于所述空腔206內(nèi)，以實現(xiàn)對所述感光器件207的保護。
[0051]具體的，在所述基底200表面形成若干分立的覆蓋層205，且所述覆蓋層205的位置與焊墊層202相對應，能夠使若干焊墊層202分別位于若干覆蓋層205表面；而相鄰覆蓋層205之間構成空腔206，且所述空腔206的位置與芯片層201的感光器件207的位置相對應，通過將芯片層201與基底200進行壓合，能夠將所述感光器件207設置于所述空腔206內(nèi)。
[0052]在一實施例中，所述覆蓋層205的材料為感光樹脂，由于感光樹脂具有粘性，能夠用于固定基底200和芯片層201。通過對所述感光樹脂進行曝光顯影即能夠實現(xiàn)圖形化，以形成若干分立的覆蓋層205。
[0053]在另一實施例中，所述覆蓋層205為基底200的一部分，通過對基底200進行光刻和刻蝕工藝形成。
[0054]請參考圖4，在所述芯片層201的第二表面I1、以及溝槽204的側壁和底部表面形成第一絕緣層208，位于所述溝槽204底部的部分第一絕緣層208的厚度、比位于芯片層201第二表面II的部分第一絕緣層208的厚度薄。
[0055]所述第一絕緣層208的材料為無機薄膜材料或有機高分子材料；所述無機薄膜材料為氧化硅、氮化硅、氮氧化硅和金屬氧化物中的一種或多種組合；所述有機高分子材料為聚酰亞胺樹脂、苯環(huán)丁烯、聚對二甲苯、萘聚合物、碳氟化合物或丙烯酸酯。
[0056]所述第一絕緣層208的形成工藝為涂布工藝或沉積工藝。本實施例中，所述涂布工藝為噴涂工藝、旋涂工藝、印刷工藝。所述沉積工藝為物理氣相沉積工藝、化學氣相沉積工藝。
[0057]在形成第一絕緣層208之后，所述第一絕緣層208位于芯片層201的第二表面II的部分與位于溝槽204底部的部分厚度比大于或等于2:1。后續(xù)用于去除通孔周圍的部分第一絕緣層208的刻蝕工藝方向性較差，即對于不同方向均具有刻蝕速率，由于溝槽204底部的第一絕緣層208厚度較芯片層201第二表面II的第一絕緣層208厚度薄，因此，能夠使位于溝槽204底部的第一絕緣層208首先被去除，同時能夠保留芯片層201的第二表面II和溝槽204的側壁表面的第一絕緣層208，使剩余的第一絕緣層208能夠在后續(xù)工藝中對芯片層201表面進行保護。
[0058]在本實施例中，采用噴涂工藝形成所述第一絕緣層208，由于所述涂布工藝能夠使形成第一絕緣層208的材料優(yōu)先覆蓋于芯片層201的第二表面I1、以及傾斜的溝槽204側壁表面，因此能夠使溝槽204底部的第一絕緣層208厚度較薄。本實施例中，位于芯片層201的第二表面II的部分第一絕緣層208的厚度為20微米，位于溝槽204底部的部分第一絕緣層208的厚度為10微米，即厚度比為2:1。
[0059]在其他實施例中，位于芯片層201的第二表面II的部分第一絕緣層208的厚度與位于溝槽204底部的部分第一絕緣層208的厚度比大于2:1。
[0060]請參考圖5，在所述溝槽204底部形成貫穿所述第一絕緣層208、保護層203和焊墊層202的通孔209，所述通孔209的側壁相對于焊墊層202表面垂直。
[0061]所述通孔209貫穿所述第一絕緣層208、保護層203和焊墊層202，從而使所述通孔209的側壁暴露焊墊層202，后續(xù)在所述通孔內(nèi)形成導電層之后，能夠使所述導電層用于電連接焊墊層202與后續(xù)形成的焊球。在本實施例中，所述通孔209采用激光打孔工藝形成，而且所述激光打工藝還去除部分所述覆蓋層205，以保證所形成的通孔209能夠完全貫穿焊墊層202 ;所述激光打孔工藝操作簡單，且對于通孔209的位置及尺寸能夠精確控制，打孔速度快，有利于提高工藝效率。在其他實施例中，還能夠采用光刻工藝、以及各向異性的干法刻蝕工藝形成所述通孔209。
[0062]由于所形成的通孔209的側壁相對于芯片層201表面垂直，當后續(xù)需要在溝槽204和通孔209內(nèi)形成導電層時，用于形成導電層的材料不易于進入所述通孔209內(nèi)并附著于所述通孔209的側壁表面，繼而容易造成后續(xù)形成于通孔209側壁表面的導電層厚度不均勻，甚至發(fā)生斷裂，致使所形成的導電層機械強度差、穩(wěn)定性較差。因此，為了改善形成于通孔內(nèi)的導電層質量，后續(xù)需要去除部分通孔209周圍的第一絕緣層，以增大溝槽204底部表面與通孔209側壁之間的夾角，使導電層的材料易于進入通孔209內(nèi)并附著于通孔209側壁表面。
[0063]請參考圖6，采用等離子干法去膠工藝去除所述通孔209周圍的部分第一絕緣層208 (如圖5所示)，形成第一絕緣層208a并暴露出溝槽204底部的部分保護層203。
[0064]在本實施例中，所述去除通孔209周圍的部分第一絕緣層208的工藝為等離子干法去膠工藝，所述等離子干法去膠工藝的氣體包括氧氣。[0065]所述等離子干法去膠工藝的方向性較弱，能夠自垂直于至平行于芯片層201表面的各個方向均具有刻蝕速率，因此，所述去膠工藝能夠自所述溝槽204底部表面、以及所述通孔209的側壁表面對所述第一絕緣層208進行刻蝕，使得位于所述通孔209周圍的第一絕緣層208能夠受到多個方向的刻蝕，從而使通孔209周圍的第一絕緣層208首先被去除。而且，所述等離子干法去膠工藝具有選擇性，對于第一絕緣層208的刻蝕速率較快，而對保護層203的刻蝕速率較慢，使得在所述等離子干法去膠工藝的過程中，保護層203能夠被保留。因此能夠在去除部分第一絕緣層208之后，并暴露出通孔209周圍的保護層203表面。
[0066]由于通孔209周圍的第一絕緣層208被去除至暴露出保護層203表面，而在所述溝槽204底部，遠離所述通孔209的部分第一絕緣層208尚被保留，因此，在所述溝槽204底部，自溝槽204側壁至通孔209側壁呈階梯狀結構下降，使得溝槽204底部到通孔209側壁的銜接趨勢減緩；在后續(xù)形成導電層的過程中，有利于使導電層的材料進入通孔209內(nèi)，并充分覆蓋于所述通孔209的側壁表面，從而增強了所形成的導電層的機械強度和穩(wěn)定性，進而改善了焊墊層202與后續(xù)形成的焊球之間的電連接性能。
[0067]需要說明的是，由于位于芯片層201第二表面II的第一絕緣層208的厚度比位于溝槽204底部的第一絕緣層208厚度更厚，因此，在經(jīng)過所述去膠工藝之后，芯片層201第二表面II和溝槽204側壁表面的第一絕緣層208a仍能夠被保留，以在后續(xù)工藝中保護所述芯片層201。
[0068]請參考圖7，在所述等離子干法去膠工藝之后，在所述第一絕緣層208a表面、溝槽204的底部表面以及通孔209的側壁和底部表面形成導電層210 ;通過光刻和刻蝕工藝去除部分導電層210，使所述導電層210實現(xiàn)圖形化，以形成電路。
[0069]所述導電層210的材料為鋁、鈦、銅、鈦銅合金或鈦鋁合金。所述導電層210的形成采用了沉積工藝、電鍍工藝；其中，所述沉積工藝為物理氣相沉積工藝或化學氣相沉積工藝。所形成的導電層210通過第一絕緣層208a與溝槽204的側壁、和芯片層201的第二表面II電隔離。
[0070]在所述沉積工藝或電鍍工藝之后，采用光刻工藝在所述導電層210表面形成光刻膠層，所述光刻膠層定義了電路的圖形；以所述光刻膠層為掩膜，刻蝕所述導電層210，使所述導電層210形成電路。在所述導電層210形成電路之后，去除所述光刻膠層。
[0071]本實施例中，所述刻蝕工藝為等離子干法刻蝕工藝，刻蝕后的導電層210用于電連接焊墊層202和所述焊球，作為芯片層201內(nèi)的半導體器件向外部的引線。
[0072]在本實施例中，由于去除了通孔209周圍的部分第一絕緣層208，并暴露出通孔周圍的部分保護層203，使得在溝槽204的底部，自溝槽204側壁至通孔209側壁呈階梯狀結構下降，則所述溝槽204底部至通孔209側壁的過渡平緩，所述導電層210的材料易于進入通孔209內(nèi)，并充分覆蓋于所述通孔209的側壁和底部表面，從而使位于通孔209的側壁和底部表面的導電層210厚度均勻，則所述導電層210的機械強度改善、與焊墊層202之間的電連接性能穩(wěn)定。
[0073]請參考圖8，在所述導電層210形成電路后，在所述導電層210表面形成第二絕緣層211 ;在位于芯片層201第二表面II的第二絕緣層211內(nèi)形成開口(未示出)，所述開口暴露出部分導電層210表面；在所述開口內(nèi)的導電層210表面形成焊球212。
[0074]所述第二絕緣層211作為防焊層，用于保護所述導電層210，并使導電層210與外部電路電隔離。所述第二絕緣層211的材料為環(huán)氧樹脂。所述第二絕緣層211的形成工藝為噴涂工藝或旋涂工藝。
[0075]在所述噴涂工藝或旋涂工藝之后，通過光刻工藝在所述第二絕緣層211內(nèi)形成開口，所述開口暴露出芯片層201第二表面II的導電層210，使所述焊球212形成于所述芯片層201的第二表面II，且所述焊球212能夠通過所述導電層與形成于芯片層201第一表面的焊盤電連接。
[0076]本實施例中，所述焊球212的形成工藝為采用絲網(wǎng)印刷工藝，采用絲網(wǎng)印刷工藝在所述第二絕緣層211的開口內(nèi)印刷焊料，從而在開口內(nèi)的導電層211表面形成焊球212 ；其中，所述焊料可以為錫膏。在所述絲網(wǎng)印刷工藝之后，對所述焊球212進行回流，以形成焊接凸點。在形成焊球212之后，對所述芯片封裝體進行切割。
[0077]在本實施例的形成方法中，芯片層內(nèi)具有暴露出焊墊層表面的保護層的溝槽，而形成于所述溝槽底部的部分第一絕緣層的厚度、比位于芯片表面或溝槽側壁表面的部分第一絕緣層的厚度薄，于是在溝槽底部形成貫穿所述第一絕緣層、保護層和焊墊層的通孔之后，能夠去除溝槽底部的部分第一絕緣層，同時形成于芯片層第二表面和溝槽側壁表面的部分第一絕緣層能夠被保留，以便在后續(xù)工藝中保護所述芯片層表面。在去除所述通孔周圍的部分第一絕緣層之后，在所述溝槽底部，自溝槽側壁至通孔側壁呈階梯狀結構下降，使得溝槽底部到通孔側壁的銜接趨勢減緩，因此，后續(xù)形成導電層的材料易于進入通孔內(nèi)部，從而使導電層在通孔的側壁和底部表面附著能力好，而且使形成于通孔內(nèi)、溝槽的側壁和底部表面的導電層的厚度均勻。因此，所形成的導電層的機械強度提高、穩(wěn)定性提高。
[0078]相應的，本發(fā)明的第一實施例還提供一種封裝結構，請繼續(xù)參考圖8，包括:芯片層201，所述芯片層201的第一表面I具有保護層203，所述保護層203表面具有焊墊層202，所述保護層203和焊墊層202表面具有基底200，所述芯片層201的第二表面II具有若干暴露出保護層203的溝槽204，所述芯片層201的第二表面II與第一表面I相對，所述溝槽204的位置與焊墊層202相對應；位于所述芯片層201的第二表面I1、以及溝槽204的側壁和底部表面的第一絕緣層208a，所述芯片層201的第二表面II與第一表面I相對；位于所述溝槽204底部的通孔209，所述通孔209貫穿所述保護層203和焊墊層202，所述通孔209的側壁相對于焊墊層202表面垂直，且位于所述通孔209周圍的部分第一絕緣層208a暴露出部分溝槽204底部；位于所述第一絕緣層208a表面、溝槽204的底部表面以及通孔209的側壁和底部表面的導電層210。
[0079]本實施例中，位于所述通孔209周圍的部分保護層203被暴露，而遠離所述通孔209的保護層203表面具有第一絕緣層208覆蓋。由于在所述溝槽204底部，自溝槽204側壁至通孔209側壁呈階梯狀結構下降，所述溝槽204底部至通孔209側壁的表面過渡平緩，使所述導電層210厚度均勻、并能夠充分覆蓋于所述通孔209的側壁表面，則所述導電層210的機械強度改善、與焊墊層202之間的電連接性能穩(wěn)定，進而改善了焊墊層202與后續(xù)形成的焊球之間的電連接性能。
[0080]其次，所述導電層210為圖形化的導電層，用于電連接焊墊層和所述焊球212，作為芯片層201內(nèi)的半導體器件向外部的引線。
[0081]此外，所述導電層210表面具有第二絕緣層211 ;所述芯片層201第二表面II的第二絕緣層211內(nèi)具有開口(未示出)，所述開口暴露出部分導電層210表面；位于所述開口內(nèi)的導電層210表面的焊球212。
[0082]本實施例的封裝結構中，芯片層內(nèi)具有暴露出焊墊層表面保護層的溝槽，所述溝槽底部具有貫穿所述第一絕緣層、保護層和焊墊層的通孔，位于所述通孔周圍的部分第一絕緣層暴露出部分溝槽底部，所述溝槽底部自溝槽側壁至通孔側壁呈階梯狀結構下降，使得溝槽底部到通孔側壁的銜接趨勢減緩，因此導電層在通孔的側壁和底部表面附著能力好、厚度均勻。因此，所述導電層的機械強度提高、穩(wěn)定性提高。
[0083]第二實施例
[0084]圖9是本發(fā)明第二實施例的封裝結構在形成過程中的剖面結構示意圖。
[0085]在第一實施例圖5的基礎上，請繼續(xù)參考圖9，采用等離子體刻蝕工藝去除所述通孔209周圍的部分第一絕緣層208 (如圖5所示)和保護層203 (如圖5所示)，形成第一絕緣層208b和保護層203b，并暴露出溝槽204底部的部分焊墊層202，使所述第一絕緣層208b和保護層203b的厚度越靠近通孔209越薄，且位于溝槽204底部的保護層203b表面相對于焊墊層202的表面傾斜。
[0086]所述去除通孔209周圍的部分第一絕緣層208和保護層203的工藝為等離子體刻蝕工藝，所述等離子體刻蝕工藝的參數(shù)包括:刻蝕氣體包括CF4、C4F8，其中，CF4在刻蝕氣體中的體積比為25%?40%。
[0087]其中，上極板用于控制等離子體的發(fā)生，下極板用于控制等離子體的方向，通過對上極板和下極板功率的調(diào)節(jié)，使上極板的功率較高，能夠保證充足的等離子體濃度，而下極板的功率較低，使等離子的方向性較弱，從而能夠使所述等離子體刻蝕工藝的方向性較差，則所述等離子體刻蝕工藝能夠在平行于焊墊層202至平行于焊墊層202的各個方向上，對第一絕緣層208和保護層203進行刻蝕，以此使通孔周圍的部分第一絕緣層208和保護層203被去除，并暴露出通孔209周圍的部分焊墊層202表面。
[0088]所述等離子體刻蝕工藝對第一絕緣層208和保護層203均具有刻蝕速率，因此對溝槽204底部的第一絕緣層208和保護層203均能夠進行刻蝕。而且，所述等離子體刻蝕工藝的方向性較差，能夠同時對溝槽204底部、以及通孔209側壁的第一絕緣層208和保護層203進行刻蝕，使得溝槽204底部的第一絕緣層208和保護層203自通孔209的側壁開始逐漸向溝槽204側壁方向被去除，從而暴露出通孔209周圍的部分焊墊層202表面；當后續(xù)在所述溝槽204和通孔209內(nèi)形成導電層后，所述導電層能夠同時與溝槽204底部和通孔209側壁暴露出的焊墊層202相接觸，使得導電層與焊墊層202之間的電連接面積增加，則導電層和焊墊層202之間的電連接性能改善。
[0089]而且所述等離子體刻蝕工藝能夠使刻蝕后，所述保護層203表面相對于焊墊層202表面傾斜，且所述保護層203的厚度越靠近通孔209越薄；在后續(xù)形成導電層的過程中，用于形成所述導電層的材料易于進入通孔209內(nèi)，且能夠充分覆蓋于所述通孔209的側壁表面，使形成于溝槽204底部和通孔209側壁表面的導電層厚度均勻，從而增強了所形成的導電層的機械強度和穩(wěn)定性，使焊墊層202與導電層之間的電連接性能。
[0090]此外，通過調(diào)節(jié)所述刻蝕氣體的成分，能夠對所述等離子體刻蝕工藝的選擇性進行調(diào)節(jié)，即能夠提高對于溝槽204底部的刻蝕速率，并降低對于芯片層201第二表面II和溝槽204側壁的刻蝕速率，從而能夠在去除溝槽204底部的第一絕緣層208b和保護層203的同時，保留芯片層201第二表面II和溝槽204側壁表面的第一絕緣層208b和保護層203。[0091]在本實施例中，所述等離子體刻蝕工藝的刻蝕氣體包括CF4,所述CF4在刻蝕氣體中的體積比為25%?35%，能夠使對溝槽204底部的刻蝕速率大于對芯片層201第二表面II和溝槽204側壁的刻蝕速率，從而能夠在去除溝槽底部的第一絕緣層208和保護層203的同時，保留此溝槽204側壁表面和芯片層201第二表面II的第一絕緣層208b。
[0092]在去除所述通孔209周圍的部分第一絕緣層208和保護層之后209，在所述第一絕緣層208b表面、溝槽204的底部表面以及通孔209的側壁和底部表面形成導電層(未示出)。所述導電層的材料和形成工藝與第一實施例所述相同，在此不做贅述。
[0093]本實施例中，由于通孔209周圍的第一絕緣層208和保護層之后209被去除，并暴露出溝槽204底部和通孔209側壁的部分焊墊層202，因此所形成的導電層與所述焊墊層202之間的電接觸面積增大，使所述導電層與焊墊層202之間的電連接性能改善。而且，溝槽204底部的保護層203表面相對于焊墊層202表面傾斜，且所述保護層203的厚度越靠近通孔209越薄，使得形成于所述溝槽204底部和通孔209側壁表面的導電層覆蓋能力提高、厚度均勻，則所形成的導電層機械強度增強、穩(wěn)定性提高。
[0094]刻蝕位于芯片層201第二表面II的部分導電層，使所述導電層實現(xiàn)圖形化；在刻蝕部分導電層之后，在所述導電層表面形成第二絕緣層(未不出);在位于芯片層201第二表面II的第二絕緣層內(nèi)形成開口(未示出)，所述開口暴露出部分導電層表面；在所述開口內(nèi)的導電層表面形成焊球(未示出)。
[0095]所述圖形化導電層的工藝、形成第二絕緣層的工藝、在第二絕緣層內(nèi)形成開口的工藝、以及形成焊球的工藝與第一實施例所述相同，請參考圖8及相關說明，在此不做贅述。
[0096]本實施例中，在去除通孔周圍的部分第一絕緣層之后，去除通孔周圍的部分保護層，并暴露出溝槽底部的部分焊墊層，且所述去除通孔周圍的部分第一絕緣層和保護層的工藝為等離子體刻蝕工藝。所述等離子體刻蝕工藝能夠同時對第一絕緣層和保護層進行刻蝕，因此在等離子體工藝之后能夠暴露出通孔周圍的焊墊層表面，以此增加后續(xù)形成的導電層和焊墊層之間的接觸面積，從而增強導電層與焊墊層之間的電連接性能。而且，所述等離子體刻蝕工藝具有方向性，能夠同時在垂直于芯片層表面和平行于芯片層表面的方向對所述第一絕緣層和保護層進行刻蝕，即能夠同時在垂直于溝槽底部表面和通孔側壁表面的方向對所述第一絕緣層和保護層進行刻蝕，從而使通孔周圍的部分第一絕緣層和保護層被去除，且越靠近通孔的保護層的厚度越薄，而位于溝槽底部的保護層的表面相對于焊墊層的表面傾斜，能夠提高后續(xù)形成的導電層的機械強度和穩(wěn)定性。
[0097]相應的，本發(fā)明的第二實施例還提供一種封裝結構，請繼續(xù)參考圖9，本發(fā)明第二實施例的封裝結構相較于第一實施例，區(qū)別在于:位于所述通孔209周圍的部分第一絕緣層208b和保護層203b暴露出溝槽204底部的部分焊墊層202，所述保護層203b的厚度越靠近通孔209越薄，且位于溝槽204底部的保護層203b表面相對于焊墊層202的表面傾斜。
[0098]相較于第一實施例，本實施例中，位于溝槽204底部和通孔209側壁表面的導電層與焊墊層202的電接觸面積增加，導電層的機械強度增強、穩(wěn)定性提高。
[0099]第三實施例
[0100]圖10是本發(fā)明第三實施例的封裝結構的形成過程中的剖面結構示意圖。
[0101]在第一實施例圖6的基礎上，請繼續(xù)參考圖10，在采用所述等離子干法去膠工藝去除通孔209周圍的部分第一絕緣層208 (如圖5所示)之后，采用等離子體刻蝕工藝去除所述通孔209周圍的部分第一絕緣層208和保護層209，形成第一絕緣層208c和保護層209c,并暴露出溝槽204底部的部分焊墊層202，使所述保護層209c的厚度越靠近通孔209越薄，且位于溝槽204底部的保護層209c表面相對于焊墊層202的表面傾斜。
[0102]在本實施例中，首先采用等離子干法去膠工藝去除所述通孔209周圍的部分第一絕緣層208 (如圖5所示)，并暴露出溝槽204底部的部分保護層203。采用等離子干法去膠工藝去除通孔209周圍的部分第一絕緣層208，所述等離子干法去膠工藝的與第一實施例所述相同，在此不做贅述。
[0103]在所述等離子干法去膠工藝之后，再以等離子體刻蝕工藝繼續(xù)去除通孔209周圍的部分第一絕緣層208和保護層203，所述等離子體刻蝕工藝與第二實施例所述相同，在此不做贅述。
[0104]本實施例中，首先采用去膠工藝自通孔209側壁向溝槽204側壁逐漸去除溝槽204底部的第一絕緣層208，能夠暴露出通孔209周圍的部分保護層203 ;之后，再以等離子體刻蝕工藝同時對第一絕緣層208和保護層203以通孔209側壁向溝槽204側壁的方向進行刻蝕，能夠暴露出通孔209周圍的焊墊層202表面，而且能夠使第一絕緣層208c暴露出靠近通孔209的部分保護層203c。在所述等離子干法去膠工藝和等離子體刻蝕工藝之后，第一絕緣層208c暴露出靠近通孔209的部分保護層203c，而保護層203c暴露出通孔209周圍的部分焊墊層202，因此，溝槽204側壁至通孔209側壁，所述第一絕緣層208c、保護層203c和焊墊層202的表面過渡更為平緩，使后續(xù)形成的導電層更易于覆蓋于溝槽204底部和通孔209的側壁表面，進一步增強了導電層的機械強度和穩(wěn)定性；同時，由于通孔209周圍的焊墊層202被暴露出，所述導電層能夠同時與溝槽204底部和通孔209側壁的焊墊層202相接觸，所述導電層和焊墊層202的電接觸面積增加。
[0105]在等離子體刻蝕工藝之后，在所述第一絕緣層208c表面、溝槽204的底部表面以及通孔209的側壁和底部表面形成導電層。所述導電層的材料和形成工藝與第一實施例所述相同，在此不做贅述。
[0106]在形成導電層之后,刻蝕位于芯片層201第二表面II的部分導電層，使所述導電層實現(xiàn)圖形化；在刻蝕部分導電層之后，在所述導電層表面形成第二絕緣層；在位于芯片層201第二表面II的第二絕緣層內(nèi)形成開口，所述開口暴露出部分導電層表面；在所述開口內(nèi)的導電層表面形成焊球。
[0107]所述圖形化導電層的工藝、形成第二絕緣層的工藝、在第二絕緣層內(nèi)形成開口的工藝、以及形成焊球的工藝與第一實施例所述相同，請參考圖8及相關說明，在此不做贅述。
[0108]本實施例中，在去除通孔周圍的部分第一絕緣層之后，去除通孔周圍的部分保護層，并暴露出溝槽底部的部分焊墊層；其中，所述去除通孔周圍的部分第一絕緣層的工藝為等離子干法去膠工藝，去除保護層的工藝為等離子體刻蝕工藝。所述去膠工藝對于第一絕緣層和保護層具有選擇性，在去除第一絕緣層的同時保留保護層；而且，所述去膠工藝具有方向性，能夠同時以垂直于溝槽底部表面和通孔側壁表面的方向刻蝕第一絕緣層，使所述通孔周圍的部分第一絕緣層被去除。在所述去膠工藝之后，以等離子體刻蝕工藝同時對所述第一絕緣層和保護層進行刻蝕，以去除通孔周圍的保護層和第一絕緣層并暴露出溝槽底部的通孔周圍的部分焊墊層，能夠增強后續(xù)形成的導電層與焊墊層之間的電接觸面積。而且，所述等離子體刻蝕工藝也具有方向性，能夠同時以垂直于溝槽底部表面和通孔側壁表面的方向刻蝕第一絕緣層和保護層，從而使刻蝕后的保護層的表面相對于焊墊層表面傾斜?？涛g后的第一絕緣層暴露出部分保護層表面，而所述保護層暴露出部分焊墊層表面，使得溝槽底部的第一絕緣層、保護層和焊墊層到通孔的過渡更為平緩，使得后續(xù)形成導電層的材料更易于進入通孔內(nèi)部，則所形成的導電層的機械強度和穩(wěn)定性進一步提高。
[0109]相應的，本發(fā)明的第三實施例還提供一種封裝結構，請繼續(xù)參考圖10，本發(fā)明第三實施例的封裝結構相較于第二實施例，區(qū)別在于:位于所述通孔209周圍的部分第一絕緣層208c和保護層203c暴露出溝槽204底部的部分焊墊層202。其中，在所述溝槽204底部，所述第一絕緣層208c還暴露出靠近通孔209的部分保護層203c，而保護層203c暴露出通孔209周圍的部分焊墊層202。
[0110]相較于第一實施例和第二實施例，本實施例中，自所述溝槽204的側壁至所述通孔209側壁，所述第一絕緣層208c、保護層203c和焊墊層202的表面過渡更為平緩，有利于增強了導電層的機械強度和穩(wěn)定性。同時，由于通孔209周圍的焊墊層202被暴露出，所述導電層和焊墊層202的電接觸面積增加。
[0111]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。
【權利要求】
1.一種封裝結構的形成方法，其特征在于，包括: 提供芯片層，所述芯片層的第一表面具有保護層，所述保護層表面具有焊墊層，所述保護層和焊墊層表面具有基底，所述芯片層的第二表面具有若干暴露出保護層的溝槽，所述芯片層的第二表面與第一表面相對，所述溝槽的位置與焊墊層相對應； 在所述芯片層的第二表面、以及溝槽的側壁和底部表面形成第一絕緣層，位于所述溝槽底部的部分第一絕緣層的厚度、比位于芯片層第二表面的部分第一絕緣層的厚度??； 在所述溝槽底部形成貫穿所述第一絕緣層、保護層和焊墊層的通孔，所述通孔的側壁相對于焊墊層表面垂直； 去除所述通孔周圍的部分第一絕緣層，并暴露出部分溝槽底部； 在去除所述通孔周圍的部分第一絕緣層之后，在所述第一絕緣層表面、溝槽的底部表面以及通孔的側壁和底部表面形成導電層。
2.如權利要求1所述封裝結構的形成方法，其特征在于，在去除通孔周圍的部分第一絕緣層之后，所述第一絕緣層暴露出溝槽底部的部分保護層。
3.如權利要求2所述封裝結構的形成方法，其特征在于，所述去除通孔周圍的部分第一絕緣層的工藝為等離子干法去膠工藝，所述等離子干法去膠工藝的氣體包括氧氣。
4.如權利要求1所述封裝結構的形成方法，其特征在于，還包括:去除通孔周圍的部分第一絕緣層和保護層，并暴露出溝槽底部的部分焊墊層。
5.如權利要求4所述封裝結構的形成方法，其特征在于，所述去除通孔周圍的部分第一絕緣層和保護層的工藝為等離子體刻蝕工藝，所述等離子體刻蝕工藝的參數(shù)包括:刻蝕氣體包括CF4、C4F8，其中，CF4在刻蝕氣體中的體積比為25%~40%。
6.如權利要求4所述封裝結構的形成方法，其特征在于，采用等離子干法去膠工藝去除通孔周圍的部分第一絕緣層，所述等離子干法去膠工藝的氣體包括氧氣；在所述等離子干法去膠工藝之后，采用等離子體刻蝕工藝去除通孔周圍的部分第一絕緣層和保護層，所述等離子體刻蝕工藝的參數(shù)包括:刻蝕氣體包括CF4X4F8，其中，CF4在刻蝕氣體中的體積比為 25% ~40%o
7.如權利要求1所述封裝結構的形成方法，其特征在于，在形成第一絕緣層之后，去除通孔周圍的部分第一絕緣層之前，位于芯片層的第二表面的部分第一絕緣層的厚度與位于溝槽底部的部分第一絕緣層的厚度比大于或等于2:1。
8.如權利要求1所述封裝結構的形成方法，其特征在于，所述第一絕緣層的形成工藝為涂布工藝或沉積工藝。
9.如權利要求8所述封裝結構的形成方法，其特征在于，所述涂布工藝為噴涂工藝、旋涂工藝、印刷工藝；所述沉積工藝為物理氣相沉積工藝、化學氣相沉積工藝。
10.如權利要求1所述封裝結構的形成方法，其特征在于，所述第一絕緣層的材料為無機薄膜材料或有機高分子材料。
11.如權利要求10所述封裝結構的形成方法，其特征在于，所述無機薄膜材料為氧化娃、氮化娃、氮氧化娃和金屬氧化物中的一種或多種組合；所述有機高分子材料為聚酰亞胺樹脂、苯環(huán)丁烯、聚對二甲苯、萘聚合物、碳氟化合物或丙烯酸酯。
12.如權利要求1所述封裝結構的形成方法，其特征在于，所述溝槽的側壁相對于基底表面傾斜，且所述溝槽底部的尺寸小于溝槽頂部的尺寸。
13.如權利要求1所述封裝結構的形成方法，其特征在于，還包括:通過光刻和刻蝕工藝去除部分導電層，使所述導電層實現(xiàn)圖形化，以形成電路；在所述導電層形成電路之后，在所述導電層表面形成第二絕緣層；在位于芯片層第二表面的第二絕緣層內(nèi)形成開口，所述開口暴露出部分導電層表面；在所述開口內(nèi)的導電層表面形成焊球。
14.一種采用如權利要求1至13任一項方法所形成的封裝結構，其特征在于，包括: 芯片層，所述芯片層的第一表面具有保護層，所述保護層表面具有焊墊層，所述保護層和焊墊層表面具有基底，所述芯片層的第二表面具有若干暴露出保護層的溝槽，所述芯片層的第二表面與第一表面相對，所述溝槽的位置與焊墊層相對應； 位于所述芯片層的第二表面、以及溝槽的側壁和底部表面的第一絕緣層； 位于所述溝槽底部的通孔，所述通孔貫穿所述保護層和焊墊層，所述通孔的側壁相對于焊墊層表面垂直，且位于所述通孔周圍的部分第一絕緣層暴露出部分溝槽底部； 位于所述第一絕緣層表面、溝槽的底部表面以及通孔的側壁和底部表面的導電層。
15.如權利要求14所述封裝結構，其特征在于，位于所述通孔周圍的部分第一絕緣層暴露出溝槽底部的部分保護層。
16.如權利要求14所述封裝結構，其特征在于，位于所述通孔周圍的部分第一絕緣層和保護層暴露出溝槽底部的`部分焊墊層。
【文檔編號】H01L21/50GK103633038SQ201310628982
【公開日】2014年3月12日 申請日期:2013年11月29日 優(yōu)先權日:2013年11月29日
【發(fā)明者】王之奇, 喻瓊, 王蔚 申請人:蘇州晶方半導體科技股份有限公司