帶凸部的電子元器件及帶凸部的電子元器件的制造方法
【專利摘要】本發(fā)明的目的在于提供一種帶凸部的電子元器件及帶凸部的電子元器件的制造方法。該帶凸部的電子元器件及帶凸部的電子元器件的制造方法用于防止半導(dǎo)體芯片的特性變化及半導(dǎo)體基板與安裝基板之間的連接不良。帶凸部的電子元器件包括：電路基板（1）；以及多個(gè)凸部（B1、B2），該多個(gè)凸部（B1、B2）形成于電路基板（1）的基板主面上，所述多個(gè)凸部（B1、B2）在與基板主面平行的方向上的截面積不同。另外，凸部（B1、B2）中截面積較小的凸部（B1）在垂直方向上具有高度調(diào)整層（5）。
【專利說明】帶凸部的電子元器件及帶凸部的電子元器件的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及帶凸部的電子元器件及帶凸部的電子元器件的制造方法。
【背景技術(shù)】
[0002]在帶凸部的電子元器件、例如具有凸部的半導(dǎo)體基板中，已知有如下半導(dǎo)體基板:所述半導(dǎo)體基板具備多個(gè)在與該半導(dǎo)體基板主面平行的方向上的截面積不同的凸部(參照專利文獻(xiàn)I)。
[0003]現(xiàn)有技術(shù)文獻(xiàn)
[0004]專利文獻(xiàn)
[0005]專利文獻(xiàn)1:日本專利特開2001-223321號公報(bào)
【發(fā)明內(nèi)容】

[0006]發(fā)明所要解決的技術(shù)問題
[0007]如上所述，在以鍍膜來形成與半導(dǎo)體基板主面平行的方向上的截面積互不相同的凸部的情況下，由于鍍膜的成長速度根據(jù)截面積不同的凸部而不同，因此，會發(fā)生以下情況:即，在形成鍍膜后，對于每個(gè)截面積不同的凸部，距離基板主面的高度都各不相同。更詳細(xì)而言，由于凸部的截面積(直徑)越大鍍膜的成長速度越快，因此，對于截面積越大的凸部，距離基板主面的高度也越高。
[0008]在像這樣將形成有高度不同的凸部的半導(dǎo)體基板安裝于安裝基板的情況下,半導(dǎo)體基板會被安裝成向安裝基板傾斜。因此，半導(dǎo)體基板上的電路與安裝基板之間會產(chǎn)生不需要的電容，從而會導(dǎo)致發(fā)生半導(dǎo)體芯片的特性變化這樣的情況。
[0009]另外，在傾斜安裝半導(dǎo)體基板的情況下，應(yīng)力會集中于截面積較小的凸部與半導(dǎo)體基板之間的連接部、即距離主面的高度較低的凸部與半導(dǎo)體基板之間的連接部上，從而會導(dǎo)致發(fā)生半導(dǎo)體基板與安裝基板之間產(chǎn)生連接不良的情況。
[0010]本發(fā)明鑒于上述情況而完成，其目的在于防止半導(dǎo)體芯片的特性變化及半導(dǎo)體基板與安裝基板之間的連接不良。
[0011 ] 解決技術(shù)問題所采用的技術(shù)方案
[0012]為了解決上述問題，本發(fā)明的帶凸部的電子元器件的特征在于，包括:電路基板；以及第一及第二凸部，該第一及第二凸部形成于電路基板的主面上，所述第一及第二凸部在與所述主面平行的方向上的截面積不同，第一及第二凸部中截面積較小的凸部在相對于所述主面垂直的方向上具有高度調(diào)整層。
[0013]另外，本發(fā)明的帶凸部的電子元器件的制造方法包括在電路基板的主面上形成第一及第二凸部的工序，所述第一及第二凸部在與該主面平行的方向上的截面積互不相同，該形成凸部的工序包括在形成第一及第二凸部中截面積較小的凸部時(shí)、沿相對所述主面垂直的方向形成高度調(diào)整層的工序。
[0014]發(fā)明效果[0015]根據(jù)本發(fā)明，能防止半導(dǎo)體芯片的特性變化及半導(dǎo)體基板與安裝基板之間的連接不良。
【專利附圖】

【附圖說明】
[0016]圖1是本發(fā)明的實(shí)施方式I所涉及的帶凸部的電子元器件的剖視圖。
[0017]圖2是本發(fā)明的實(shí)施方式2所涉及的帶凸部的電子元器件的剖視圖。
[0018]圖3是表示制造本發(fā)明的實(shí)施方式I所涉及的帶凸部的電子元器件的工序的圖。
[0019]圖4是表示制造本發(fā)明的實(shí)施方式2所涉及的帶凸部的電子元器件的工序的圖。
[0020]圖5是制造實(shí)施方式I及實(shí)施方式2所涉及的帶凸部的電子元器件的工序的一個(gè)工序的說明圖。
[0021]圖6是本發(fā)明的實(shí)施方式4所涉及的功率放大器的框結(jié)構(gòu)圖。
[0022]圖7是表示構(gòu)成本發(fā)明的實(shí)施方式4所涉及的功率放大器的功率放大器模塊的安裝狀態(tài)的俯視圖。
[0023]圖8是圖7的I — I剖視圖。
【具體實(shí)施方式】
[0024](實(shí)施方式1:結(jié)構(gòu))
[0025]圖1是實(shí)施方式I所涉及的、例如半導(dǎo)體芯片等帶凸部的電子元器件(以下稱為電子元器件)的剖視圖。
[0026]電子元器件100的電路基板I是制造半導(dǎo)體基板、SAW (Surface Acoustic Wave:表面聲波)濾波器等的壓電基板。半導(dǎo)體基板例如是GaAs基板、Si基板等，壓電基板例如是水晶基板、LiTaO3基板、LiNbO3基板。在該電路基板I的基板主面Ia上形成半導(dǎo)體電路(未圖示)。
[0027]另外，在電路基板I上，包括圓柱形的凸部BI和B2，所述凸部BI和B2在與基板主面Ia平行的方向上的截面積(以下稱為截面積)互不相同，凸部BI的截面積SI比凸部B2的截面積S2要小。另外，凸部BI和B2距離基板主面Ia的高度都為50 μ m左右。這里，凸部B1、B2的主要材料是Cu，但除了 Cu以外，還可以使用Au，例如以電鍍來形成。電路基板I上除凸部BI和B2以外的區(qū)域形成有保護(hù)膜(例如SiNx:膜厚0.5 μ m) 8。此外，凸部BI和B2的形狀并不局限于圓柱形，也可以是棱柱形等。
[0028]凸部BI具有Au焊盤21、金屬層31、Cu柱41、以及調(diào)整層5，通過從電路基板I上依次層疊Au焊盤21、金屬層31、Cu柱41、以及調(diào)整層5而形成。另外，凸部B2具有Au焊盤22、金屬層32、以及Cu柱42，通過從電路基板I上依次層疊Au焊盤22、金屬層32、以及Cu柱42而形成。
[0029]Au焊盤21、22形成于電路基板I上,用作為電信號的輸入輸出電極。金屬層31、32例如是由Ti (膜厚0.1 μ m)及Cu (膜厚0.1 μ m)構(gòu)成的鍍敷用電極層。Cu柱41、42是利用電鍍而形成的層。高度調(diào)整層5是用于將基板主面Ia上的凸部BI的高度調(diào)整成與凸部B2相同的高度的、由Cu構(gòu)成的電極層，例如利用后述的噴墨法來形成。高度調(diào)整層5的截面積為SI，與凸部BI的截面積SI相同。
[0030]根據(jù)具有如上所述結(jié)構(gòu)的電子元器件100，即使存在兩個(gè)截面積不同的凸部BI及B2，也能使電路基板I的基板主面Ia上的高度、換言之是電子元器件100的高度變得均勻。其結(jié)果是，在將該電子元器件100經(jīng)由凸部BI及B2安裝于安裝基板的主面上時(shí)，能防止該電子元器件100發(fā)生傾斜，從而能防止電子元器件100與安裝基板之間發(fā)生連接不良(未連接凸部)。由此，能改善電子元器件100的安裝生產(chǎn)率。另外，由于電子元器件100不是傾斜地安裝于安裝基板，因此，電子元器件100的半導(dǎo)體電路與安裝基板之間不會產(chǎn)生不需要的電容，從而能防止半導(dǎo)體電路的特性發(fā)生變化。
[0031]另外，在上述實(shí)施方式中，對高度調(diào)整層5的材料與凸部BI的主要材料(Cu)相同的情況進(jìn)行了說明，但也可以采用不同的材料。例如，可以使用金、銀、鋁、鉬、鉭、鋯等來作為高度調(diào)整層5的材料。在使用金、銀、鋁的情況下，由于具有與作為主要材料的銅相同程度的機(jī)械特性，因此，能緩和因安裝凸部時(shí)的加熱而產(chǎn)生的熱應(yīng)力、以及加壓時(shí)的機(jī)械應(yīng)力。另外，在使用鉬、鉭、鋯的情況下，能提高安裝凸部時(shí)的焊接性。
[0032]另外，由于在凸部BI的前端配置有高度調(diào)整層5，因此，能使得相對基板主面Ia垂直的方向上的凸部BI的高度調(diào)整變得容易。
[0033]此外，高度調(diào)整層5的截面積SI與凸部BI的截面積SI相同。因此，凸部BI在平行方向上相對于電路基板I的基板主面Ia不會變大，因此，能減小電子元器件100的安裝面積。
[0034]此外，也可以將高度調(diào)整層5的電阻率設(shè)得與設(shè)置有高度調(diào)整層5的凸部BI的主要材料(Cu)的電阻率不同。作為高度調(diào)整層5的材料，在使用與凸部BI的主要材料不同的金屬材料、例如電阻值較大的金屬材料的情況下，能用凸部BI來形成電阻。因此，能使用凸部BI來作為電子元器件100內(nèi)的一個(gè)電路，從而能提高電子元器件100的設(shè)計(jì)自由度。
[0035](實(shí)施方式2:結(jié)構(gòu))
[0036]接下來，對實(shí)施方式2進(jìn)行說明。本實(shí)施方式2與實(shí)施方式I的不同之處在于，將高度調(diào)整層5設(shè)置于凸部BI的中間，換言之，在在高度調(diào)整層5上進(jìn)一步層疊勢壘金屬層、焊料層。此外，對與實(shí)施方式I相同的結(jié)構(gòu)標(biāo)注相同的標(biāo)號并省略詳細(xì)說明。
[0037]如圖2所示，對于電子元器件101的凸部BI，將勢壘金屬層61、焊料層71依次層疊于高度調(diào)整層5，對于凸部B2，將勢壘金屬層62、焊料層72依次層疊于Cu柱42。勢壘金屬層61及焊料層71的截面積為SI，勢壘金屬層62及焊料層72的截面積為S2。
[0038]勢壘金屬層61、62分別是例如以Ni (膜厚0.5 μ m)為材料的層。另外，焊料層71、72分別是由例如以Ag-Sn為材料的焊料所構(gòu)成的層。
[0039]根據(jù)本實(shí)施方式2的電子元器件101，由于將高度調(diào)整層5配置于凸部BI的中間(并非凸部BI的前端的層和基板主面?zhèn)鹊膶?，因此，能在凸部BI的前端配置其他與凸部B2相同的金屬材料(本實(shí)施方式2中焊料:Ag-Sn)等，從而能使各凸部B1、B2中的電學(xué)特性和電連接可靠性變得相同。
[0040]此外，作為高度調(diào)整層5的材料，也可以使用SiNx、SiO2等構(gòu)成絕緣膜的材料。若采用上述結(jié)構(gòu)，則Cu柱41-高度調(diào)整層5-勢壘金屬層61 (金屬-絕緣體-金屬)成為MM(Metal Insulation Metal:金屬-絕緣體-金屬)電容,從而能在電子元器件101內(nèi)形成電容器。在將這樣的凸部BI安裝于另外準(zhǔn)備的安裝基板等上的情況下，雖然凸部BI起到作為端子電極的功能，但能在該端子電極中形成MM電容，能只使高頻信號通過并切斷來自電源的信號、控制信號等直流信號。[0041](實(shí)施方式3:結(jié)構(gòu))
[0042]下面，利用圖2對實(shí)施方式3進(jìn)行說明。本實(shí)施方式3與實(shí)施方式2的不同之處在于，使焊料層71、72的各材料根據(jù)凸部的截面積而不同。此外，對與實(shí)施方式2相同的結(jié)構(gòu)標(biāo)注相同的標(biāo)號并省略圖示及詳細(xì)說明。
[0043]使用Sn-Bi來作為圖2所示的焊料層71的材料，使用Ag-Sn來作為焊料層72的材料。換言之，在截面積較小的凸部BI中，使用熔點(diǎn)比Ag-Sn類焊料要低的Sn-Bi類焊料，在截面積較大的凸部B2中，使用熔點(diǎn)較高的Ag-Sn類焊料。
[0044]根據(jù)本實(shí)施方式3的電子元器件101，在再流焊工序等中使凸部B1、B2的焊料層71、72熔融并固化的情況下(例如在將該電子元器件101安裝于安裝基板的情況下)，截面積較大的凸部B2的焊料層72最先在高溫下發(fā)生固化，接著在低溫下截面積較小的凸部BI的焊料層71發(fā)生固化。在焊料層發(fā)生固化時(shí)，因焊料層中所含有的溶劑等發(fā)生蒸發(fā)而產(chǎn)生收縮應(yīng)力。由于凸部的截面積越大其收縮應(yīng)力越大，因此，通過先使截面積較大的凸部B2發(fā)生固化，能降低截面積較小的凸部BI發(fā)生固化時(shí)所施加的收縮應(yīng)力。因此，能提高凸部BI及B2相對于安裝基板的連接可靠性。
[0045](實(shí)施方式1:制造方法)
[0046]接著，參照圖3對實(shí)施方式I的電子元器件100的制造方法進(jìn)行詳細(xì)說明。
[0047]首先，在使用通常的半導(dǎo)體工藝在電路基板I上形成半導(dǎo)體電路(未圖示)后，利用光刻技術(shù)等將SiNx保護(hù)膜8進(jìn)行開口以使Au焊盤(電信號輸入輸出焊盤)21、22露出(圖3(a))。
[0048]接著，例如利用濺射法在該半導(dǎo)體電路的整個(gè)面上依次層疊成為鍍敷用電極的Ti(膜厚0.1ymWPCu (膜厚0.1 μ m)(圖3 (b))。由此形成金屬層3。
[0049]接著，將抗蝕膜9覆蓋于金屬層3上，用光掩膜來進(jìn)行曝光、顯影，在形成Cu柱41、42的部分上設(shè)置開口(圖3 (C))。
[0050]接著，利用電鍍使上述抗蝕膜開口部析出Cu以形成Cu柱41、42 (圖3 (d))。此時(shí)，由于由電鍍所產(chǎn)生的成長速度根據(jù)截面積的不同而不同，因此，截面積SI的Cu柱41與截面積S2 O SI)的Cu柱42高度不同。如圖所示，Cu柱42距離電路基板I的基板主面Ia的高度比Cu柱41要高。
[0051]接著，進(jìn)行抗蝕膜的去除、以及除Cu柱41、42以外的鍍敷用電極的蝕刻去除(圖3(e))。
[0052]接著，利用濺射法，只在所希望的Cu柱上層疊包含Cu的導(dǎo)電性糊料，以用于進(jìn)行調(diào)整。此外，在制造方法中，在凸部BI的Cu柱41上層疊Cu原料(圖3 (f))。
[0053]接著，利用加熱處理來使利用濺射法而層疊的Cu原料發(fā)生固化(圖3(g))。由此，在凸部BI上形成上述的高度調(diào)整層5。
[0054]經(jīng)過以上的工序(圖3 (a)?(g))，能制造上述實(shí)施方式I的電子元器件100。此夕卜，除了濺射法以外，還能使用光刻技術(shù)、或厚膜印刷等，來形成高度調(diào)整層5，但由于濺射法中能用液滴狀的導(dǎo)電性糊料來形成高度調(diào)整層5，因此，能高精度地形成高度調(diào)整層5。
[0055](實(shí)施方式2及實(shí)施方式3:制造方法)
[0056]接著，參照圖4對制造實(shí)施方式2的電子元器件101的方法進(jìn)行詳細(xì)說明。此外，工序(a)?(g)與用圖3所描述的工序(a)?(g)相同，因此，省略圖示及說明，對工序(g)之后的工序(h)?(k)進(jìn)行詳細(xì)說明。
[0057]在經(jīng)過加熱固化工序(圖3 (g))后，利用濺射法使勢壘金屬原料(例如包含Ni的導(dǎo)電性糊料)層疊于所有Cu柱41、42上(圖4 (h))，實(shí)施加熱處理來使所層疊的Ni原料固化(圖4(i))。由此，在凸部BI的高度調(diào)整層5和凸部B2的Cu柱42上分別形成勢壘金屬層 61、62。
[0058]接著，利用濺射法使焊料原料(例如Ag-Sn)層疊于所有勢壘金屬層61、62上(圖4(j))，實(shí)施加熱處理以使所層疊的焊料原料固化(圖4 (k))。由此，在勢壘金屬層61、62上分別層疊焊料層71、72。
[0059]經(jīng)過以上的工序(圖3 (a)?(g)及圖4 (h)?(k))，能制造上述實(shí)施方式2的電子元器件101。此外，能使得層疊于勢壘金屬層61、62上的焊料材料不同，從而制造實(shí)施方式3的電子兀器件101。
[0060]此外，在上述實(shí)施方式I?實(shí)施方式3中，對電路基板I的基板主面Ia上形成有凸部BI及B2的情況進(jìn)行了說明，但本發(fā)明并不局限于此。例如，本發(fā)明的電子元器件100或101也能采用以下結(jié)構(gòu):即，設(shè)置三個(gè)以上凸部且所述凸部的與基板主面Ia平行的截面積不同，并在所述凸部中的至少一個(gè)凸部上設(shè)置高度調(diào)整層5。
[0061]另外，在上述實(shí)施方式I?實(shí)施方式3中，對利用高度調(diào)整層5來使凸部BI距離基板主面Ia的高度與凸部B2距離基板主面Ia的高度相同的情況進(jìn)行了說明，但本發(fā)明并不局限于此。例如，也可以采用以下結(jié)構(gòu):即，凸部BI和凸部B2分別具有高度調(diào)整層5，使得距離基板主面Ia的高度成為規(guī)定的高度。
[0062](高度調(diào)整層的形成工序)
[0063]接著，對利用圖3所說明的多個(gè)工序中的一個(gè)工序、即形成高度調(diào)整層5的工序(圖3 (f))進(jìn)行詳細(xì)說明。
[0064]圖5是表示形成高度調(diào)整層5的結(jié)構(gòu)的圖。如圖5所示，形成高度調(diào)整層5的噴墨系統(tǒng)Iio具有:測量電子元器件100的凸部BI等的高度的凸部高度測量裝置120 ;使晶片W移動的平臺130 ;利用使用導(dǎo)電性糊料的濺射法來形成高度調(diào)整層5的噴射裝置140 ；以及控制凸部高度測量裝置120、平臺130及噴射裝置140的控制裝置150。另外，晶片W具有多個(gè)電子元器件100 (以下，在本說明中，也將電子元器件100稱為電子元器件A、B、C、D)。
[0065]首先，基于控制裝置150的控制，平臺130使晶片W根據(jù)規(guī)定的位置進(jìn)行移動。例如，也可以利用攝像機(jī)等預(yù)先對晶片W進(jìn)行攝像，對該攝像圖像進(jìn)行處理從而對Cu柱41的位置進(jìn)行檢測，基于該檢測結(jié)果使晶片W移動。或者，也可以將晶片W內(nèi)的Cu柱41的位置等信息預(yù)先存儲于控制裝置150內(nèi)的規(guī)定存儲器中，根據(jù)該存儲器中所存儲的信息來使晶片W移動。
[0066]在移動晶片W以使Cu柱41位于凸部高度測量裝置120的垂直下方時(shí)，凸部高度測量裝置120利用激光等來對該Cu柱41距離基板主面Ia的高度進(jìn)行測量，并將表示該測量到的柱41的高度及Cu柱41的位置(晶片W內(nèi)的坐標(biāo))的控制信息發(fā)送至控制裝置150。凸部高度測量裝置120移動晶片W，每當(dāng)各電子元器件100的Cu柱41位于垂直下方時(shí)執(zhí)行該處理。
[0067]接著，利用平臺130來移動晶片W，在測量了上述凸部高度后的Cu柱41位于噴射裝置140的垂直下方的情況下，控制裝置150基于該控制信息中所包含的Cu柱41距離基板主面Ia上的高度，來對濺射噴射量進(jìn)行調(diào)整，使得Cu柱41 (凸部BI)的高度與Cu柱42(凸部B2)的高度相同，噴射裝置140將Cu原料吐出至Cu柱41上。這里，濺射噴射量可以預(yù)先設(shè)定，或者也可以計(jì)算出對應(yīng)于Cu柱42的高度與Cu柱41的高度之差的量，并將該計(jì)算出的量作為噴射量。這樣，通過將Cu原料層疊于Cu柱41上來進(jìn)行加熱處理，從而形成高度調(diào)整層5。
[0068]利用形成該高度調(diào)整層5的工序，即使存在多個(gè)具有高度調(diào)整層5的Cu柱41，也能以一次工藝在晶片W內(nèi)的所有電子元器件A、B、C、D等的Cu柱41上形成高度調(diào)整層5，從而無需復(fù)雜的工藝。
[0069]此外，在電子元器件100采用以下結(jié)構(gòu)的情況下:即，設(shè)置有三個(gè)以上凸部且該凸部在相對于基板主面Ia平行的方向上的截面積不同，在這種情況下，也能夠以使得成為與距離基板主面Ia最遠(yuǎn)的凸部具有相同的高度的方式，來在其它凸部的Cu柱中的至少一個(gè)Cu柱上形成高度調(diào)整層5。另外，在電子元器件100采用以下結(jié)構(gòu)的情況下:S卩，分別在凸部BI和凸部B2上形成高度調(diào)整層5，以使得距離基板主面Ia的高度成為規(guī)定高度，在這種情況下，也可以分別在各凸部BI及B2上形成高度調(diào)整層5，使得成為該規(guī)定的高度。在這些情況下，也能以一次工藝在晶片W內(nèi)成為對象的所有Cu柱(凸部)上形成高度調(diào)整層5，從而無需復(fù)雜的工藝。
[0070](實(shí)施方式4:結(jié)構(gòu))
[0071]接下來，對實(shí)施方式4進(jìn)行說明。本實(shí)施方式4中說明將本發(fā)明的電子元器件100進(jìn)行倒裝芯片安裝而形成的功率放大器200。
[0072]圖6是表示功率放大器200的框結(jié)構(gòu)的圖。如圖6所示，功率放大器200包括:作為高頻信號的輸入端子的高頻輸入端子210 ;將來自高頻輸入端子210的輸入信號進(jìn)行放大的第一放大電路230和第二放大電路250 ;以及作為高頻信號的輸出端子的高頻輸出端子270，并具有:將高頻輸入端子210與第一放大電路230的輸入端子之間的阻抗進(jìn)行匹配的輸入匹配電路220 ;將第一放大電路230的輸出端子與第二放大電路250之間的阻抗進(jìn)行匹配的段間匹配電路240 ；以及將第二放大電路250的輸出端子與高頻輸出端子270之間的阻抗進(jìn)行匹配的輸出匹配電路260。
[0073]圖7是表示構(gòu)成功率放大器200的功率放大器模塊300的安裝狀態(tài)的俯視圖，圖8是圖7的1-1剖視圖。
[0074]如圖8所示，功率放大器模塊300由三個(gè)絕緣體層311?313和四個(gè)導(dǎo)體層321?324交替層疊而構(gòu)成，在導(dǎo)體層322上芯片倒裝安裝有電子元器件100。另外，如圖7及圖8所示，在功率放大器模塊300的絕緣體層311上的多個(gè)導(dǎo)體層321上，以連接各導(dǎo)體層321的方式配置有多個(gè)無源元件301。
[0075]根據(jù)本實(shí)施方式4的功率放大器模塊300，將凸部BI經(jīng)高度調(diào)整層5調(diào)整后的電子元器件100或101進(jìn)行芯片倒裝安裝，因此，在與安裝基板的導(dǎo)體層322進(jìn)行連接的情況下，能防止發(fā)生連接不良(未連接凸部)，從而能防止功率放大器的制造生產(chǎn)率下降。另外，能防止電子元器件100的半導(dǎo)體電路的特性發(fā)生變化。此外，能對電子元器件100或101的機(jī)械特性及電氣特性進(jìn)行調(diào)整。
[0076]此外，上述實(shí)施方式I?實(shí)施方式4用于使本發(fā)明變得容易理解，并非用于對本發(fā)明進(jìn)行限定性解釋。本發(fā)明在不脫離其技術(shù)思想的情況下可以進(jìn)行變更/改進(jìn)，并且本發(fā)明還包含其等同方案。
[0077]標(biāo)號說明
[0078]I 電路基板
[0079]Ia 基板主面
[0080]2、21、22 Au 焊盤
[0081]3、31、32 金屬層
[0082]4、41、42 Cu 柱
[0083]5 調(diào)整層
[0084]61,62勢壘金屬層
[0085]71、72 焊料層
[0086]8 保護(hù)膜
[0087]100、101帶凸部的電子元器件
[0088]110噴墨系統(tǒng)
[0089]200功率放大器
[0090]300功率放大器模塊
[0091]B1、B2 凸部
【權(quán)利要求】
1.一種帶凸部的電子元器件，其特征在于，包括: 電路基板；以及 第一及第二凸部，該第一及第二凸部形成于所述電路基板的主面上，所述第一及第二凸部在與所述主面平行的方向上的截面積互不相同， 所述第一及第二凸部中截面積較小的凸部在所述垂直方向上具有高度調(diào)整層。
2.如權(quán)利要求1所述的帶凸部的電子元器件，其特征在于， 所述高度調(diào)整層配置于設(shè)置有該調(diào)整層的凸部的前端。
3.如權(quán)利要求1所述的帶凸部的電子元器件，其特征在于， 所述高度調(diào)整層配置于設(shè)置有該高度調(diào)整層的凸部的所述垂直方向的中間。
4.如權(quán)利要求1至3的任一項(xiàng)所述的帶凸部的電子元器件，其特征在于， 所述高度調(diào)整層在與所述主面平行的方向上的截面積、和具有該高度調(diào)整層的凸部在垂直方向上的截面積相同。
5.如權(quán)利要求1至4的任一項(xiàng)所述的帶凸部的電子元器件，其特征在于， 所述高度調(diào)整層的電阻率與設(shè)置有該高度調(diào)整層的凸部的主材料的電阻率不同。
6.如權(quán)利要求1至5的任一項(xiàng)所述的帶凸部的電子元器件，其特征在于， 所述第一及第二凸部的前端分別具有焊料層， 所述第一及第二凸部中，與所述主面平行的方向上的截面積較大的凸部的焊料層的熔點(diǎn)要高于與所述主面平行的方向上的截面積較小的凸部的焊料層的熔點(diǎn)。
7.一種帶凸部的電子元器件，其特征在于，包括: 電路基板；以及 第一及第二凸部，該第一及第二凸部形成于所述電路基板的主面上，所述第一及第二凸部在與所述主面平行的方向上的截面積不同， 所述第一及第二凸部分別具有以距離所述基板主面的高度為基準(zhǔn)高度的高度調(diào)整層。
8.一種帶凸部的電子元器件的制造方法，其特征在于， 包括:將相對于電路基板的主面平行的方向上截面積互不相同的第一及第二凸部形成于所述主面上的工序， 所述形成工序中包含在形成所述第一及第二凸部中截面積較小的凸部時(shí)、沿所述垂直方向形成高度調(diào)整層的工序。
【文檔編號】H01L21/60GK103855118SQ201310647631
【公開日】2014年6月11日 申請日期:2013年12月4日 優(yōu)先權(quán)日:2012年12月5日
【發(fā)明者】大部功, 長壁伸也 申請人:株式會社村田制作所