半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件及其制造方法。在一些實(shí)施例中，半導(dǎo)體器件包括配置在工件上方的導(dǎo)電部件，每個(gè)導(dǎo)電部件都包括導(dǎo)線部分和通孔部分。阻擋層配置在每個(gè)導(dǎo)電部件的側(cè)壁上和每個(gè)導(dǎo)電部件的通孔部分的底面上。阻擋層包括介電層。第一絕緣材料層配置在每個(gè)導(dǎo)電部件的部分導(dǎo)線部分之下。第二絕緣材料層配置在導(dǎo)電部件之間。第三絕緣材料層配置在第一絕緣材料層和第二絕緣材料層之下。每個(gè)導(dǎo)電部件的通孔部分的下部形成在第三絕緣材料層內(nèi)。第二絕緣材料層的介電常數(shù)低于第一絕緣材料層和第三絕緣材料層的介電常數(shù)。
【專利說(shuō)明】半導(dǎo)體器件及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明總的來(lái)說(shuō)涉及半導(dǎo)體領(lǐng)域，更具體地，涉及半導(dǎo)體器件及其制造方法。

【背景技術(shù)】
[0002]半導(dǎo)體器件用于諸如個(gè)人電腦、手機(jī)、數(shù)碼相機(jī)和其他電子設(shè)備的各種電子應(yīng)用中。半導(dǎo)體器件通常通過(guò)提供工件、在工件上方形成各種材料層以及使用光刻對(duì)各種材料層進(jìn)行圖案化來(lái)制造，以形成集成電路。
[0003]半導(dǎo)體工業(yè)通過(guò)不斷降低最小部件尺寸來(lái)持續(xù)提高集成電路(S卩，晶體管、二極管、電阻器和電容器等)的各種電子元件的集成密度，這允許將更多元件集成在給定區(qū)域中。
[0004]諸如金屬或半導(dǎo)體的導(dǎo)電材料用于半導(dǎo)體器件中，用于制造集成電路的電氣連接。多年來(lái)，鋁用作用于電氣連接的導(dǎo)電材料的金屬，而二氧化硅用作絕緣體。然而，由于器件的尺寸減小，用于導(dǎo)體和絕緣體的材料已經(jīng)改變，以提高器件性能。在一些應(yīng)用中，現(xiàn)在經(jīng)常將銅用作用于互連的導(dǎo)電材料。介電常數(shù)低于二氧化硅的低介電常數(shù)(k)材料和超低k (ELK)材料已經(jīng)開始在一些設(shè)計(jì)中被用作互連之間的絕緣材料。


【發(fā)明內(nèi)容】

[0005]根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體器件，包括:多個(gè)導(dǎo)電部件，配置在工件上方，多個(gè)導(dǎo)電部件的每一個(gè)都包括導(dǎo)線部分和通孔部分；阻擋層，配置在多個(gè)導(dǎo)電部件的每一個(gè)的側(cè)壁上和多個(gè)導(dǎo)電部件的每一個(gè)的通孔部分的底面上；第一絕緣材料層，配置在多個(gè)導(dǎo)電部件的每一個(gè)的導(dǎo)線部分的一部分之下；第二絕緣材料層，配置在多個(gè)導(dǎo)電部件之間；以及第三絕緣材料層，配置在第一絕緣材料層和第二絕緣材料層之下，其中，多個(gè)導(dǎo)電部件的每一個(gè)的通孔部分的下部形成在第三絕緣材料層內(nèi)，并且第二絕緣材料層的介電常數(shù)低于第一絕緣材料層或第三絕緣材料層的介電常數(shù)。
[0006]優(yōu)選地，阻擋層包括介電層。
[0007]優(yōu)選地，介電層包括選自基本上由3^510隊(duì)51(:、8隊(duì)8吧1、非晶8和它們的組合組成的組的材料。
[0008]優(yōu)選地，介電層的厚度介于大約5埃與大約100埃之間。
[0009]優(yōu)選地，阻擋層還包括配置在介電層上方的金屬層。
[0010]優(yōu)選地，第一絕緣材料層或第三絕緣材料層的孔隙率介于大約5%與大約15%之間，或第一絕緣材料層或第三絕緣材料層的介電常數(shù)(k)為大約2.0以上。
[0011]優(yōu)選地，第二絕緣材料層的孔隙率為大約15%以上，或第二絕緣材料層的介電常數(shù)(k)為大約3.0以下。
[0012]根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件，包括:第一蝕刻停止層，配置在工件上方；第一絕緣材料層，配置在第一蝕刻停止層上方；第二蝕刻停止層，配置在第一絕緣材料層上方；多個(gè)導(dǎo)電部件，配置在工件上方，多個(gè)導(dǎo)電部件的每一個(gè)都包括導(dǎo)線部分和通孔部分，多個(gè)導(dǎo)電部件的每一個(gè)的通孔部分的一部分形成在第一絕緣材料層和第二蝕刻停止層中；阻擋層，配置在多個(gè)導(dǎo)電部件的每一個(gè)的側(cè)壁上和多個(gè)導(dǎo)電部件的每一個(gè)的通孔部分的底面上；第二絕緣材料層，在第二蝕刻停止層上方配置在多個(gè)導(dǎo)電部件的每一個(gè)的導(dǎo)線部分的一部分之下；以及第三絕緣材料層，配置在多個(gè)導(dǎo)電部件之間，其中，第三絕緣材料層的介電常數(shù)低于第一絕緣材料層或第二絕緣材料層的介電常數(shù)。
[0013]優(yōu)選地，第一絕緣材料層、第二絕緣材料層或第三絕緣材料層包括S1CH。
[0014]優(yōu)選地，第一蝕刻停止層或第二蝕刻停止層包括選自基本上由氧化硅、氮化硅、碳化硅、硼化硅、非晶硼、氮化硼和它們的組合組成的組的材料。
[0015]優(yōu)選地，第一蝕刻停止層或第二蝕刻停止層的厚度介于大約25埃與大約500埃之間。
[0016]優(yōu)選地，第一絕緣材料層和第二絕緣材料層與第三絕緣材料層的材料量比介于大約1:3與大約3:1之間。
[0017]根據(jù)本發(fā)明的又一方面，提供了一種制造半導(dǎo)體器件的方法，包括:在工件上方形成第一蝕刻停止層；在第一蝕刻停止層上方形成第一絕緣材料層；在第一絕緣材料層上方形成第二蝕刻停止層；在第二蝕刻停止層上方形成第二絕緣材料層；使用雙鑲嵌工藝圖案化第二絕緣材料層、第二蝕刻停止層和第一絕緣材料層以在第二絕緣材料層、第二蝕刻停止層和第一絕緣材料層中形成用于多個(gè)導(dǎo)電部件的圖案；在圖案化后的第二絕緣材料層、第二蝕刻停止層和第一絕緣材料層上方形成阻擋層；在阻擋層上方形成導(dǎo)電材料以在第二絕緣材料層、第二蝕刻停止層和第一絕緣材料層中形成多個(gè)導(dǎo)電部件；去除多個(gè)導(dǎo)電部件之間的第二絕緣材料層，留下配置在多個(gè)導(dǎo)電部件的每一個(gè)的一部分之下的部分第二絕緣材料層；以及在多個(gè)導(dǎo)電部件之間形成第三絕緣材料層。
[0018]優(yōu)選地，形成第三絕緣材料層包括旋涂工藝、原子層沉積(ALD)工藝或可流動(dòng)工藝。
[0019]優(yōu)選地，該方法還包括:在形成阻擋層之前，以選自基本上由NH3、N2、H2和它們的組合組成的組的材料預(yù)處理第二絕緣材料層和第一絕緣材料層。
[0020]優(yōu)選地，阻擋層包括介電層，并且形成阻擋層的介電層包括等離子體增強(qiáng)化學(xué)汽相沉積(PECVD)工藝或原子層沉積(ALD)工藝。
[0021]優(yōu)選地，去除多個(gè)導(dǎo)電部件之間的第二絕緣材料層包括使用等離子體氧化物或包含C4F8、N2、02或Ar的氣體的干回蝕工藝。
[0022]優(yōu)選地，第三絕緣材料層比第一絕緣材料層或第二絕緣材料層更加多孔。
[0023]優(yōu)選地，第二蝕刻停止層包括用于去除多個(gè)導(dǎo)電部件之間的第二絕緣材料層的蝕刻停止。
[0024]優(yōu)選地，形成第一絕緣材料層或第二絕緣材料層包括化學(xué)汽相沉積(CVD)工藝、等離子體增強(qiáng)化學(xué)汽相沉積(PECVD)工藝、旋涂工藝或物理汽相沉積(PVD)工藝。

【專利附圖】

【附圖說(shuō)明】
[0025]為了更完全地理解本發(fā)明及其優(yōu)勢(shì)，現(xiàn)結(jié)合附圖參考下面的說(shuō)明書，在附圖中:
[0026]圖1至圖3和圖5至圖9示出了根據(jù)本發(fā)明的一些實(shí)施例的處于制造各個(gè)階段的半導(dǎo)體器件的截面圖；
[0027]圖4是根據(jù)一些實(shí)施例的圖3的部分的更詳細(xì)的視圖；
[0028]圖10至圖17是根據(jù)一些實(shí)施例的處于制造各個(gè)階段的半導(dǎo)體器件的截面圖；以及
[0029]圖18是根據(jù)一些實(shí)施例的制造半導(dǎo)體器件的方法的流程圖。
[0030]除非另有聲明，不同附圖中相應(yīng)的數(shù)字和符號(hào)指的是相應(yīng)的部分。繪制的附圖用以說(shuō)明實(shí)施例的相關(guān)方面，且沒有必要按比例繪制附圖。

【具體實(shí)施方式】
[0031]下面詳細(xì)討論了本發(fā)明的一些實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了可在各種特定環(huán)境中實(shí)現(xiàn)的多個(gè)可應(yīng)用的發(fā)明概念。討論的特定實(shí)施例僅僅是制造和使用本發(fā)明的具體方式的說(shuō)明，而不限制本發(fā)明的范圍。
[0032]本發(fā)明的一些實(shí)施例與用于半導(dǎo)體器件的制造方法和結(jié)構(gòu)相關(guān)。在此將描述半導(dǎo)體器件及其制造方法，包括利用混合絕緣材料作為金屬間介電aMD)層的形成雙鑲嵌互連的新方法。
[0033]圖1至圖3和圖5至圖9示出了根據(jù)本發(fā)明的一些實(shí)施例的處于制造各個(gè)階段的半導(dǎo)體器件100的截面圖。首先參見圖1，示出了半導(dǎo)體器件100的截面圖。為制造半導(dǎo)體器件100，提供了工件102。例如，工件102可包括包含硅或其他半導(dǎo)體材料的半導(dǎo)體襯底且可由絕緣層覆蓋。工件102也可包括未示出的其他有源元件或電路。例如，工件102可包括單晶硅上方的氧化硅。工件102可包括其他導(dǎo)電層或其他半導(dǎo)體元件，例如，晶體管、二極管等。作為實(shí)例，GaAs、InP、Si/Ge或SiC的化合物半導(dǎo)體可用于代替硅。作為實(shí)例，工件102可包括絕緣體上硅(SOI)襯底或絕緣體上鍺(G0I)襯底。在一些實(shí)施例中，作為另一個(gè)實(shí)例，工件102包括封裝器件的中介襯底。
[0034]如圖1所示，蝕刻停止層104沉積或形成在工件102上方。蝕刻停止層104包括相對(duì)于隨后沉積的絕緣材料層106具有蝕刻選擇性的材料。例如，蝕刻停止層104包括比絕緣材料層106蝕刻得更慢的材料。在一些實(shí)施例中，例如，蝕刻停止層104所包括的絕緣材料包含諸如S1、C、N、0、Η或B中的兩種或多種材料的組合。在一些實(shí)施例中，作為實(shí)例，蝕刻停止層104包括諸如氧化硅、氮化硅、碳化硅、硼化硅、非晶硼、氮化硼的化合物、其他材料或它們的多層或組合。在一些實(shí)施例中，蝕刻停止層104的厚度介于大約25埃與大約500埃之間?？蛇x地，蝕刻停止層104可包括其他尺寸和材料。蝕刻停止層104可使用化學(xué)汽相沉積(CVD )、物理汽相沉積(PVD )或其他方法形成。
[0035]如圖1所示,絕緣材料層106沉積或形成在蝕刻停止層104上方。絕緣材料層106在此也稱為第一絕緣材料層106。作為實(shí)例，絕緣材料層106包括諸如碳或碳/氫摻雜的二氧化硅(S1CH)的介電材料、其他絕緣體、或它們的組合或多層。作為實(shí)例，絕緣材料層106的厚度介于大約300埃與大約1000埃之間。在一些實(shí)施例中，例如，絕緣材料層106的介電常數(shù)或k值為大約3.0或以上。在其他實(shí)施例中，絕緣材料層106的k值為大約2.0以上，優(yōu)選2.4或以上。絕緣材料層106包括具有小于大約3.9 (二氧化硅的介電常數(shù))的介電常數(shù)的低k材料。作為實(shí)例，絕緣材料層106可通過(guò)CVD工藝、等離子體增強(qiáng)CVD (PECVD)工藝、旋涂工藝或PVD工藝形成。可選地，絕緣材料層106可包括其他材料和尺寸，且可使用其他方法形成。
[0036]絕緣材料層106包括相對(duì)密集的材料。在一些實(shí)施例中，第一絕緣材料層106比隨后沉積的第二絕緣材料層126(圖1中未示出，參見圖8)更加密集。第一絕緣材料層106比第二絕緣材料層126更加少孔。在一些實(shí)施例中，例如，第一絕緣材料層106孔隙率介于大約5%與大約15%之間。在一些實(shí)施例中，第一絕緣材料層106的介電常數(shù)大于第二絕緣材料層126的介電常數(shù)?？蛇x地，第一絕緣材料層106和第二絕緣材料層126可具有其他性能和其他相關(guān)性能。
[0037]接著，如圖2所示，將蝕刻停止層104用作蝕刻停止，使用光刻工藝圖案化第一絕緣材料層106。例如，可在第一絕緣材料層106上方沉積光刻膠層(未示出)。利用絕緣材料層106的期望圖案，使用光刻對(duì)光刻膠層進(jìn)行圖案化?？赏ㄟ^(guò)將光刻膠層暴露于從其上具有期望圖案的光刻膠掩膜透過(guò)或反射的能量來(lái)對(duì)光刻膠層進(jìn)行圖案化。顯影光刻膠層，然后灰化或蝕刻掉光刻膠的曝光或未曝光部分(取決于光刻膠是正性還是負(fù)性)。然后將絕緣材料層106暴露于蝕刻工藝，去除絕緣材料層106的未被光刻膠層覆蓋的部分。如圖2所示，在蝕刻工藝期間，也可去除蝕刻停止層104的部分。然后去除光刻膠層。
[0038]根據(jù)一些實(shí)施例，使用雙鑲嵌工藝圖案化第一絕緣材料層106以形成用于導(dǎo)電部件的圖案108。例如，第一絕緣材料層106中的用于導(dǎo)電部件的圖案108可包括包含用于導(dǎo)線的圖案的上部和包含用于導(dǎo)電通孔的圖案的下部?？墒褂脙蓚€(gè)光刻膠層、光刻步驟和蝕刻步驟以形成第一絕緣材料層106中的圖案108 ;例如，一個(gè)光刻和蝕刻步驟用于形成圖案108的導(dǎo)線部分，而另一個(gè)光刻和蝕刻步驟用于形成圖案108的通孔部分?？墒褂猛變?yōu)先或?qū)Ь€優(yōu)先雙鑲嵌方法?？蛇x地，在單層光刻膠之上可使用兩個(gè)光刻步驟分別圖案化通孔圖案和導(dǎo)線圖案，然后同時(shí)蝕刻。在一些實(shí)施例中，可直接利用雙鑲嵌圖案108圖案化第一絕緣材料層106。也可使用其他雙鑲嵌方法以形成第一絕緣材料層106中的圖案108。
[0039]蝕刻停止層104在用于圖案化絕緣材料層106的蝕刻工藝中充當(dāng)終點(diǎn)檢測(cè)器，例如，在用于形成導(dǎo)電部件圖案的下部通孔部分的蝕刻工藝中。例如，可監(jiān)測(cè)放有用于蝕刻工藝的半導(dǎo)體器件100的室中的化學(xué)物質(zhì)，以檢測(cè)蝕刻停止層104的一種或多種組分。例如，當(dāng)檢測(cè)到蝕刻停止層104的一種或多種組分時(shí)，停止蝕刻工藝。在一些實(shí)施例中，例如，可選擇蝕刻停止層104的厚度，從而使得當(dāng)蝕刻工藝到達(dá)蝕刻停止層104時(shí)基本將蝕刻停止層104全部去除或剩余一些蝕刻停止層104。在其他實(shí)施例中，作為另一個(gè)實(shí)例，終點(diǎn)檢測(cè)系統(tǒng)或方法可涉及監(jiān)測(cè)蝕刻工藝的化學(xué)物質(zhì)以檢測(cè)何時(shí)停止檢測(cè)到蝕刻停止層104的一種或多種組分，在此時(shí)停止蝕刻工藝?？蛇x地，可使用其他類型的終點(diǎn)檢測(cè)方法以確定何時(shí)已經(jīng)到達(dá)蝕刻停止層104 (表明應(yīng)該停止用于絕緣材料層106的蝕刻工藝)。
[0040]如圖3所示，然后阻擋層110形成在第一絕緣材料層106中的圖案108上方。如圖3中110’處的虛位(例如，虛線)所示，在一些實(shí)施例中，阻擋層110的部分也可形成在第一絕緣材料層106的頂面上方。圖4中示出了圖3的部分的更詳細(xì)的視圖，其示出了根據(jù)一些實(shí)施例的包括多層的阻擋層110。
[0041]在一些實(shí)施例中，阻擋層110包括由介電層112組成的單層。介電層112包括適合于起阻擋作用的介電材料。在其他實(shí)施例中，阻擋層110包括介電層112和配置在介電層112上方的金屬層114。金屬層114包括適合于起阻擋作用的金屬材料。
[0042]在一些實(shí)施例中，介電層112包括諸如SiN、SiCN、SiC、BN、BNS1、非晶B的材料或它們的組合或多層。在一些實(shí)施例中，阻擋層110的介電層112的厚度介于大約5埃與大約100埃之間。在其他實(shí)施例中，介電層112的厚度介于大約10埃與大約30埃之間。在一些實(shí)施例中，介電層112使用PEV⑶或原子層沉積(ALD)形成。在一些實(shí)施例中，在形成介電層112之前，預(yù)處理圖案化的第一絕緣材料層106。作為實(shí)例，預(yù)處理可包括NH3、N2、H2、其他物質(zhì)或它們的組合。在一些實(shí)施例中，預(yù)處理提高隨后沉積的導(dǎo)電材料120 (參見圖5)和第一絕緣材料層106之間的附著力。可選地，介電層112可包括其他材料和尺寸，介電層112可使用其他方法形成，并且可不使用預(yù)處理。
[0043]在一些實(shí)施例中，金屬層114包括在阻擋層110中。在其他實(shí)施例中，金屬層114未包括在阻擋層110中。如圖4所示，金屬層114形成在介電層112上方。在一些實(shí)施例中，金屬層114包括了&隊(duì)11隊(duì)&)、了&、1?11、11或它們的組合或多層。在一些實(shí)施例中，金屬層114的厚度介于大約5埃與大約100埃之間。在其他實(shí)施例中，金屬層114的厚度介于大約10埃與大約30埃之間?？蛇x地，金屬層114可包括其他材料或尺寸。作為實(shí)例，金屬層114使用ALD、濺射、CVD、PECVD、等離子體增強(qiáng)ALD (PEALD)或其他方法沉積。
[0044]接著參見圖5，然后導(dǎo)電材料120沉積或形成在圖案化的絕緣材料層106上方。作為實(shí)例，導(dǎo)電材料120包括銅、銅合金、導(dǎo)電襯層、晶種層或它們的組合或多層。作為實(shí)例，可通過(guò)濺射、CVD、PVD或鍍形成導(dǎo)電材料120?？蛇x地，導(dǎo)電材料120可包括其他材料且可使用其他方法形成。導(dǎo)電材料120填充阻擋層110上方的絕緣材料層106中的圖案和蝕刻停止層104的部分厚度或整個(gè)厚度。
[0045]如圖6所示，然后使用化學(xué)機(jī)械拋光(CMP)工藝、研磨工藝和/或蝕刻工藝以去除絕緣材料層106的頂面上方過(guò)量的導(dǎo)電材料120，從而由絕緣材料層106內(nèi)的導(dǎo)電材料120形成導(dǎo)電部件122。在一些實(shí)施例中，如果阻擋層110’也形成在絕緣材料層106的頂部，那么也去除阻擋層110’。導(dǎo)電部件122包括包含導(dǎo)線部分的上部和包含通孔部分的下部。導(dǎo)電部件122的上部的導(dǎo)線部分可在示出的視圖中向紙內(nèi)和紙外延伸一段預(yù)定距離，且在工件102的頂視圖中可具有曲折的、直的或其他圖案。導(dǎo)電部件122的通孔部分在工件102的頂視圖中可能是圓形、橢圓形、正方形或其他形狀。
[0046]如圖6和圖7所示，然后使用蝕刻工藝124去除鄰近的導(dǎo)電部件122之間的絕緣材料層106。在一些實(shí)施例中，蝕刻工藝124包括干回蝕工藝或其他類型的各向異性蝕刻工藝。在一些實(shí)施例中，作為實(shí)例，將使用等離子體氧化物或包括C4F8、N2、02、Ar、其他物質(zhì)或它們的組合的氣體的干蝕刻工藝用于去除導(dǎo)電部件122之間的絕緣材料層106?？蛇x地，可使用其他類型的蝕刻工藝。
[0047]在蝕刻工藝124期間，阻擋層110有利于保護(hù)導(dǎo)電部件122的側(cè)壁。由于具有較寬的上部導(dǎo)線部分和較窄的下部通孔部分的導(dǎo)電部件122的形狀，在每個(gè)導(dǎo)電部件122的上部導(dǎo)線部分的一部分下方剩余了部分絕緣材料層106。絕緣材料層106的剩余部分在鄰近導(dǎo)電部件122的下部通孔部分的一側(cè)或多側(cè)的位置。間隔或間隙125留置在導(dǎo)電部件122之間。
[0048]接著，如圖8所示，以第二絕緣材料層126填充導(dǎo)電部件122之間的間隔或間隙125。第二絕緣材料層126形成在導(dǎo)電部件122之間。作為實(shí)例，第二絕緣材料層126包括諸如S1CH的介電材料、其他絕緣體或它們的組合或多層。在一些實(shí)施例中，絕緣材料層126的介電常數(shù)不同于第一絕緣材料層106。在一些實(shí)施例中，例如，絕緣材料層126的介電常數(shù)(k)值為大約3.0或更小。在其他實(shí)施例中，絕緣材料層126的k值為大約2.4或2.5或更小。在一些實(shí)施例中，絕緣材料層126包括介電常數(shù)低于大約3.9的低k材料。作為實(shí)例，絕緣材料層126可通過(guò)旋涂工藝、ALD工藝或可流動(dòng)工藝形成?？蛇x地，絕緣材料層126可包括其他材料且可使用其他方法形成。
[0049]絕緣材料層126包括相對(duì)多孔材料。第二絕緣材料層126比第一絕緣材料層106更加多孔且密集度更低。在一些實(shí)施例中，例如，第二絕緣材料層126的孔隙率為大約15%或更大。在一些實(shí)施例中，第二絕緣材料層126的介電常數(shù)低于第一絕緣材料層106的介電常數(shù)。在其他實(shí)施例中，作為另一個(gè)實(shí)例，絕緣材料層126包括ELK材料。在一些實(shí)施例中，例如，第二絕緣材料層126包括不同于第一絕緣材料層106的材料。
[0050]包括多個(gè)雙鑲嵌形成的導(dǎo)電部件122的由此產(chǎn)生的半導(dǎo)體器件100通過(guò)包括第一絕緣材料層106和第二絕緣材料層126的混合MD絕緣。在鄰近的導(dǎo)電部件122之間的較弱、更加多孔及低k值的第二絕緣材料層126提供了改進(jìn)的RC性能，而配置在部分導(dǎo)電部件122下方的更高機(jī)械強(qiáng)度、更密集及更高k值的第一絕緣材料層106提供了更加堅(jiān)固的導(dǎo)電部件結(jié)構(gòu)。
[0051]在一些實(shí)施例中，第一絕緣材料層106與第二絕緣材料層126的材料量比介于大約1:3與大約3:1之間。在一些實(shí)施例中，例如，半導(dǎo)體器件100的總絕緣材料百分?jǐn)?shù)包括介于大約25%與大約75%之間的更密集的第一絕緣材料層106。
[0052]圖10至圖17示出了根據(jù)本發(fā)明的其他實(shí)施例的處于制造各個(gè)階段的半導(dǎo)體器件100的截面圖。接著參見圖10，兩個(gè)蝕刻停止層104a和104b在MD中實(shí)現(xiàn)，且額外的絕緣材料層106a也包括在其中。第一蝕刻停止層104a形成在工件102上方，且第一絕緣材料層106a形成在第一蝕刻停止層104a上方。第二蝕刻停止層104b形成在第一絕緣材料層106a上方。第二絕緣材料層106b形成在第二蝕刻停止層104b上方。
[0053]第一蝕刻停止層104a和第二蝕刻停止層104b可包括與圖1示出的實(shí)施例的蝕刻停止層104類似的材料、尺寸和形成方法?？蛇x地，第一蝕刻停止層104a和第二蝕刻停止層104b可包括與圖1示出的實(shí)施例的蝕刻停止層104不同的材料和尺寸。
[0054]在一些實(shí)施例中，第一絕緣材料層106a包括諸如S1CH的低介電常數(shù)材料、其他絕緣體或它們的組合或多層?？蛇x地，第一絕緣材料層106a可包括其他材料。在一些實(shí)施例中，第一絕緣材料層106a的厚度介于大約100埃與大約1000埃之間。在一些實(shí)施例中，第一絕緣材料層106a可包括與第二絕緣材料層106b —樣的材料，或第一絕緣材料層106a可包括與第二絕緣材料層106b不同的材料?？蛇x地，第一絕緣材料層106a可包括其他材料和尺寸。在一些實(shí)施例中，第一絕緣材料層106a包括具有介于大約30%與70%之間的總密集層厚度的密集低k材料。在一些實(shí)施例中，第一絕緣材料層106a使用PECVD工藝形成。
[0055]接下來(lái)的制造工藝流程類似于圖2、圖3以及圖5至圖9中示出的實(shí)施例。然而，由于第一蝕刻停止層104a和第二蝕刻停止層104b (由第一絕緣材料層106a分隔開)的存在，工藝流程不同。在圖11中，導(dǎo)電部件的圖案108形成為穿過(guò)第二絕緣材料層106b、第二蝕刻停止層104b和第一絕緣材料層106a的整個(gè)厚度，并且也部分或完全地穿過(guò)第一蝕刻停止層104a。在一些實(shí)施例中，圖案108未形成在第一蝕刻停止層104a中。在用于形成圖案108的雙鑲嵌圖案化期間，第一蝕刻停止層104a用作蝕刻停止。
[0056]在一些實(shí)施例中，在形成阻擋層110之前，如圖1至圖9示出的實(shí)施例所述，預(yù)處理第二絕緣材料層106b和第一絕緣材料層106a。如圖12所示，阻擋層110形成在圖案108上方，且如圖13所示，導(dǎo)電材料120形成在第二絕緣材料層106b的頂面上方，填充圖案108。在一些實(shí)施例中，阻擋層110和導(dǎo)電材料120包括與先前的實(shí)施例的描述類似的材料、尺寸和形成方法。如圖14所示，CMP、研磨和/或蝕刻工藝用于去除第二絕緣材料層106b的頂面上方過(guò)量的導(dǎo)電材料120。
[0057]如圖15所示，蝕刻工藝124用于去除鄰近的導(dǎo)電部件122之間的第二絕緣材料層106b，在導(dǎo)電部件122的上部之間形成間隔或間隙125。在用于去除導(dǎo)電部件122之間的第二絕緣材料層的蝕刻工藝124期間，第二蝕刻停止層104b用作蝕刻停止。如圖16所示，第三絕緣材料層126形成在導(dǎo)電部件122上方和之間。在一些實(shí)施例中，第三絕緣材料層126包括與圖8中示出的第二絕緣材料層126類似的材料、性能和形成方法。如圖17所示，然后去除導(dǎo)電部件122上方的第三絕緣材料層126的過(guò)量部分。
[0058]根據(jù)一些實(shí)施例，較密集的第一絕緣材料層106a及第二絕緣材料層106b與更加多孔的第三絕緣材料層126的材料量比介于大約1:3與大約3:1之間。在一些實(shí)施例中，例如，半導(dǎo)體器件100的總絕緣材料百分?jǐn)?shù)包括大約25%與大約75%之間的較密集的第一絕緣材料層106a及第二絕緣材料層106b。
[0059]在圖9和圖17中示出的制造工藝步驟之后，然后繼續(xù)用于半導(dǎo)體器件100的制造工藝。額外的材料層(未示出)可形成在半導(dǎo)體器件100上方，且單個(gè)集成電路可從半導(dǎo)體器件100細(xì)分出來(lái)，之后封裝在單一封裝件、多管芯封裝件或直接安裝在終端應(yīng)用(也未示出)中。包括新的MD和互連結(jié)構(gòu)的半導(dǎo)體器件100可以可選地包括諸如中介片(用于封裝其他半導(dǎo)體管芯或其他多個(gè)管芯)的封裝器件。
[0060]圖18是根據(jù)一些實(shí)施例制造半導(dǎo)體器件100的方法的流程圖140。在步驟142中，第一蝕刻停止層104a形成在工件102上方(也參見圖10)。在步驟144中，第一絕緣材料層106a形成在第一蝕刻停止層104a上方。在步驟146中，第二蝕刻停止層104b形成在第一絕緣材料層106a上方。在步驟148中，第二絕緣材料層106b形成在第二蝕刻停止層104b上方。在步驟150中，使用雙鑲嵌工藝圖案化第二絕緣材料層106b、第二蝕刻停止層104b和第一絕緣材料層106a以在第二絕緣材料層106b、第二蝕刻停止層104b和第一絕緣材料層106a中形成用于導(dǎo)電部件的圖案(參見圖11)。在步驟152中，阻擋層110形成在圖案化的第二絕緣材料層106b、第二蝕刻停止層104b和第一絕緣材料層106a上方(參見圖12)。在步驟154中，導(dǎo)電材料120形成在阻擋層110上方以在第二材料層106b、第二蝕刻停止層104b和第一絕緣材料層106a中形成導(dǎo)電部件122 (參見圖13和圖14)。在步驟156中，去除導(dǎo)電部件122之間的第二絕緣材料層106b，留下配置在每個(gè)導(dǎo)電部件122的部分之下的第二絕緣材料層106b的部分(參見圖15)。在步驟158中，第三絕緣材料層126形成在導(dǎo)電部件122之間(參見圖16和圖17)。
[0061]取決于介紹的順序，在此一些絕緣材料層106、126、106a和106b也稱為第一、第二和/或第三絕緣材料層106、126、106a和106b。同樣地，在此一些蝕刻停止層104、104a和104b也稱為第一和/或第二蝕刻停止層104、104a和104b。
[0062]本發(fā)明的一些實(shí)施例的優(yōu)勢(shì)包括提供包含混合MD結(jié)構(gòu)的新型半導(dǎo)體器件100及其制造方法。描述了形成雙鑲嵌互連的新方法，其中，將更密集、更高k的絕緣材料用在導(dǎo)電部件的導(dǎo)線部分的部分之下，且將更加多孔、更低k的絕緣材料用在導(dǎo)電部件之間。一些實(shí)施例利用一個(gè)蝕刻停止層，而其他實(shí)施例利用兩個(gè)蝕刻停止層，提高對(duì)導(dǎo)電部件和各個(gè)絕緣材料層的形成的控制，且提高對(duì)絕緣材料層106b的回蝕控制。
[0063]將具有不同介電常數(shù)的混合低k材料用于IMD中以獲得具有改進(jìn)的性能和集成能力的新的膜方案。絕緣材料層106或106b的回蝕與利用多孔絕緣材料層126進(jìn)行的間隙填充相結(jié)合以獲得混合低k的MD。防止了對(duì)導(dǎo)電部件的損壞，且防止了低k材料的線路變形，這在小尺寸的應(yīng)用中尤其有利。阻擋層110防止在絕緣材料層106或106b的干回蝕期間損壞導(dǎo)電部件。實(shí)現(xiàn)包括介電材料的阻擋層還獲得了低R益處。此外，新的混合MD結(jié)構(gòu)和設(shè)計(jì)易于在制造工藝流程中實(shí)現(xiàn)。
[0064]根據(jù)本發(fā)明的一些實(shí)施例，一種半導(dǎo)體器件包括配置在工件上方的多個(gè)導(dǎo)電部件，多個(gè)導(dǎo)電部件的每個(gè)均包括導(dǎo)線部分和通孔部分。阻擋層配置在多個(gè)導(dǎo)電部件的每個(gè)的側(cè)壁上和多個(gè)導(dǎo)電部件的每個(gè)的通孔部分的底面上。第一絕緣材料層配置在多個(gè)導(dǎo)電部件的每個(gè)的導(dǎo)線部分的部分之下。第二絕緣材料層配置在多個(gè)導(dǎo)電部件的每個(gè)之間。第三絕緣材料層配置在第一絕緣材料層和第二絕緣材料層之下。多個(gè)導(dǎo)電部件的每個(gè)的通孔部分的下部形成在第三絕緣材料層內(nèi)。第二絕緣材料層的介電常數(shù)低于第一絕緣材料層或第三絕緣材料層的介電常數(shù)。
[0065]根據(jù)其他實(shí)施例，一種半導(dǎo)體器件包括配置在工件上方的第一蝕刻停止層以及配置在第一蝕刻停止層上方的第一絕緣材料層。第二蝕刻停止層配置在第一絕緣材料層上方。多個(gè)導(dǎo)電部件配置在工件上方，多個(gè)導(dǎo)電部件的每個(gè)均包括導(dǎo)線部分和通孔部分。多個(gè)導(dǎo)電部件的每個(gè)的通孔部分的部分形成在第一絕緣材料層和第二蝕刻停止層中。阻擋層配置在多個(gè)導(dǎo)電部件的每個(gè)的側(cè)壁上和多個(gè)導(dǎo)電部件的每個(gè)的通孔部分的底面上。第二絕緣材料層配置在位于第二蝕刻停止層上方的多個(gè)導(dǎo)電部件的每個(gè)的導(dǎo)線部分的部分之下。第三絕緣材料層配置在多個(gè)導(dǎo)電部件的每個(gè)之間。第三絕緣材料層的介電常數(shù)低于第一絕緣材料層或第二絕緣材料層的介電常數(shù)。
[0066]根據(jù)其他實(shí)施例，一種制造半導(dǎo)體器件的方法包括:在工件上方形成第一蝕刻停止層；在第一蝕刻停止層上方形成第一絕緣材料層；以及在第一絕緣材料層上方形成第二蝕刻停止層。使用雙鑲嵌工藝圖案化第二絕緣材料層、第二蝕刻停止層和第一絕緣材料層以在第二絕緣材料層、第二蝕刻停止層和第一絕緣材料層中形成用于多個(gè)導(dǎo)電部件的圖案。該方法包括在圖案化的第二絕緣材料層、第二蝕刻停止層和第一絕緣材料層上方形成阻擋層。在阻擋層上方形成導(dǎo)電材料以在第二絕緣材料層、第二蝕刻停止層和第一絕緣材料層中形成多個(gè)導(dǎo)電部件。該方法包括去除多個(gè)導(dǎo)電部件之間的第二絕緣材料層，留下配置在多個(gè)導(dǎo)電部件的每個(gè)的部分之下的第二絕緣材料層的部分。在多個(gè)導(dǎo)電部件之間形成第三絕緣材料層。
[0067]雖然已經(jīng)詳細(xì)描述本發(fā)明的一些實(shí)施例及其優(yōu)勢(shì)，但是應(yīng)該理解，在不違背所附權(quán)利要求確定的本發(fā)明的精神和范圍的情況下，在此可作出各種變化、替代和改變。例如，本領(lǐng)域的技術(shù)人員將輕易地理解，在本發(fā)明的范圍內(nèi)，可以改變?cè)诖嗣枋龅暮芏嗖考⒐δ?、工藝和材料。此外，本申?qǐng)的范圍不旨在限制于說(shuō)明書中描述的工藝、機(jī)器、制造、物質(zhì)組成、工具、方法和步驟的特定實(shí)施例。根據(jù)本發(fā)明，作為本領(lǐng)域的一般技術(shù)人員將輕易地從本發(fā)明的公開中理解，可以利用與在此描述的相應(yīng)的實(shí)施例執(zhí)行基本相同的功能或獲得基本相同的結(jié)果的現(xiàn)存的或之后開發(fā)的工藝、機(jī)器、制造、物質(zhì)組成、工具、方法或步驟。因此，所附權(quán)利要求在其范圍內(nèi)應(yīng)包括這些工藝、機(jī)器、制造、物質(zhì)組成、工具、方法或步驟。
【權(quán)利要求】
1.一種半導(dǎo)體器件,包括: 多個(gè)導(dǎo)電部件，配置在工件上方，所述多個(gè)導(dǎo)電部件的每一個(gè)都包括導(dǎo)線部分和通孔部分； 阻擋層，配置在所述多個(gè)導(dǎo)電部件的每一個(gè)的側(cè)壁上和所述多個(gè)導(dǎo)電部件的每一個(gè)的通孔部分的底面上； 第一絕緣材料層，配置在所述多個(gè)導(dǎo)電部件的每一個(gè)的導(dǎo)線部分的一部分之下； 第二絕緣材料層，配置在所述多個(gè)導(dǎo)電部件之間；以及 第三絕緣材料層，配置在所述第一絕緣材料層和所述第二絕緣材料層之下，其中，所述多個(gè)導(dǎo)電部件的每一個(gè)的通孔部分的下部形成在所述第三絕緣材料層內(nèi)，并且所述第二絕緣材料層的介電常數(shù)低于所述第一絕緣材料層或所述第三絕緣材料層的介電常數(shù)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述阻擋層包括介電層。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述介電層包括選自基本上由SiN、SiCN、SiC、BN、BNSidhaH B和它們的組合組成的組的材料。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述介電層的厚度介于大約5埃與大約100埃之間。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述阻擋層還包括配置在所述介電層上方的金屬層。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一絕緣材料層或所述第三絕緣材料層的孔隙率介于大約5%與大約15%之間，或所述第一絕緣材料層或所述第三絕緣材料層的介電常數(shù)(k)為大約2.0以上。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第二絕緣材料層的孔隙率為大約15%以上，或所述第二絕緣材料層的介電常數(shù)(k)為大約3.0以下。
8.一種半導(dǎo)體器件，包括: 第一蝕刻停止層，配置在工件上方； 第一絕緣材料層，配置在所述第一蝕刻停止層上方； 第二蝕刻停止層，配置在所述第一絕緣材料層上方； 多個(gè)導(dǎo)電部件，配置在所述工件上方，所述多個(gè)導(dǎo)電部件的每一個(gè)都包括導(dǎo)線部分和通孔部分，所述多個(gè)導(dǎo)電部件的每一個(gè)的通孔部分的一部分形成在所述第一絕緣材料層和所述第二蝕刻停止層中； 阻擋層，配置在所述多個(gè)導(dǎo)電部件的每一個(gè)的側(cè)壁上和所述多個(gè)導(dǎo)電部件的每一個(gè)的通孔部分的底面上； 第二絕緣材料層，在所述第二蝕刻停止層上方配置在所述多個(gè)導(dǎo)電部件的每一個(gè)的導(dǎo)線部分的一部分之下；以及 第三絕緣材料層，配置在所述多個(gè)導(dǎo)電部件之間，其中，所述第三絕緣材料層的介電常數(shù)低于所述第一絕緣材料層或所述第二絕緣材料層的介電常數(shù)。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中，所述第一絕緣材料層、所述第二絕緣材料層或所述第三絕緣材料層包括S1CH。
10.一種制造半導(dǎo)體器件的方法，所述方法包括: 在工件上方形成第一蝕刻停止層； 在所述第一蝕刻停止層上方形成第一絕緣材料層； 在所述第一絕緣材料層上方形成第二蝕刻停止層； 在所述第二蝕刻停止層上方形成第二絕緣材料層； 使用雙鑲嵌工藝圖案化所述第二絕緣材料層、所述第二蝕刻停止層和所述第一絕緣材料層以在所述第二絕緣材料層、所述第二蝕刻停止層和所述第一絕緣材料層中形成用于多個(gè)導(dǎo)電部件的圖案； 在圖案化后的所述第二絕緣材料層、所述第二蝕刻停止層和所述第一絕緣材料層上方形成阻擋層； 在所述阻擋層上方形成導(dǎo)電材料以在所述第二絕緣材料層、所述第二蝕刻停止層和所述第一絕緣材料層中形成多個(gè)導(dǎo)電部件； 去除所述多個(gè)導(dǎo)電部件之間的所述第二絕緣材料層，留下配置在所述多個(gè)導(dǎo)電部件的每一個(gè)的一部分之下的部分所述第二絕緣材料層；以及在所述多個(gè)導(dǎo)電部件之間形成第三絕緣材料層。
【文檔編號(hào)】H01L23/532GK104425444SQ201310689246
【公開日】2015年3月18日 申請(qǐng)日期:2013年12月12日 優(yōu)先權(quán)日:2013年8月22日
【發(fā)明者】柯忠祁, 黃珮雯, 陳志壕, 許光源, 李資良 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司