Goi結(jié)構(gòu)的制備方法
【專利摘要】本發(fā)明提供一種GOI結(jié)構(gòu)的制備方法，至少包括以下步驟：S1：提供一SOI襯底，在所述頂層硅表面形成一SiO2保護層；S2：從所述SiO2保護層正面進行離子注入，注入深度到達所述頂層硅中；S3：去除所述SiO2保護層，在所述頂層硅表面外延生長一SiGe層；S4：在所述SiGe層表面形成一Si帽層；S5：將步驟S4獲得的結(jié)構(gòu)進行鍺濃縮，形成依次包含有背襯底、埋氧層、Ge層、SiO2層的疊層結(jié)構(gòu)；S6：腐蝕掉所述疊層結(jié)構(gòu)表面的SiO2層以得到GOI結(jié)構(gòu)。本發(fā)明利用預先對SOI襯底進行離子注入，然后外延SiGe層并進行鍺濃縮，在鍺濃縮的退火過程中，頂層硅中注入的離子減弱了Si與SiGe之間的晶格失配，使應(yīng)力抵消釋放，從而降低最后GOI材料的穿透位錯密度，獲得高質(zhì)量的GOI結(jié)構(gòu)。
【專利說明】GOI結(jié)構(gòu)的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導體制造領(lǐng)域，涉及一種GOI結(jié)構(gòu)的制備方法。
【背景技術(shù)】
[0002]硅作為現(xiàn)在最廣泛應(yīng)用的半導體材料，它的優(yōu)點是多方面的。I)硅的地球儲量很大，所以原料成本低廉。2)硅的提純工藝歷經(jīng)60年的發(fā)展，已經(jīng)達到目前人類的最高水平。3)Si/Si02的界面可以通過氧化獲得，非常完美。通過后退火工藝可以獲得極其完美的界面。4)關(guān)于硅的摻雜和擴散工藝，研究得十分廣泛，前期經(jīng)驗很多。硅材料的不足是:硅本身的電子和空穴遷移速度在未來很難滿足更高性能半導體器件的需求。氧化硅由于介電常數(shù)較低，當器件微小化以后，將面臨介電材料擊穿的困境，尋找替代介電材料是當務(wù)之急。硅屬于間接帶隙半導體，光發(fā)射效率不高。
[0003]鍺作為最早被研究的半導體材料，具有以下優(yōu)點:1)空穴遷移率最大，是硅的四倍；電子遷移率是硅的兩倍。2)禁帶寬度比較小，有利于發(fā)展低電壓器件。3)施主/受主的激活溫度遠低于硅，有利于節(jié)省熱預算。4)小的波爾激子半徑，有助于提高它的場發(fā)射特性。5)小的禁帶寬度，有助于組合介電材料，降低漏電流。但是鍺屬于較為活潑的材料，它和介電材料的界面容易發(fā)生氧化還原反應(yīng)，生成GeO，產(chǎn)生較多缺陷，進而影響材料的性能；鍺由于儲量較少，所以直接使用鍺作襯底是不合適的，因此必須通過GeOI (絕緣體上鍺)技術(shù)，來發(fā)展未來器件。
[0004]絕緣體上鍺(GOI)是高端硅基襯底材料領(lǐng)域的一項最新開發(fā)成果，它對高性能CMOS IC以及光電探測器和太陽能電池都具有十分重要的意義。能用作光電探測器GOI(鍺吸收850nm波長的光的效率是硅的70倍)，而且也能用來制作高速晶體管?；阪N材料的晶體管的轉(zhuǎn)換速度能比硅的大3到4倍。由于鍺金屬能提高材料的電子遷移率，在未來的高速邏輯IC應(yīng)用上，鍺材料遠景看好。GOI用作制造高速光電探測器(運行在30GHz)，這使其理論上適用于探測速度大于50Gb/sec的信號，使芯片上的光互連更接近現(xiàn)實。
[0005]GOI技術(shù)能和硅CMOS工藝兼容，因為鍺能夠有選擇的放置在光電探測器所在的區(qū)域，所以新的探測器與標準的微芯片技術(shù)兼容。這種兼容性使得有可能在同一塊芯片上集成光電電路，比如在微處理器和其他電子器件上。目前主要被關(guān)注于以下幾個領(lǐng)域:G0I高速CMOS器件、高頻CMOS器件、光電探測器以及太陽能電池等。幾十年前人們就知道了鍺與硅相比所具有的速度優(yōu)勢；然而，鍺氧化層的不穩(wěn)定性使得當時制作MOS器件不太可行。如今，新一代的高k介質(zhì)淀積技術(shù)，加上這些新的GOI襯底，給器件生產(chǎn)商在使用鍺上有更多的靈活性，從而回避了 MOS柵氧問題。體鍺晶圓要比硅重，且易碎，GOI有助于克服這些問題，并使鍺MOSFET技術(shù)與硅處理設(shè)備相兼容。應(yīng)用于鍺施主的外延方法可以輕易地將其等比變化至300mm，但晶體缺陷可能會很高。對鍺表面進行處理是一項十分艱巨的任務(wù)，因為典型的硅清洗溶液會對鍺表面造成腐蝕，使表面變得粗糙。盡管已證實可用硅加工設(shè)備對GOI進行處理，且0.15微米器件已經(jīng)制作成功，但MOSFET的1n/1ff比值卻十分不理想，而且遷移率值也需要進一步改善。鍺表面上的MOSFET質(zhì)量是一個問題，但由于鍺的禁帶寬度很小(0.66eV)，所以鍺器件也承受著大漏電流的致命缺點，這也嚴重阻礙了鍺MOS器件的更廣泛的應(yīng)用，GOI技術(shù)必須解決由于鍺較窄的帶隙對結(jié)的漏泄和帶-帶調(diào)諧帶來的影響。如同SOI解決了很多體硅在半導體器件中的不足，GOI同樣也是很好地解決了 Ge材料缺點的候選材料。為了得到低漏電流和更好的性能的MOS器件，GOI因此得到了關(guān)注。
[0006]一些科研結(jié)構(gòu)和公司通過很多方法已經(jīng)制備出GOI結(jié)構(gòu)，例如，歐洲半導體領(lǐng)域三巨頭Soitec、IMEC和Umicore宣布聯(lián)合開發(fā)GOI技術(shù),Umicore側(cè)重于研發(fā)8和12英寸單晶Ge晶片，而Soitec用Smart Cut技術(shù)研發(fā)GOI晶片，IMEC重點研究以Ge基工藝制備應(yīng)用于45納米及以下制程的高性能CMOS電路。Silicon Genesis也宣稱他們正在研制GOI圓片，IBM宣布開發(fā)了一種基于新開發(fā)的GOI技術(shù)的高速光電探測器，他們制造GOI的方法是直接在很薄的SOI上生長鍺。
[0007]然而目前這些方法都有很多局限性。對于鍺濃縮方法制備GOI，傳統(tǒng)鍺濃縮工藝過程中，應(yīng)力釋放主要發(fā)生在SOI頂層Si和外延SiGe的界面，導致穿透位錯密度很高，嚴重影響了最終GOI的質(zhì)量和后期器件的性能。從穿透位錯的形成機理上來講，是由于濃縮開始時SiGe/Si界面的失配位錯下降到SG0I/B0X界面，進一步濃縮，失配位錯向上穿透形成了穿透位錯。
[0008]因此，提供一種新的絕緣體上鍺的制備方法以獲得高質(zhì)量的GOI結(jié)構(gòu)實屬必要。
【發(fā)明內(nèi)容】

[0009]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種GOI結(jié)構(gòu)的制備方法，用于解決現(xiàn)有技術(shù)中制備的GOI結(jié)構(gòu)中穿透位錯密度高、質(zhì)量不好的問題。
[0010]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種GOI結(jié)構(gòu)的制備方法，至少包括以下步驟:
[0011]S1:提供一自下而上依次包括背襯底、埋氧層及頂層硅的SOI襯底，在所述頂層硅表面形成一 SiO2保護層；
[0012]S2:從所述SiO2保護層正面進行離子注入，注入深度到達所述頂層硅中；
[0013]S3:去除所述SiO2保護層，在所述頂層硅表面外延生長一 SiGe層；
[0014]S4:在所述SiGe層表面形成一 Si帽層；
[0015]S5:將步驟S4獲得的結(jié)構(gòu)進行鍺濃縮，形成依次包含有背襯底、埋氧層、Ge層、SiO2層的疊層結(jié)構(gòu)；
[0016]S6:腐蝕掉所述疊層結(jié)構(gòu)表面的SiO2層以得到GOI結(jié)構(gòu)。
[0017]可選地，于所述步驟S2中，采用H、He、C、Si及Ge中的至少一種進行離子注入，離子注入劑量小于2E16cm 2o
[0018]可選地，于所述步驟S2中，離子注入深度為所述頂層硅與所述埋氧層的界面以上I ?20nmo
[0019]可選地，于所述步驟S3中，所述SiGe層的厚度小于其在所述頂層硅上生長的臨界厚度。
[0020]可選地，于所述步驟S3中，所述SiGe層中Ge的組分小于40%。
[0021]可選地，于所述步驟S5中，鍺濃縮的步驟包括:
[0022]S5-1:將步驟S4獲得的結(jié)構(gòu)首先在第一預設(shè)溫度的含氧氣氛下中氧化第一預設(shè)時間，然后在第一預設(shè)溫度的氮氣氣氛中保持第二預設(shè)時間；
[0023]S5-2:重復步驟S5-1若干次直至所述SiGe層中的Ge組分達到55%~65% ；
[0024]S5-3:將溫度下降至第二預設(shè)溫度，并將步驟S5-2獲得的結(jié)構(gòu)首先在所述第二預設(shè)溫度的含氧氣氛下氧化第三預設(shè)時間，然后在所述第二預設(shè)溫度的氮氣氣氛中保持第四預設(shè)時間；
[0025]S5-4:重復步驟S5-3若干次直至完成鍺濃縮，得到所述疊層結(jié)構(gòu)。
[0026]可選地，所述第一預設(shè)溫度為1050°C，第二預設(shè)溫度為900°C;所述第一預設(shè)時間、第二預設(shè)時間、第三預設(shè)時間及第四預設(shè)時間均為30min。
[0027]可選地，通過調(diào)整所述第一預設(shè)時間、第二預設(shè)時間、第三預設(shè)時間及第四預設(shè)時間的長短以使得到的所述GOI結(jié)構(gòu)為絕緣體上張應(yīng)變鍺或絕緣體上壓應(yīng)變鍺。
[0028]可選地,所述GOI結(jié)構(gòu)中，所述Ge層的厚度范圍是15~50nm。
[0029]可選地，所述頂層硅的厚度范圍是30~50nm，所述SiO2保護層的厚度范圍是10~1OOnm。
[0030]如上所述，本發(fā)明的GOI結(jié)構(gòu)的制備方法，具有以下有益效果:本發(fā)明利用預先在SOI襯底的頂層硅中注入離子，然后在頂層硅上外延SiGe層，在后續(xù)鍺濃縮的退火過程中，注入的離子在所述頂層硅中形成位錯環(huán)，減弱了頂層硅與所述SiGe層之間的晶格失配，且伴隨退火過程的進行，位錯環(huán)在縱向方向上相互作用并相互抵消，使應(yīng)力得到釋放，從而使最終獲得的GOI結(jié)構(gòu)中穿透位錯密度大大降低，獲得高質(zhì)量的GOI結(jié)構(gòu)。此外，本發(fā)明進行離子注入前在SOI襯底的頂層硅表面形成一 SiO2保護層，該SiO2保護層一方面降低離子注入對頂層硅的損傷，另一方面由于頂層硅較薄(30~50nm)，使得離子注入深度不易控制，該SiO2保護層的存在使得SiO2保護層厚度與頂層硅的厚度疊加，有利于采用更高的注入能量進行離子注入，注入深度更好控制。
【專利附圖】

【附圖說明】
[0031]圖1顯示為本發(fā)明的GOI結(jié)構(gòu)的制備方法中在SOI襯底上形成SiO2保護層示意圖。
[0032]圖2顯示為本發(fā)明的GOI結(jié)構(gòu)的制備方法中在頂層硅中注入離子的示意圖。
[0033]圖3顯示為本發(fā)明的GOI結(jié)構(gòu)的制備方法中去除SiO2保護層并外延SiGe層的示意圖。
[0034]圖4顯示為本發(fā)明的GOI結(jié)構(gòu)的制備方法中在SiGe層表面形成Si帽層的示意圖。
[0035]圖5顯示為本發(fā)明的GOI結(jié)構(gòu)的制備方法中進行鍺濃縮形成疊層結(jié)構(gòu)的示意圖。
[0036]圖6顯示為本發(fā)明的GOI結(jié)構(gòu)的制備方法中去除疊層結(jié)構(gòu)表面的SiO2層得到GOI結(jié)構(gòu)的示意圖。
[0037]元件標號說明
[0038]1背襯底
[0039]2埋氧層
[0040]3頂層硅
[0041]4SiO2 保護層
[0042]5SiGe 層[0043]6Si 帽層
[0044]7Ge 層
[0045]8SiO2 層
【具體實施方式】
[0046]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0047]請參閱圖1至圖6。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。
[0048]本發(fā)明提供一種GOI結(jié)構(gòu)的制備方法，至少包括以下步驟:
[0049]S1:提供一自下而上依次包括背襯底、埋氧層及頂層硅的SOI襯底，在所述頂層硅表面形成一 SiO2保護層；
[0050]S2:從所述SiO2保護層正面進行離子注入，注入深度到達所述頂層硅中；
[0051]S3:去除所述SiO2保護層，在所述頂層硅表面外延生長一 SiGe層；
[0052]S4:在所述SiGe層表面形成一 Si帽層；
[0053]S5:將步驟S4獲得的結(jié)構(gòu)進行鍺濃縮，形成依次包含有背襯底、埋氧層、Ge層、SiO2層的疊層結(jié)構(gòu)；
[0054]S6:腐蝕掉所述疊層結(jié)構(gòu)表面的SiO2層以得到GOI結(jié)構(gòu)。
[0055]首先請參閱圖1，執(zhí)行步驟S1:提供一自下而上依次包括背襯底1、埋氧層2及頂層硅3的SOI襯底，通過化學氣相沉積等常規(guī)方法在所述頂層硅3表面形成一 SiO2保護層4。
[0056]具體的，所述頂層硅3的厚度范圍是30~50nm，所述SiO2保護層4的厚度范圍是10~lOOnm。本實施例中，所述頂層硅的厚度以30nm為例，所述SiO2保護層的厚度以40nm為例，疊加厚度為70nm。所述SiO2保護層4可以在后續(xù)的離子注入過程中保護所述頂層硅3不被破壞，同時可以起到“加厚”頂層硅的作用，有利于后續(xù)更精確的控制離子注入的深度。
[0057]接著請參閱圖2，執(zhí)行步驟S2:從所述SiO2保護層4正面進行離子注入，注入深度到達所述頂層硅3中。
[0058]具體的，采用H、He、C、Si及Ge中的至少一種進行離子注入，離子注入劑量小于2E16cm_2，離子注入深度更靠近于所述頂層硅3與所述埋氧層2的界面。離子注入深度可以為所述頂層硅3與所述埋氧層2的界面以上I~20nm。本實施例中，優(yōu)選為采用Ar離子進行離子注入，注入劑量為4E15cm_2，并使離子注入深度距離所述頂層硅3與所述埋氧層2的界面小于10nm。
[0059]由于所述頂層硅3厚度較薄，控制離子注入深度更靠近于所述頂層硅3與所述埋氧層2的界面，有利于使所述頂層硅3上表面保持較高的質(zhì)量，為后續(xù)外延SiGe層提供良好的基底條件，保證外延SiGe層的質(zhì)量。
[0060]然后請參閱圖3，執(zhí)行步驟S3:采用濕法腐蝕等常規(guī)方法去除所述SiO2保護層4，并借著在所述頂層娃3表面外延生長一 SiGe層5。
[0061]具體的，所述SiGe層5中Ge的組分可調(diào)，但是Ge的組分不宜太高，優(yōu)選為小于40%，對于不同Ge濃度的SiGe層，其在硅上生長的臨界厚度不同。本發(fā)明中，所述SiGe層5的厚度小于其相應(yīng)Ge濃度在所述頂層硅3上生長的臨界厚度。本實施中，外延的SiGe層
5以 160nm 厚的 Sia75Gea25 為例。
[0062]再請參閱圖4，執(zhí)行步驟S4:通過化學氣相沉積法或其它方法在所述SiGe層5表面形成一 Si帽層6。所述Si帽層6可以在后續(xù)氧化過程中起到防止所述SiGe層5中的鍺流失的作用。
[0063]再請參閱圖5，執(zhí)行步驟S5:將步驟S4獲得的結(jié)構(gòu)進行鍺濃縮，形成依次包含有背襯底1、埋氧層2、Ge層7、SiO2層8的疊層結(jié)構(gòu)。
[0064]具體的，鍺濃縮過程包括在含氧氣氛中的退火步驟，在該退火步驟中，所述頂層硅3中注入的離子在所述頂層硅3中形成位錯環(huán)，減弱了所述頂層硅3與所述SiGe層5之間的晶格失配，且伴隨退火過程的進行，位錯環(huán)在縱向方向上相互作用并相互抵消，使應(yīng)力得到釋放，從而使最終獲得的GOI結(jié)構(gòu)中穿透位錯密度大大降低，獲得高質(zhì)量的GOI結(jié)構(gòu)。
[0065]具體的，鍺濃縮過程包括:在氧氣氣氛下對步驟S4獲得的結(jié)構(gòu)中的SiGe層5進行熱氧化，且熱氧化的溫度低于所述SiGe層5的熔點。在氧化過程中，一方面表面的Si帽層6首先與氧氣反應(yīng)生成SiO2,防止所述SiGe層5中的Ge直接暴露于表面與氧氣接觸被氧化，從而起到了防止鍺流失的作用；另一方面所述SiGe層5與其下的頂層硅3發(fā)生相互擴散，使所述頂層硅3逐漸被“吃掉”，形成Si濃度上升的SiGe層；隨著所述Si帽層6被完全氧化，其下的SiGe層也開始被氧化，其中，SiGe層中的Si原子優(yōu)先與氧氣結(jié)合生成SiO2,Ge原子在SiGe層中的組分逐漸升高，而Si原子的組分不斷減少，越來越多的Ge原子析出，析出的Ge原子被抑制于其上方生成的SiO2層與下方的埋氧層之間，最終形成一層高Ge組分的SiGe層或純Ge層。本實施例中進行鍺濃縮的具體操作過程包括以下步驟:
[0066]S5-1:將步驟S4獲得的結(jié)構(gòu)首先在第一預設(shè)溫度的含氧氣氛下中氧化第一預設(shè)時間，然后在第一預設(shè)溫度的氮氣氣氛中保持第二預設(shè)時間；
[0067]S5-2:重復步驟S5-1若干次直至所述SiGe層中的Ge組分達到60%左右(55%?65%)；
[0068]S5-3:將溫度下降至第二預設(shè)溫度，并將步驟S5-2獲得的結(jié)構(gòu)首先在所述第二預設(shè)溫度的含氧氣氛下氧化第三預設(shè)時間，然后在所述第二預設(shè)溫度的氮氣氣氛中保持第四預設(shè)時間；
[0069]S5-4:重復步驟S5-3若干次直至完成鍺濃縮，得到所述疊層結(jié)構(gòu)。
[0070]本實施例中，優(yōu)選以下工藝參數(shù):所述第一預設(shè)溫度為1050°C，第二預設(shè)溫度為9000C ;所述第一預設(shè)時間、第二預設(shè)時間、第三預設(shè)時間及第四預設(shè)時間均為30min。
[0071]上述鍺濃縮工藝中，分別在1050°C和900°C進行熱氧化反應(yīng)，這是由于在1050°C進行熱氧化反應(yīng)后，SiGe層中的Ge組分升高，造成SiGe的熔點降低，因此一段時間后，需在較低的溫度即900°C下進一步熱氧化，以提高鍺濃縮后Ge層的純度。另外，在氮氣氣氛下保持一段時間的作用是使?jié)饪s過后的SiGe層或Ge層中各處組分均勻，這是由于靠近表面的區(qū)域會優(yōu)先與氧氣反應(yīng)，Ge的含量相對下層偏高，從而在SiGe中形成一個梯度，不利于最終濃縮成純鍺。
[0072]由于Si的熔點為1410°C，Ge的熔點為938°C，在其它實施例中，隨著所述SiGe層5中Ge組分的改變及其的厚度發(fā)生變化，上述第一預設(shè)溫度、第二預設(shè)溫度也可以進行相應(yīng)調(diào)整，此處不應(yīng)過分限制本發(fā)明的保護范圍。
[0073]需要指出的是，根據(jù)濃縮程度的高低，本發(fā)明形成的疊層結(jié)構(gòu)中，所述Ge層7可以為高Ge組分(>85%)的SiGe層或純Ge層，具體可以通過增加或減少上述氧化和熱退火的循環(huán)次數(shù)來實現(xiàn)。
[0074]特別的，還可以通過調(diào)整所述第一預設(shè)時間、第二預設(shè)時間、第三預設(shè)時間及第四預設(shè)時間的長短以使得到的所述GOI結(jié)構(gòu)為絕緣體上張應(yīng)變鍺或絕緣體上壓應(yīng)變鍺。比如通過降低熱氧化的循環(huán)時間間隔(例如由上述30分鐘將為幾分鐘)，使熱應(yīng)力保留在Ge層中，得到絕緣體上應(yīng)變鍺。
[0075]最后請參閱圖6，執(zhí)行步驟S6:通過濕法腐蝕去除所述疊層結(jié)構(gòu)表面的3102層8以得到GOI結(jié)構(gòu)。
[0076]本實施例中，采用5%的HF溶液腐蝕掉所述SiO2層8，最終得到高質(zhì)量的GOI結(jié)構(gòu)。如圖6所示，所述GOI結(jié)構(gòu)自下而上依次包括背襯底1、埋氧層2及Ge層7。所述Ge層7的厚度范圍是15?50nm，所述Ge層7可以為高Ge組分(>85%)的SiGe層或純Ge層。
[0077]綜上所述，本發(fā)明的GOI結(jié)構(gòu)的制備方法利用預先在SOI襯底的頂層硅中注入離子，然后在頂層硅上外延SiGe層，在后續(xù)鍺濃縮的退火過程中，注入的離子在所述頂層硅中形成位錯環(huán)，減弱了頂層硅與所述SiGe層之間的晶格失配，且伴隨退火過程的進行，位錯環(huán)在縱向方向上相互作用并相互抵消，使應(yīng)力得到釋放，從而使最終獲得的GOI結(jié)構(gòu)中穿透位錯密度大大降低，獲得高質(zhì)量的GOI結(jié)構(gòu)。此外，本發(fā)明進行離子注入前在SOI襯底的頂層硅表面形成一 SiO2保護層，該SiO2保護層一方面降低離子注入對頂層硅的損傷，另一方面由于頂層硅較薄(30?50nm)，使得離子注入深度不易控制，該SiO2保護層的存在使得SiO2保護層厚度與頂層硅的厚度疊加，有利于采用更高的注入能量進行離子注入，注入深度更好控制。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。
[0078]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種GOI結(jié)構(gòu)的制備方法，其特征在于，至少包括以下步驟: 51:提供一自下而上依次包括背襯底、埋氧層及頂層硅的SOI襯底，在所述頂層硅表面形成一 SiO2保護層； 52:從所述SiO2保護層正面進行離子注入，注入深度到達所述頂層硅中； 53:去除所述SiO2保護層，在所述頂層硅表面外延生長一 SiGe層； 54:在所述SiGe層表面形成一 Si帽層； 55:將步驟S4獲得的結(jié)構(gòu)進行鍺濃縮，形成依次包含有背襯底、埋氧層、Ge層、SiO2層的疊層結(jié)構(gòu)； 56:腐蝕掉所述疊層結(jié)構(gòu)表面的SiO2層以得到GOI結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的GOI結(jié)構(gòu)的制備方法，其特征在于:于所述步驟S2中，采用H、He、C、Si及Ge中的至少一種進行離子注入，離子注入劑量小于2E16cm_2。
3.根據(jù)權(quán)利要求1所述的GOI結(jié)構(gòu)的制備方法，其特征在于:于所述步驟S2中，離子注入深度為所述頂層硅與所述埋氧層的界面以上I?20nm。
4.根據(jù)權(quán)利要求1所述的GOI結(jié)構(gòu)的制備方法，其特征在于:于所述步驟S3中，所述SiGe層的厚度小于其在所述頂層硅上生長的臨界厚度。
5.根據(jù)權(quán)利要求1所述的GOI結(jié)構(gòu)的制備方法，其特征在于:于所述步驟S3中，所述SiGe層中Ge的組分小于40%。
6.根據(jù)權(quán)利要求1所述的GOI結(jié)構(gòu)的制備方法，其特征在于:于所述步驟S5中，鍺濃縮的步驟包括: S5-1:將步驟S4獲得的結(jié)構(gòu)首先在第一預設(shè)溫度的含氧氣氛下中氧化第一預設(shè)時間，然后在第一預設(shè)溫度的氮氣氣氛中保持第二預設(shè)時間； S5-2:重復步驟S5-1若干次直至所述SiGe層中的Ge組分達到55%?65% ； S5-3:將溫度下降至第二預設(shè)溫度，并將步驟S5-2獲得的結(jié)構(gòu)首先在所述第二預設(shè)溫度的含氧氣氛下氧化第三預設(shè)時間，然后在所述第二預設(shè)溫度的氮氣氣氛中保持第四預設(shè)時間； S5-4:重復步驟S5-3若干次直至完成鍺濃縮，得到所述疊層結(jié)構(gòu)。
7.根據(jù)權(quán)利要求6所述的GOI結(jié)構(gòu)的制備方法，其特征在于:所述第一預設(shè)溫度為1050°C，第二預設(shè)溫度為900°C ;所述第一預設(shè)時間、第二預設(shè)時間、第三預設(shè)時間及第四預設(shè)時間均為30min。
8.根據(jù)權(quán)利要求6所述的GOI結(jié)構(gòu)的制備方法，其特征在于:通過調(diào)整所述第一預設(shè)時間、第二預設(shè)時間、第三預設(shè)時間及第四預設(shè)時間的長短以使得到的所述GOI結(jié)構(gòu)為絕緣體上張應(yīng)變鍺或絕緣體上壓應(yīng)變鍺。
9.根據(jù)權(quán)利要求1所述的GOI結(jié)構(gòu)的制備方法，其特征在于:所述GOI結(jié)構(gòu)中，所述Ge層的厚度范圍是15?50nm。
10.根據(jù)權(quán)利要求1所述的GOI結(jié)構(gòu)的制備方法，其特征在于:所述頂層硅的厚度范圍是30?50nm，所述SiO2保護層的厚度范圍是10?lOOnm。
【文檔編號】H01L21/762GK103646909SQ201310724017
【公開日】2014年3月19日 申請日期:2013年12月24日 優(yōu)先權(quán)日:2013年12月24日
【發(fā)明者】張苗, 陳達, 薛忠營, 王剛, 郭慶磊, 葉林, 狄增峰 申請人:中國科學院上海微系統(tǒng)與信息技術(shù)研究所