半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法
【專利摘要】本發(fā)明的實施方式提供一種能夠兼顧高耐壓和低開啟電阻的使用III族氮化物半導(dǎo)體的半導(dǎo)體裝置。本實施方式的半導(dǎo)體裝置具備基板。第1層設(shè)在基板的第1面的上方，使用第1導(dǎo)電型的III族氮化物半導(dǎo)體形成。第2層設(shè)在第1層上，使用第2導(dǎo)電型的III族氮化物半導(dǎo)體形成。第3層部分地設(shè)在第2層的表面中的第1區(qū)域上，使用第1導(dǎo)電型的III族氮化物半導(dǎo)體形成。柵極電極的一端處于第3層的表面上方，經(jīng)由第2層而另一端處于第1層內(nèi)，與第1層、第2層及第3層絕緣。第1電極連接在第3層上。第2電極連接在第2層的表面中的第1區(qū)域以外的第2區(qū)域上。第3電極設(shè)在與第1面相反側(cè)的基板的第2面上。
【專利說明】半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法
[0001]本申請享受以日本專利申請第2013 — 162550號(申請日:2013年8月5日)為基礎(chǔ)申請的優(yōu)先權(quán)。本申請通過參照該基礎(chǔ)申請而包含基礎(chǔ)申請的全部內(nèi)容。

【技術(shù)領(lǐng)域】
[0002]本發(fā)明的實施方式涉及半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。

【背景技術(shù)】
[0003]以往，在功率放大電路、電源電路、馬達驅(qū)動電路等中使用半導(dǎo)體功率設(shè)備。在半導(dǎo)體功率設(shè)備中，高耐壓、高速開關(guān)及低開啟電阻等的性能被需求。為了滿足這些需求，開發(fā)了氮化物半導(dǎo)體元件。
[0004]作為氮化物半導(dǎo)體元件，可以考慮高電子遷移率晶體管(冊II (?曲￡160^01110131111:7 了異質(zhì)結(jié)場效應(yīng)晶體管(冊價^161(1 2打6。1:11-8118181:01-))等的利用異質(zhì)結(jié)的氮化鎵(類半導(dǎo)體元件。
[0005]以往，為了形成但是，
在此情況下，由于向？型區(qū)域注入II型雜質(zhì)，所以II型&^層的電阻有可能變高。此外，如果為了使II型&^層的電阻變低而使？型層的濃度降低，則？型層與其上的電極的接觸電阻變高。因而，在縱型構(gòu)造的&^類半導(dǎo)體元件中難以實現(xiàn)低開啟電阻。


【發(fā)明內(nèi)容】

[0006]本發(fā)明的實施方式提供一種能夠?qū)崿F(xiàn)低開啟電阻的使用III族氮化物半導(dǎo)體的半導(dǎo)體裝置。
[0007]本實施方式的半導(dǎo)體裝置具備基板。第1層設(shè)在基板的第1面的上方，使用第1導(dǎo)電型的III族氮化物半導(dǎo)體形成。第2層設(shè)在第1層上，使用第2導(dǎo)電型的III族氮化物半導(dǎo)體形成。第3層部分地設(shè)在第2層的表面中的第1區(qū)域上，使用第1導(dǎo)電型的III族氮化物半導(dǎo)體形成。柵極電極的一端處于第3層的表面上方，經(jīng)由第2層而另一端處于第1層內(nèi)，與第1層、第2層及第3層絕緣。第1電極連接在第3層上。第2電極連接在第2層的表面中的第1區(qū)域以外的第2區(qū)域上。第3電極設(shè)在與第1面相反側(cè)的基板的第2面上。

【專利附圖】

【附圖說明】
[0008]圖1是表示遵循第1實施方式的縱型半導(dǎo)體裝置100的結(jié)構(gòu)的一例的剖視圖。
[0009]圖2是表示第1實施方式的半導(dǎo)體裝置100的制造方法的一例的剖視圖。
[0010]圖3是接著圖2的、表示制造方法的剖視圖。
[0011]圖4是接著圖3的、表示制造方法的剖視圖。
[0012]圖5是接著圖4的、表示制造方法的剖視圖。
[0013]圖6是表示遵循第2實施方式的縱型&^半導(dǎo)體裝置200的結(jié)構(gòu)的一例的剖視圖。
[0014]圖7是表示第2實施方式的半導(dǎo)體裝置200的制造方法的一例的剖視圖。
[0015]圖8是接著圖7的、表示制造方法的剖視圖。
[0016]圖9是表示遵循第3實施方式的縱型半導(dǎo)體裝置300(以下，也稱作半導(dǎo)體裝置300)的結(jié)構(gòu)的一例的剖視圖。

【具體實施方式】
[0017]以下，參照【專利附圖】

【附圖說明】有關(guān)本發(fā)明的實施方式。本實施方式并不用于限定本發(fā)明。在以下的實施方式中，半導(dǎo)體基板的上下方向表示以設(shè)置半導(dǎo)體元件的面作為上的情況下的相對方向，有與遵循重力加速度的上下方向不同的情況。
[0018]在以下的本實施方式中，作為III族氮化物半導(dǎo)體而使用氮化鎵((^幻。但是，也可以取代氮化鎵(￠40而使用氮化鋁(八故)、氮化銦(工抓)作為III族氮化物半導(dǎo)體。以下，設(shè)III族氮化物半導(dǎo)體為氮化鎵而進行說明。
[0019](第1實施方式)
[0020]圖1是表示遵循第1實施方式的縱型半導(dǎo)體裝置100(以下，也稱作半導(dǎo)體裝置100)的結(jié)構(gòu)的一例的剖視圖。半導(dǎo)體裝置100具備基板10、緩沖層20、II型&^層30、？型&^層40、II型&^層50、柵極絕緣膜60、柵極電極70、層間絕緣膜80、源極電極90、電荷抽取電極95和漏極電極99。
[0021]基板10例如是硅基板、(^基板或31(:基板等?；?0的導(dǎo)電型沒有特別限定，但優(yōu)選的是與II型&^層30相同的導(dǎo)電型(例如II型以下例示使用了 II型硅基板的情況。
[0022]緩沖層20設(shè)在基板10的表面(第1面)上。緩沖層20例如使用將和交替地層疊的超晶格構(gòu)造、或者使八16抓的八1含有比率從基板10的表面朝向II型&^層30逐漸下降的組分傾斜((日語:組成傾斜從層而形成。通過將緩沖層20夾在基板10與層疊構(gòu)造體〔30、40及50)之間，能夠抑制應(yīng)變或翹曲。此外，緩沖層20能夠使形成在其上的包括II型&^層30、？型&^層40及II型&^層50的層疊構(gòu)造體的結(jié)晶性提高并使縱向的電阻變低。II型&^層50的厚度例如是約10011111?20011111。
[0023]在緩沖層20上，設(shè)有作為第1層的II型&^層30。II型&^層30使用含有II型雜質(zhì)(例如硅(31^^((?))的而形成。在II型&^層30上，設(shè)有作為第2層的？型
層40。？型&^層40使用含有？型雜質(zhì)(例如鎂(％))的&^而形成。進而，作為第3層的II型&^層50部分地設(shè)在？型&^層40的表面中的第1區(qū)域3[上。II型&^層50使用含有II型雜質(zhì)的而形成。II型&^層30、？型&^層40及II型層50形成的層疊構(gòu)造體。的層疊構(gòu)造體及緩沖層20的厚度根據(jù)規(guī)格而不同，但優(yōu)選的是例如為了半導(dǎo)體裝置100具有6007的耐壓而為約3^111以上。
[0024]溝槽II？形成為，從II型&^層50的表面起將？型&^層40貫通而到達II型層30。柵極絕緣膜60形成為，將溝槽狀的內(nèi)面及II型6^50的表面…50的一部分覆蓋。柵極絕緣膜60例如使用硅氧化膜等絕緣膜而形成。進而，柵極電極70隔著柵極絕緣膜60被埋入到溝槽狀內(nèi)。柵極電極70例如使用如/附等的金屬層疊膜或摻雜的多晶硅等的導(dǎo)電性材料而形成。由此，柵極電極70作為從II型層50的表面…50起將1)型&^層40貫通而到達II型&^層30的溝槽柵電極發(fā)揮功能。即，柵極電極70其一端處于型層50的表面口350上方，經(jīng)由？型&^層40，另一端處于II型&^層30內(nèi)。
[0025]層間絕緣膜80設(shè)在II型&^層50的表面…50及側(cè)面3350、以及？型&^層40的表面中的第2區(qū)域部2上。層間絕緣膜80例如使用硅氧化膜等絕緣膜而形成。層間絕緣膜80既可以由與柵極絕緣膜60相同的材料形成，或者也可以由與柵極絕緣膜60不同的材料形成。
[0026]作為第1電極的源極電極90設(shè)在II型層50的表面…50上，通過歐姆接合與II型&^層50連接。源極電極90只要是能夠與II型&^層50歐姆接合的材料就可以，例如使用I'認(rèn)1等的金屬材料形成。
[0027]電荷抽取電極95設(shè)在]3型層40的表面的第2區(qū)域部2上，通過歐姆接合與]3型&^層40連接。另外，第2區(qū)域部2是？型層40的表面中的第1區(qū)域部1以外的表面區(qū)域。
[0028]作為第2電極的電荷抽取電極95只要是能夠與？型&^層40歐姆接合的材料就可以，例如使用八11/附等的金屬層疊膜形成。在將電荷抽取電極95用八11/附的金屬層疊膜形成的情況下，以附層為下層使其接觸在？型&^層40上，在該附層之上形成如層。由此，電荷抽取電極95能夠與？型&^層40歐姆接合，并且成為低電阻電極。
[0029]作為第3電極的漏極電極99設(shè)在基板10的背面(第2面)上。漏極電極99與源極電極90同樣，例如使用11/^1等的金屬材料而形成。
[0030]半導(dǎo)體裝置100是縱型在處于柵極絕緣膜60的附近的？型&^層40形成溝道。因而，通過控制柵極電極70的電壓，在柵極絕緣膜60與？型&^層40的邊界部處形成溝道。來自漏極電極99的電流經(jīng)由基板10、緩沖層20』型&^層30，經(jīng)過溝道，再經(jīng)過II型6抓層50而向源極電極90流動。
[0031]如果使13型層40為懸浮狀態(tài)，則空穴被積蓄到？型層40中，半導(dǎo)體裝置100有可能雪崩擊穿。所以，為了抑制雪崩擊穿，需要電荷抽取電極95。電荷抽取電極95被固定在規(guī)定的電壓(例如接地電位),具有對積蓄在？型&^層40中的空穴進行抽取的功倉泛。
[0032]這里，對階差31進行說明。本實施方式的II型&^層50設(shè)在？型&^層40的表面中的第1區(qū)域3[上，沒有設(shè)在第2區(qū)域部2上。即，II型&^層50部分地設(shè)在？型&^層40的表面上，沒有將？型&^層40的表面整體覆蓋。因而，在第1區(qū)域部1與第2區(qū)域3尺2之間，存在由II型&^層50及？型&^層40形成的階差31。階差31是以？型層40的表面的第2區(qū)域部2為下段、以!1型&^層50的表面…50為上段的階差。在階差3丁的下段與上段之間有II型&^層50的側(cè)面3350。因而，階差31通過？型&^層40的表面的第2區(qū)域部2、II型&^層50的側(cè)面3350及II型&^層50的表面…50而形成。
[0033]通過存在階差31，能夠?qū)⒃礃O電極90形成在II型&^層50的表面…50 (階差3丁的上段?、并且將電荷抽取電極95形成在？型&^層40的第2區(qū)域部2 (階差31的下段即，通過存在階差31，確保了源極電極90及電荷抽取電極95的形成區(qū)域，源極電極90及電荷抽取電極95的形成變得容易。由此，能夠抑制雪崩擊穿，能夠維持高耐壓。
[0034]此外，例如為了形成II型層50，可以考慮向]3型&^層40離子注入II型雜質(zhì)(例如3146).但是，在此情況下，由于向1)型區(qū)域注入II型雜質(zhì)，所以在離子注入的區(qū)域中II型&^層50的電阻有可能變高。
[0035]相對于此，本實施方式使η型GaN層50在p型GaN層40上選擇外延生長。由此，能夠在P型GaN層40的表面上確保電荷抽取電極95的形成區(qū)域并使η型GaN層50的電阻變低。即，根據(jù)本實施方式，能夠?qū)崿F(xiàn)η型GaN層50的低電阻化及用來抑制雪崩擊穿的電荷抽取電極95的形成區(qū)域的確保。結(jié)果，本實施方式的半導(dǎo)體裝置100能夠兼顧低開啟電阻和聞耐壓。
[0036]圖2?圖5是表示本實施方式的半導(dǎo)體裝置100的制造方法的一例的剖視圖。參照圖2?圖5來說明半導(dǎo)體裝置100的制造方法。
[0037]首先，使用MOCVD (Metalorganic Chemical Vapor Deposit1n)法，在基板 10 上形成緩沖層20。緩沖層20如上述那樣，具有AlN及GaN的超晶格構(gòu)造或組分傾斜AlGaN層。例如，在基板10上形成AlN及GaN的超晶格構(gòu)造的情況下，在基板10上以AlN層、GaN層、AlN層、GaN層、AlN層、GaN層..?的順序父替地層置AlN層和GaN層。由此，緩沖層20能夠吸收通過基板10與η型GaN層30之間的晶格常數(shù)及熱膨脹系數(shù)的差異而發(fā)生的翹曲。并且，設(shè)緩沖層20的最上層為GaN層。由此，能夠在緩沖層20上容易地形成η型GaN層30。
[0038]例如，在基板10上形成組分傾斜AlGaN層的情況下，最初使AlGaN中的Al的含有率為100%，一邊使Al的含有率逐漸降低一邊堆積AlGaN。并且，在緩沖層20的最上部使Al的含有率為0%。S卩，在緩沖層20的堆積最初，在基板10上堆積Al，然后一邊使Al的含有率降低一邊堆積AlGaN，最后堆積GaN。由此，組分傾斜AlGaN層的Al層接觸在基板10的表面上，組分傾斜AlGaN層的GaN層接觸在η型GaN層30的底面上。由此，緩沖層20能夠吸收通過基板10與η型GaN層30之間的晶格常數(shù)及熱膨脹系數(shù)的差異而發(fā)生的翹曲。此夕卜，能夠在緩沖層20上容易地形成η型GaN層30。
[0039]接著，使用MOCVD法，在緩沖層20上堆積η型GaN層30。此時，一邊添加η型雜質(zhì)(例如S1、Ge) —邊堆積GaN。
[0040]接著，使用MOCVD法，在η型GaN層30上堆積ρ型GaN層40。此時，一邊添加ρ型雜質(zhì)(例如Mg) —邊堆積GaN。由此，得到圖2所示的構(gòu)造。
[0041 ] 接著，使用光刻技術(shù)及蝕刻技術(shù)，如圖3所示，在ρ型GaN層40的表面中的第2區(qū)域SR2上形成掩模層MSK。掩模層MSK例如是硅氧化膜等的絕緣膜。通過掩模層MSK將第2區(qū)域SR2覆蓋，從而η型GaN層50不在第2區(qū)域SR2上外延生長。另一方面，在沒有形成掩模層MSK的第I區(qū)域SRl上，η型GaN層50能夠外延生長。
[0042]接著，使用掩模層MSK作為掩模，一邊導(dǎo)入η型雜質(zhì)(例如S1、Ge)—邊使GaN外延生長。由此，η型GaN層50選擇地外延生長在ρ型GaN層40的表面中的第I區(qū)域SRl上。通過η型GaN層50的選擇外延生長，如圖3所示那樣形成階差ST。在階差ST中，ρ型GaN層40的第2區(qū)域SR2是下段，η型GaN層50的表面US50是上段。
[0043]在將掩模層MSK除去后，使用光刻技術(shù)及蝕刻技術(shù)，形成從η型GaN層50的表面US50起將ρ型GaN層40貫通而到達η型GaN層30的溝槽TR。由此，得到圖4所示的構(gòu)造。
[0044]接著，在溝槽TR的內(nèi)面、η型GaN層50的表面US50及側(cè)面SS50、ρ型GaN層40的表面的第2區(qū)域SR2上堆積柵極絕緣膜60。
[0045]接著，在溝槽TR內(nèi)埋入柵極電極70的材料。使用光刻技術(shù)及蝕刻技術(shù)，將柵極電極70的材料加工。由此，如圖5所示那樣形成柵極電極70。柵極電極70形成為，從η型GaN層50的表面US50起將ρ型GaN層40貫通而到達η型GaN層30。S卩，柵極電極70形成為，其一端處于η型GaN層50的表面US50上方，經(jīng)由ρ型GaN層40，另一端處于η型GaN層30內(nèi)。柵極電極70通過柵極絕緣膜60而與η型GaN層50、ρ型GaN層40、η型GaN層30絕緣。
[0046]接著，根據(jù)需要，在將層間絕緣膜80堆積后，使用光刻技術(shù)及蝕刻技術(shù)，在η型GaN層50的表面US50上形成接觸孔。接著，在堆積源極電極90的材料后，使用光刻技術(shù)及蝕刻技術(shù)將源極電極90的材料加工。由此，如圖1所示，在η型GaN層50的表面US50上形成源極電極90。
[0047]接著，根據(jù)需要，在將層間絕緣膜80再次堆積后，使用光刻技術(shù)及蝕刻技術(shù)，在ρ型GaN層40的表面的第2區(qū)域SR2上形成接觸孔。接著，在將電荷抽取電極95的材料堆積后，使用光刻技術(shù)及蝕刻技術(shù)將電荷抽取電極95的材料加工。由此，如圖1所示，在ρ型GaN層40的第2區(qū)域SR2上形成電荷抽取電極95。
[0048]這樣，源極電極90形成于η型GaN層50的表面US50 (階差ST的上段)，電荷抽取電極95形成于ρ型GaN層40的第2區(qū)域SR2 (階差ST的下段)。
[0049]接著，在基板10的背面形成漏極電極99。由此，圖1所示的半導(dǎo)體裝置100完成。
[0050]根據(jù)本實施方式，在ρ型GaN層40的表面中的第I區(qū)域SRl上使η型GaN層50有選擇地外延生長。由此，形成以P型GaN層40的表面的第2區(qū)域SR2為下段、以η型GaN層50的表面US50為上段的階差ST。通過存在階差ST，能夠?qū)⒃礃O電極90形成在η型GaN層50的表面US50 (階差ST的上段)上并將電荷抽取電極95形成在ρ型GaN層40的第2區(qū)域SR2 (階差ST的下段)中。即，確保了源極電極90及電荷抽取電極95的形成區(qū)域，源極電極90及電荷抽取電極95的形成變?nèi)菀?。由此，能夠抑制雪崩擊穿，能夠維持高耐壓。
[0051]此外，使η型GaN層50在ρ型GaN層40上選擇外延生長。由此，能夠確保電荷抽取電極95的形成區(qū)域并使η型GaN層50的電阻變低。結(jié)果，本實施方式的半導(dǎo)體裝置100能夠兼顧高耐壓和低開啟電阻。
[0052](應(yīng)變例I)
[0053]在本實施方式中，緩沖層20是交替地層疊有AlN和GaN的超晶格構(gòu)造，或者是使Al含有比率逐漸變化的組分傾斜AlGaN層。在本應(yīng)變例中，向這樣的緩沖層20導(dǎo)入Si或Ge。
[0054]在基板10是硅基板的情況下，硅有可能擴散到緩沖層20的底部。此外，處于緩沖層20上的η型GaN層30含有Si或Ge。因而，硅有可能也擴散到緩沖層20的上部。S卩，可以認(rèn)為緩沖層20的底部及上部成為η型層。
[0055]在本應(yīng)變例中，向緩沖層20的中間部分(中間層)也導(dǎo)入Si或Ge。由此，緩沖層20的中間部分也成為η型的超晶格構(gòu)造或η型的組分傾斜AlGaN層。通過使緩沖層20的整體為η型，緩沖層20的電阻降低。由于半導(dǎo)體裝置100是縱型FET，所以通過使緩沖層20的電阻降低，能夠使半導(dǎo)體基板100的開啟電阻進一步降低。另外，η型雜質(zhì)只要在緩沖層20的形成時導(dǎo)入就可以。
[0056](應(yīng)變例2)
[0057]源極電極90及電荷抽取電極95只要能夠?qū)型GaN層40及η型GaN層50歐姆接合，也可以使用相同材料形成。在此情況下，不需要形成源極電極90及電荷抽取電極95的各自獨立的接觸孔，只要形成共用的接觸孔就可以。此外，可以使電極材料的堆積及加工也共用。因而，光刻工序、蝕刻工序的次數(shù)變少，能夠縮短制造工序。
[0058]通常，源極電極90及電荷抽取電極95的電壓設(shè)定為相等的情況較多。因而，源極電極90及電荷抽取電極95也可以是共用電極。另外，應(yīng)變例2可以與應(yīng)變例I組合。
[0059](第2實施方式)
[0060]圖6是表示遵循第2實施方式的縱型GaN半導(dǎo)體裝置200(以下，也稱作半導(dǎo)體裝置200)的結(jié)構(gòu)的一例的剖視圖。在第2實施方式的半導(dǎo)體裝置200中，階差ST的側(cè)面SS的下部由P型GaN層40構(gòu)成，階差ST的側(cè)面SS的上部由η型GaN層50構(gòu)成。即，ρ型GaN層40的上部被除去。第2實施方式的其他結(jié)構(gòu)可以與第I實施方式的對應(yīng)的結(jié)構(gòu)同樣。
[0061]第2實施方式的半導(dǎo)體裝置200也通過存在階差ST，能夠?qū)⒃礃O電極90形成在η型GaN層50的表面US50 (階差ST的上段)上并將電荷抽取電極95形成在ρ型GaN層40的第2區(qū)域SR2 (階差ST的下段)中。此外，本實施方式使η型GaN層50在ρ型GaN層40上外延生長。因而，第2實施方式能夠得到與第I實施方式同樣的效果。
[0062]圖7及圖8是表示第2實施方式的半導(dǎo)體裝置200的制造方法的一例的剖視圖。
[0063]首先，與第I實施方式同樣，得到圖2所示的構(gòu)造。接著，一邊向P型GaN層40上導(dǎo)入η型雜質(zhì)(例如S1、Ge)，一邊使GaN外延生長。
[0064]接著，使用光刻技術(shù)及蝕刻技術(shù)，在η型GaN層50上形成掩模層MSK。掩模層MSK殘留在η型GaN層50的形成區(qū)域上，在其以外的區(qū)域(第2區(qū)域SR2)中被除去。由此，得到圖7所示的構(gòu)造。
[0065]接著，使用掩模層MSK作為掩模，將η型GaN層50蝕刻。由此，將處于ρ型GaN層40的表面中的第2區(qū)域SR2上的η型GaN層50的材料層有選擇地除去。結(jié)果，形成以P型GaN層40的第2區(qū)域SR2為下段、以η型GaN層50的表面US50為上段的階差ST。此外，在該蝕刻工序中，不僅是η型GaN層50,ρ型GaN層40的上部也被過蝕刻(over-etching)。因而，如圖8所示，階差ST的側(cè)面SS的上部由η型GaN層50構(gòu)成，階差ST的側(cè)面SS的下部由P型GaN層構(gòu)成。
[0066]然后，與第I實施方式同樣，形成溝槽TR、柵極絕緣膜60、柵極電極70、源極電極90、電荷抽取電極95。由此，圖6所示的半導(dǎo)體基板200完成。
[0067]根據(jù)第2實施方式，在使η型GaN層50在ρ型GaN層40的表面整個面上外延生長后，使用掩模層MSK將η型GaN層50有選擇地蝕刻。由此，與第I實施方式同樣地形成階差ST。由于將η型GaN層50有選擇地蝕刻，所以ρ型GaN層40的上部被過蝕刻。因而，在階差ST的側(cè)面SS的上部出現(xiàn)η型GaN層50，在階差ST的側(cè)面SS的下部出現(xiàn)ρ型GaN
層40。
[0068]這樣，即使將外延生長的η型GaN層50有選擇地蝕刻，也能夠形成階差ST。由此，第2實施方式能夠得到與第I實施方式同樣的效果。
[0069]進而,根據(jù)第2實施方式,在ρ型GaN層40的形成后能夠連續(xù)形成η型GaN層50。因而，能夠抑制顆粒等侵入到ρ型GaN層40與η型GaN層50之間。
[0070]進而，上述應(yīng)變例1、2可以與第2實施方式組合。
[0071](第3實施方式)
[0072]圖9是表示遵循第3實施方式的縱型GaN半導(dǎo)體裝置300 (以下，稱作半導(dǎo)體裝置300)的結(jié)構(gòu)的一例的剖視圖。在第3實施方式的半導(dǎo)體裝置300中，柵極電極70沒有完全埋入在溝槽TR內(nèi)。但是，柵極電極70經(jīng)由柵極絕緣膜60將溝槽TR的內(nèi)面覆蓋。第3實施方式的其他結(jié)構(gòu)可以與第I實施方式的對應(yīng)的結(jié)構(gòu)同樣。因而，第3實施方式能夠得到與第I實施方式同樣的效果。此外，第3實施方式可以與應(yīng)變例1、2及/或第2實施方式組合。
[0073]雖然說明了本發(fā)明的一些實施方式，但這些實施方式是作為例子提示的，并不意味著限定發(fā)明的范圍。這些實施方式能夠以其他各種各樣的形態(tài)來實施，在不脫離發(fā)明的主旨的范圍內(nèi)能夠進行各種省略、替換、變更。這些實施方式或其變形包含在發(fā)明的范圍或主旨中，并包含在權(quán)利要求書所記載的發(fā)明和其等價的范圍中。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，其特征在于，具備: 基板； 第I層，設(shè)在上述基板的第I面的上方，使用第I導(dǎo)電型的III族氮化物半導(dǎo)體形成； 第2層，設(shè)在上述第I層上，使用第2導(dǎo)電型的III族氮化物半導(dǎo)體形成； 第3層，部分地設(shè)在上述第2層的表面中的第I區(qū)域上，使用第I導(dǎo)電型的III族氮化物半導(dǎo)體形成； 柵極電極，一端處于上述第3層的表面上方，經(jīng)由上述第2層而另一端處于上述第I層內(nèi)，與上述第I層、上述第2層及上述第3層絕緣； 第I電極，連接于上述第3層； 第2電極，連接于上述第2層的表面中的上述第I區(qū)域以外的第2區(qū)域；以及 第3電極，設(shè)在與上述第I面相反側(cè)的上述基板的第2面上。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 具有以上述第2層的上述第2區(qū)域為下段、以上述第3層的表面為上段的階差， 上述第I電極設(shè)在上述階差的上段， 上述第2電極設(shè)在上述階差的下段。
3.如權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于， 上述階差的側(cè)面的下部由上述第2層構(gòu)成； 上述階差的側(cè)面的上部由上述第3層構(gòu)成。
4.如權(quán)利要求1?3中任一項所述的半導(dǎo)體裝置，其特征在于， 上述第I電極及上述第2電極使用相同材料形成。
5.如權(quán)利要求1?3中任一項所述的半導(dǎo)體裝置，其特征在于， 還具備設(shè)在上述基板的第I面與上述第I層之間的緩沖層， 上述緩沖層具有將AlN和GaN交替地層疊而成的超晶格構(gòu)造、或者使AlGaN的Al含有比率逐漸變化而成的組分傾斜AlGaN層， 在上述緩沖層的中間部分含有Si或Ge。
6.一種半導(dǎo)體裝置的制造方法，其特征在于， 在基板的第I面的上方，使用第I導(dǎo)電型的III族氮化物半導(dǎo)體形成第I層； 在上述第I層上，使用第2導(dǎo)電型的III族氮化物半導(dǎo)體形成第2層； 在上述第2層的表面中的第I區(qū)域上，部分地使用第I導(dǎo)電型的III族氮化物半導(dǎo)體而形成第3層； 形成從上述第3層的表面起將上述第2層貫通而到達上述第I層的與上述第I層、上述第2層及上述第3層絕緣的柵極電極； 在上述第3層上形成第I電極； 在上述第2層的表面中的上述第I區(qū)域以外的第2區(qū)域上形成第2電極； 在與上述第I面相反側(cè)的上述基板的第2面上形成第3電極。
7.如權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其特征在于， 上述第3層的形成具備如下步驟: 通過在上述第2層的表面上一邊導(dǎo)入第I導(dǎo)電型的雜質(zhì)一邊使III族氮化物半導(dǎo)體外延生長而形成上述第3層的材料層；以及 將處于上述第2層的表面中的上述第2區(qū)域上的上述第3層的材料層有選擇地除去。
8.如權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其特征在于， 上述第3層的形成具備如下步驟: 在上述第2層的表面中的上述第2區(qū)域上形成絕緣膜；以及 使用上述絕緣膜作為掩模，在上述第2層的表面中的上述第I區(qū)域上，一邊導(dǎo)入第I導(dǎo)電型的雜質(zhì)一邊使III族氮化物半導(dǎo)體有選擇地外延生長。
【文檔編號】H01L21/335GK104347694SQ201310729612
【公開日】2015年2月11日 申請日期:2013年12月26日 優(yōu)先權(quán)日:2013年8月5日
【發(fā)明者】藤本英俊, 齊藤泰伸, 吉岡啟 申請人:株式會社東芝