一種高壓電路版圖設(shè)計結(jié)構(gòu)的制作方法
【專利摘要】本申請公開了一種高壓電路版圖設(shè)計結(jié)構(gòu)。所述高壓電路版圖設(shè)計結(jié)構(gòu)包括：P型襯底、第一N型阱、第二N型阱、第三N型阱、具有第一寬度的第一P型阱和具有第二寬度的第二P型阱。所述高壓電路版圖設(shè)計結(jié)構(gòu)實現(xiàn)了高壓電路間的阱間隔離和電壓跟蹤。
【專利說明】一種高壓電路版圖設(shè)計結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種集成電路，更具體地說，本發(fā)明涉及一種高壓電路版圖設(shè)計結(jié)構(gòu)?！颈尘凹夹g(shù)】
[0002]集成電路和集成器件被廣泛應(yīng)用在現(xiàn)代電子電路中。高壓集成電路(如高端門極驅(qū)動器、高端功率開關(guān)管、離線傳感器、電平移位器等等)具有浮(floating)的結(jié)構(gòu)。通常，這些高壓電路被放置在一個阱內(nèi)，并作為公共的參考節(jié)點。
[0003]但是在某些時候，共享一個阱不大可行。如果高壓電路間沒有被適當(dāng)?shù)乇舜烁綦x，可能發(fā)生某些寄生器件(如少子注入)的相互干擾。這將導(dǎo)致低效參數(shù)故障，甚至可能破壞鎖定。
[0004]在某些情況下，高壓浮電路被彼此隔離，以消除鄰近電路間的相互干擾。但這些阱之間的相對電勢需要彼此相互跟隨。

【發(fā)明內(nèi)容】

[0005]因此本發(fā)明的目的在于解決現(xiàn)有技術(shù)的上述技術(shù)問題，提出一種改進(jìn)的高壓電路版圖設(shè)計結(jié)構(gòu)。
[0006]根據(jù)上述目的，本發(fā)明提出了一種高壓電路版圖設(shè)計結(jié)構(gòu)，包括:P型襯底；形成在所述P型襯底上的第一 N型阱、第二 N型阱和第三N型阱；形成在所述P型襯底上具有第一寬度的第一 P型阱，所述第一 P型阱形成在第一 N型阱和第二 N型阱之間，所述第一寬度取決于第一 N型阱和第二 N型阱間的穿通電壓；形成在所述P型襯底上具有第二寬度的第
二P型阱，所述第二 P型阱形成在第二 N型阱和第三N型阱之間，所述第二寬度取決于第二N型阱和第三N型阱間的穿通電壓。
[0007]根據(jù)本發(fā)明的實施例，其中每個N型阱經(jīng)由N型掩埋層耦接至所述P型襯底。
[0008]根據(jù)本發(fā)明的實施例，其中所述高壓電路版圖設(shè)計結(jié)構(gòu)還包括:形成在第一 N型阱上但不與第一 N型阱直接連接的第一高板多晶硅電阻；形成在第二 N型阱上但不與第二N型阱直接連接的第二高板多晶硅電阻；以及形成在第三N型阱上但不與第三N型阱直接連接的第三高板多晶硅電阻。
[0009]根據(jù)本發(fā)明的實施例，其中所述高壓電路版圖設(shè)計結(jié)構(gòu)還包括:鄰近第一 N型阱的N型漂移區(qū)；附著于所述N型漂移區(qū)的N型阱；以及一系列設(shè)置在第一 N型阱和漂移區(qū)的邊沿的重?fù)诫sN型區(qū)、接觸點以及第一金屬層。
[0010]根據(jù)本發(fā)明的實施例，其中所述高壓電路版圖設(shè)計結(jié)構(gòu)還包括:形成在第一 N型阱內(nèi)的第三P型阱和第四N型阱，所述第三P型阱和第四N型阱具有油炸圈形狀。
[0011]根據(jù)本發(fā)明的實施例，其中所述高壓電路版圖設(shè)計結(jié)構(gòu)還包括:與第一 N型阱和第二 N型阱接觸的金屬層，以形成第一肖特基二極管和第二肖特基二極管。
[0012]根據(jù)本發(fā)明的實施例，其中第三N型阱被第二 N型阱環(huán)繞。
[0013]根據(jù)本發(fā)明的實施例，其中第二 N型阱和第三N型阱形成在第一 N型阱內(nèi)。[0014]根據(jù)本發(fā)明的實施例，其中所述高壓電路版圖設(shè)計結(jié)構(gòu)還包括:形成在第二 N型阱上的焊盤入口，以使所述高壓電路版圖設(shè)計結(jié)構(gòu)耦接至外部。
[0015]根據(jù)本發(fā)明的實施例，其中所述第一 P型阱具有耦接至第一肖特基二極管陽極和第二肖特基二極管陽極的的重?fù)诫sP型區(qū)，以形成歐姆接觸。
[0016]根據(jù)本發(fā)明各方面的上述高壓電路版圖設(shè)計結(jié)構(gòu)實現(xiàn)了高壓電路間的阱間隔離和各高壓阱間的電壓跟蹤。
【專利附圖】

【附圖說明】
[0017]圖1示意性地示出了根據(jù)本發(fā)明一實施例的高壓電路版圖設(shè)計結(jié)構(gòu)100的剖面圖；
[0018]圖2示意性地示出了根據(jù)本發(fā)明另一實施例的高壓電路版圖設(shè)計結(jié)構(gòu)200的剖面圖；
[0019]圖3示意性地示出了根據(jù)本發(fā)明一實施例的圖1和圖2所示高壓電路版圖設(shè)計結(jié)構(gòu)中阱間耗盡層的夾斷效應(yīng)圖；
[0020]圖4示意性地示出了用高板多晶硅電阻來檢測未知電壓源的電壓檢測電路圖；
[0021]圖5示意性地示出了根據(jù)本發(fā)明一實施例的圖1所示高壓電路版圖設(shè)計結(jié)構(gòu)的俯視圖；
[0022]圖6示意性地示出了根據(jù)本發(fā)明又一實施例的圖1所示高壓電路版圖設(shè)計結(jié)構(gòu)的俯視圖；
[0023]圖7示意性地示出了根據(jù)本發(fā)明又一實施例的圖1所示高壓電路版圖設(shè)計結(jié)構(gòu)的俯視圖；
[0024]圖8示意性地示出了根據(jù)本發(fā)明又一實施例的形成在P型襯底上的高壓電路版圖設(shè)計結(jié)構(gòu)的剖視圖。
【具體實施方式】
[0025]下面將詳細(xì)描述本發(fā)明的具體實施例，應(yīng)當(dāng)注意，這里描述的實施例只用于舉例說明，并不用于限制本發(fā)明。在以下描述中，為了提供對本發(fā)明的透徹理解，闡述了大量特定細(xì)節(jié)。然而，對于本領(lǐng)域普通技術(shù)人員顯而易見的是:不必采用這些特定細(xì)節(jié)來實行本發(fā)明。在其他實例中，為了避免混淆本發(fā)明，未具體描述公知的電路、材料或方法。
[0026]在整個說明書中，對“ 一個實施例”、“實施例”、“ 一個示例”或“示例”的提及意味著:結(jié)合該實施例或示例描述的特定特征、結(jié)構(gòu)或特性被包含在本發(fā)明至少一個實施例中。因此，在整個說明書的各個地方出現(xiàn)的短語“在一個實施例中”、“在實施例中”、“一個示例”或“示例”不一定都指同一實施例或示例。此外，可以以任何適當(dāng)?shù)慕M合和/或子組合將特定的特征、結(jié)構(gòu)或特性組合在一個或多個實施例或示例中。此外，本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，在此提供的附圖都是為了說明的目的，并且附圖不一定是按比例繪制的。應(yīng)當(dāng)理解，當(dāng)稱元件“耦接到”或“連接到”另一元件時，它可以是直接耦接或耦接到另一元件或者可以存在中間元件。相反，當(dāng)稱元件“直接耦接到”或“直接連接到”另一元件時，不存在中間元件。相同的附圖標(biāo)記指示相同的元件。這里使用的術(shù)語“和/或”包括一個或多個相關(guān)列出的項目的任何和所有組合。[0027]本發(fā)明公開了高壓電路版圖設(shè)計結(jié)構(gòu)和方法。高壓電路的N型阱之間通過P型阱隔離，且各阱之間的電勢相互跟隨；肖特基二極管被采用，以短接可能成為載流子注入源的PN結(jié)。此外P型阱和P型襯底之間通過合并的耗盡區(qū)被隔離。
[0028]圖1示意性地示出了根據(jù)本發(fā)明一實施例的高壓電路版圖設(shè)計結(jié)構(gòu)100的剖面圖。在圖1所示實施例中，高壓電路版圖設(shè)計結(jié)構(gòu)100包括:P型襯底(P-SUb);形成在P型襯底上的一系列N型阱(如N-tubl至N-tub3);形成在P型襯底上的位于兩個靠近的N型阱之間的至少一個P型阱(如P-tubl、P-tub2)。 [0029]圖2示意性地示出了根據(jù)本發(fā)明另一實施例的高壓電路版圖設(shè)計結(jié)構(gòu)200的剖面圖。圖2所7^聞壓電路版圖設(shè)計結(jié)構(gòu)200與圖1所7^聞壓電路版圖設(shè)計結(jié)構(gòu)100相似,與圖1所不聞壓電路版圖設(shè)計結(jié)構(gòu)100不同的是，圖2所不聞壓電路版圖設(shè)計結(jié)構(gòu)200還包括一系列高板多晶娃電阻(high sheet poly resistor) 101-103,其中每個高板多晶娃電阻形成在每個N型阱上，且每個高板多晶硅電阻不與相應(yīng)的N型阱直接連接。
[0030]在圖2所示實施例中，為闡述更清晰，圖2示出了 3個N型阱和3個高板多晶硅電阻。但高壓電路版圖設(shè)計結(jié)構(gòu)200可包括任意個數(shù)的N型阱和任意個高板多晶硅電阻。
[0031]在一個實施例中，高板多晶硅電阻的阻抗大約為IOOkQ。
[0032]在圖2所示實施例中，第二 N型阱N_tub2耦接至外部電壓源VIN。
[0033]在一個實施例中，外部電壓源Vin的電壓水平為700V。也就是說，第二 N型阱N-tub2的電壓水平為700V。
[0034]在一個實施例中，相鄰兩個N型阱的電壓差為20V，且電壓等級從耦接至外部電壓源的N型阱開始下降。也就是說，電壓等級從第二 N型阱N-tub2開始下降，如第二 N型阱N-tub2的電壓為700V，第一 N型阱N-tubl和第三N型阱N_tub3的電壓均為680V。
[0035]在一個實施例中，每個N型阱均經(jīng)由N型掩埋層(NBL1~NBL3)耦接至P型襯底P-sub,以降低阻抗，從而避免放置在N型阱N-tub和P型襯底P-sub之上的P型結(jié)構(gòu)(P型注入或P型擴散形成的結(jié)構(gòu))之間的穿通擊穿。此外，N型掩埋層可進(jìn)一步提供P型阱P-tub和P型襯底P-sub之間的垂直電壓隔離。
[0036]在一個實施例中，每個N型阱N-tub里面可不包含任何電路或者器件。在其他實施例中，N型阱N-tub可能包含電路或者器件。
[0037]在一個實施例中，P型阱用來隔開兩個浮著的N型阱。P型阱具有最小寬度和最大寬度。所述最小寬度和最大寬度由所需的穿通電壓決定，并可由兩個背靠背的齊納二極管106和107來表示，如圖1和圖2虛線所示。也就是說，第一 P型阱P-tubl具有由第一 N型阱N-tubl和第二 N型阱N-tub2兩者的穿通電壓要求決定的第一寬度；第二 P型阱P_tub2具有由第二 N型阱N-tub2和第三N型阱N-tub3兩者的穿通電壓要求決定的第二寬度。
[0038]在實際操作中，穿通電壓隨著工藝誤差而有所變化。表1示出在給定N型阱和P型阱的摻雜條件和特定工藝下，P型阱的寬度(即相鄰兩個N型阱的間隔距離)和兩個相鄰N型阱的穿通電壓。如表1所示，P型阱的寬度越寬，兩個相鄰N型阱的穿通電壓越高。
[0039]
P型阱寬度(ym) I最大穿通電壓(V) I最小穿通電壓(V)~
【權(quán)利要求】
1.一種高壓電路版圖設(shè)計結(jié)構(gòu)，包括: P型襯底； 形成在所述P型襯底上的第一 N型阱、第二 N型阱和第三N型阱； 形成在所述P型襯底上具有第一寬度的第一 P型阱，所述第一 P型阱形成在第一 N型阱和第二 N型阱之間，所述第一寬度取決于第一 N型阱和第二 N型阱間的穿通電壓； 形成在所述P型襯底上具有第二寬度的第二 P型阱，所述第二 P型阱形成在第二 N型阱和第三N型阱之間，所述第二寬度取決于第二 N型阱和第三N型阱間的穿通電壓。
2.如權(quán)利要求1所述的高壓電路版圖設(shè)計結(jié)構(gòu)，其中每個N型阱經(jīng)由N型掩埋層耦接至所述P型襯底。
3.如權(quán)利要求1所述的高壓電路版圖設(shè)計結(jié)構(gòu)，還包括: 形成在第一 N型講上但不與第一 N型講直接連接的第一高板多晶娃電阻； 形成在第二 N型阱上但不與第二 N型阱直接連接的第二高板多晶硅電阻；以及 形成在第三N型阱上但不與第三N型阱直接連接的第三高板多晶硅電阻。
4.如權(quán)利要求1所述的高壓電路版圖設(shè)計結(jié)構(gòu)，還包括: 鄰近第一 N型阱的N型漂移區(qū)； 附著于所述N型漂移區(qū)的N型阱；以及 一系列設(shè)置在第一 N型阱和漂移區(qū)的邊沿的重?fù)诫sN型區(qū)、接觸點以及第一金屬層。
5.如權(quán)利要求1所述的高壓電路版圖設(shè)計結(jié)構(gòu)，還包括: 形成在第一 N型阱內(nèi)的第三P型阱和第四N型阱，所述第三P型阱和第四N型阱具有油炸圈形狀。
6.如權(quán)利要求1所述的高壓電路版圖設(shè)計結(jié)構(gòu)，還包括: 與第一 N型阱和第二 N型阱接觸的金屬層，以形成第一肖特基二極管和第二肖特基二極管。
7.如權(quán)利要求1所述的高壓電路版圖設(shè)計結(jié)構(gòu)，其中第三N型阱被第二N型阱環(huán)繞。
8.如權(quán)利要求1所述的高壓電路版圖設(shè)計結(jié)構(gòu)，其中第二N型阱和第三N型阱形成在第一 N型講內(nèi)。
9.如權(quán)利要求1所述的高壓電路版圖設(shè)計結(jié)構(gòu)，還包括: 形成在第二 N型阱上的焊盤入口，以使所述高壓電路版圖設(shè)計結(jié)構(gòu)耦接至外部。
10.如權(quán)利要求1所述的高壓電路版圖設(shè)計結(jié)構(gòu)，其中所述第一P型阱具有耦接至第一肖特基二極管陽極和第二肖特基二極管陽極的的重?fù)诫sP型區(qū)，以形成歐姆接觸。
【文檔編號】H01L27/02GK103700658SQ201310731449
【公開日】2014年4月2日 申請日期:2013年12月26日 優(yōu)先權(quán)日:2013年1月17日
【發(fā)明者】約瑟夫俄依恩扎 申請人:成都芯源系統(tǒng)有限公司