半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開(kāi)了一種半導(dǎo)體器件，包括襯底、形成于所述襯底上表面的絕緣層、形成于所述絕緣層上的至少一個(gè)金屬互連層，所述半導(dǎo)體器件還包括形成于所述襯底下表面的至少一個(gè)金屬層。本發(fā)明通過(guò)在襯底的下表面形成至少一個(gè)金屬層，來(lái)與形成于襯底上表面的金屬互連層形成平板電容，通過(guò)將該平板電容連接到半導(dǎo)體器件的輸入或輸出端，來(lái)實(shí)現(xiàn)對(duì)半導(dǎo)體器件的輸入或輸出阻抗到目標(biāo)阻抗的匹配。本發(fā)明還提供了這種半導(dǎo)體器件的制造方法，可以便捷且高效地實(shí)現(xiàn)半導(dǎo)體器件的輸入或輸出端的阻抗匹配。
【專利說(shuō)明】半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及一種半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]當(dāng)半導(dǎo)體器件用于射頻功率放大電路或者其他某些特定電路時(shí)，需要其具有較高的輸入輸出阻抗。但目前生產(chǎn)制造的很多半導(dǎo)體器件的輸入輸出阻抗很低，因此需要對(duì)這些半導(dǎo)體器件進(jìn)行阻抗匹配，比如，在外圍電路使用大量的分立元件，或者采用鍵合線將在同一個(gè)封裝框架上的半導(dǎo)體器件與電容相連接并封裝在一起。但這些方法會(huì)增加電路的設(shè)計(jì)難度，降低電路工作的可靠性。同時(shí)，由于引入了鍵合線的等效電感，其工藝的波動(dòng)對(duì)半導(dǎo)體器件性能的穩(wěn)定性與可靠性都會(huì)產(chǎn)生很大的影響。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中對(duì)半導(dǎo)體器件進(jìn)行輸入輸出阻抗匹配時(shí)電路設(shè)計(jì)難度大以及工藝波動(dòng)引起的器件穩(wěn)定性問(wèn)題，本發(fā)明提供了一種半導(dǎo)體器件，包括襯底、形成于所述襯底上表面的絕緣層、形成于所述絕緣層上的至少一個(gè)金屬互連層，所述半導(dǎo)體器件還包括形成于所述襯底下表面的至少一個(gè)金屬層。
[0004]進(jìn)一步地，所述半導(dǎo)體器件具備有源區(qū)和非有源區(qū)，所述非有源區(qū)中形成有至少一個(gè)平板電容。
[0005]進(jìn)一步地，所述平板電容包括相對(duì)設(shè)置的第一極板和第二極板，所述第一極板為在形成所述金屬互連層的刻蝕工序中通過(guò)調(diào)整刻蝕版圖而保留在所述非有源區(qū)中的一部分金屬，所述第二極板為在形成所述襯底下表面的金屬層的刻蝕工序中通過(guò)調(diào)整刻蝕版圖而保留在所述非有源區(qū)中的一部分金屬。
[0006]優(yōu)選地，所述第一極板與所述半導(dǎo)體器件的封裝引腳中的輸入或輸出引腳相連，所述第二極板與所述半導(dǎo)體器件的封裝框架中的連接到接地端的晶座相接。
[0007]優(yōu)選地，所述第一極板與所述半導(dǎo)體器件的封裝引腳中的接地引腳相連，所述第二極板與所述半導(dǎo)體器件的封裝框架中的連接到輸入或輸出端的晶座相接。
[0008]本發(fā)明還提供了一種半導(dǎo)體器件的制造方法，該方法包括在用于制造所述半導(dǎo)體器件的襯底的上表面上形成絕緣層，并在所述絕緣層上形成至少一個(gè)金屬互連層，該方法還包括在所述襯底的下表面上形成至少一個(gè)金屬層。
[0009]進(jìn)一步地，該方法還包括在所述半導(dǎo)體器件中配置有源區(qū)和非有源區(qū)，并在所述非有源區(qū)中形成至少一個(gè)平板電容。
[0010]進(jìn)一步地，所述平板電容包括相對(duì)設(shè)置的第一極板和第二極板，所述方法包括如下步驟:S1.在進(jìn)行位于襯底上表面的所述金屬互連層的刻蝕工序時(shí)，通過(guò)調(diào)整刻蝕版圖，使得在所述非有源區(qū)中保留一部分金屬以形成所述第一極板；S2.在進(jìn)行位于襯底下表面的所述金屬層的刻蝕工序時(shí)，通過(guò)調(diào)整刻蝕版圖，使得在所述非有源區(qū)中保留一部分金屬以形成所述第二極板。[0011]進(jìn)一步地，在步驟S2之后還包括，在對(duì)所述半導(dǎo)體器件進(jìn)行封裝打線時(shí)，在其封裝框架上調(diào)整晶座的位置，使得所述晶座與所述第二極板相接。
[0012]優(yōu)選地，所述步驟S2還包括:使得所述第二極板與所述金屬層位于所述有源區(qū)的部分存在電氣隔離。
[0013]與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導(dǎo)體器件及其制造方法，其有益效果在于:
[0014]1)將用作阻抗匹配的元件集成在半導(dǎo)體器件的內(nèi)部，從而避免了使用分立元件進(jìn)行阻抗匹配時(shí)電路設(shè)計(jì)難度大、工作可靠性低的問(wèn)題，同時(shí)也避免了使用鍵合線方式連接電容進(jìn)行阻抗匹配時(shí)對(duì)半導(dǎo)體器件性能的穩(wěn)定性和可靠性的影響，降低了半導(dǎo)體器件在使用過(guò)程中的復(fù)雜程度與可能帶來(lái)的故障率；
[0015]2)集成在半導(dǎo)體器件內(nèi)部的用作阻抗匹配的元件采用平板電容，可以方便地采用半導(dǎo)體器件本身的金屬互連層和器件下表面的金屬層來(lái)實(shí)現(xiàn)，一方面不需要額外的電容器節(jié)約了成本，另一方面也使得集成的難度大大降低；
[0016]3)可以在半導(dǎo)體器件的制造工藝過(guò)程中，通過(guò)調(diào)整金屬互連層以及器件下表面的金屬層的刻蝕版圖來(lái)調(diào)整電容的大小，并通過(guò)調(diào)整電容引腳的連接方式，來(lái)進(jìn)行半導(dǎo)體器件的輸入或輸出端的阻抗匹配。與現(xiàn)有的半導(dǎo)體器件制造工藝相比，既沒(méi)有增加工序也沒(méi)有增加原料的使用，是一種便捷、高效、低成本的制造方法。
【專利附圖】

【附圖說(shuō)明】
[0017]圖1為本發(fā)明的半導(dǎo)體器件的部分區(qū)域的示意性截面圖；
[0018]圖2為本發(fā)明的半導(dǎo)體器件的平板電容的連接引腳的第一實(shí)例的示意性截面圖；
[0019]圖3為本發(fā)明的半導(dǎo)體器件的平板電容的連接引腳的第二實(shí)例的示意性截面圖；
[0020]圖4為本發(fā)明的半導(dǎo)體器件的第一實(shí)施方式的部分區(qū)域的示意性截面圖；
[0021]圖5為圖4的阻抗匹配方式的示意性電路圖；
[0022]圖6為本發(fā)明的半導(dǎo)體器件的第二實(shí)施方式的部分區(qū)域的示意性截面圖；
[0023]圖7為圖6的阻抗匹配方式的示意性電路圖；
[0024]圖8為本發(fā)明的半導(dǎo)體器件的第三實(shí)施方式的部分區(qū)域的示意性截面圖；
[0025]圖9為圖8的阻抗匹配方式的示意性電路圖；
[0026]圖10為本發(fā)明的半導(dǎo)體器件的第四實(shí)施方式的部分區(qū)域的示意性截面圖；
[0027]圖11為圖10的阻抗匹配方式的示意性電路圖；
[0028]圖12為本發(fā)明的半導(dǎo)體器件的第五實(shí)施方式的部分區(qū)域的示意性截面圖；
[0029]圖13為圖12的阻抗匹配方式的示意性電路圖；
[0030]圖14至圖16為本發(fā)明的半導(dǎo)體器件的制造方法的優(yōu)選的實(shí)施方式的示意性器件剖面圖。
[0031]主要附圖標(biāo)記說(shuō)明
[0032]1:半導(dǎo)體襯底2:絕緣層
[0033]3:金屬互連層4:金屬層
[0034]5:晶座101:引出引腳
[0035]10:第一極板20:第二極板【具體實(shí)施方式】
[0036]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明的半導(dǎo)體器件及其制造方法作進(jìn)一步的詳細(xì)描述，但不作為對(duì)本發(fā)明的限定。
[0037]需要說(shuō)明的是，示意性截面圖只示出了半導(dǎo)體器件的部分區(qū)域，因此，不能把附圖中的邊界認(rèn)為是半導(dǎo)體器件的實(shí)際邊界。
[0038]參照?qǐng)D1，為本發(fā)明的半導(dǎo)體器件的部分區(qū)域的示意性截面圖。本發(fā)明提供的半導(dǎo)體器件，包括襯底1、依次形成于襯底I上表面的絕緣層2和至少一個(gè)金屬互連層3，還包括形成于襯底I下表面的至少一個(gè)金屬層4。半導(dǎo)體器件具備有源區(qū)和非有源區(qū)，非有源區(qū)中形成有至少一個(gè)平板電容。平板電容包括相對(duì)設(shè)置的第一極板10和第二極板20，第一極板10為在形成金屬互連層3的刻蝕工序中通過(guò)調(diào)整刻蝕版圖而保留在非有源區(qū)中的一部分金屬，第二極板20為在形成襯底I下表面的金屬層4的刻蝕工序中通過(guò)調(diào)整刻蝕版圖而保留在非有源區(qū)中的一部分金屬。通過(guò)將該平板電容連接到半導(dǎo)體器件的輸入或輸出端，可以實(shí)現(xiàn)對(duì)半導(dǎo)體器件的輸入或輸出阻抗到目標(biāo)阻抗的匹配。
[0039]對(duì)平板電容的第一極板10的連接可以通過(guò)打線引出的方式來(lái)實(shí)現(xiàn)。如圖2所示，金屬互連層位于有源區(qū)的部分通常會(huì)有打線引出的引腳，可以利用該引腳連接器件的輸入輸出端或者接地端等來(lái)實(shí)現(xiàn)第一極板10與器件的封裝引腳的連接?；蛘呷鐖D3所示，可以在位于非有源區(qū)的第一極板10上直接進(jìn)行打線引出，即引出引腳101，以便于第一極板10與器件的封裝引腳連接。
[0040]對(duì)平板電容的第二極板20的連接可以通過(guò)在半導(dǎo)體器件的封裝框架上調(diào)整晶座5的位置，使得晶座5與第二極板20相接，第二極板20通過(guò)晶座與器件的輸入或輸出端、接地端或者其他預(yù)定端進(jìn)行連接。
[0041]第一實(shí)施方式
[0042]圖4為本發(fā)明的半導(dǎo)體器件的第一實(shí)施方式的部分區(qū)域的示意性截面圖。該種實(shí)現(xiàn)結(jié)構(gòu)，適用于原芯片有源區(qū)部分的輸入或者輸出端位于芯片上表面的情況。第一極板10通過(guò)引出引腳101與半導(dǎo)體器件的封裝引腳中的輸入或輸出引腳相連，第二極板20與半導(dǎo)體器件的封裝框架中的連接到接地端的晶座5相接。
[0043]這種連接方式的等效電路示意圖如圖5所示，即等效為在半導(dǎo)體器件的輸入或輸出端并聯(lián)一個(gè)電容，從而實(shí)現(xiàn)半導(dǎo)體器件的有源區(qū)的輸入或輸出阻抗到目標(biāo)輸入或輸出阻抗的匹配。
[0044]第二實(shí)施方式
[0045]圖6為本發(fā)明的半導(dǎo)體器件的第二實(shí)施方式的部分區(qū)域的示意性截面圖。該種實(shí)現(xiàn)結(jié)構(gòu)，適用于原芯片有源區(qū)部分的輸入或者輸出端位于芯片底部的情況。在該實(shí)施方式中，第一極板10與金屬互連層3位于有源區(qū)的部分電氣隔離，第一極板10通過(guò)引出引腳101與半導(dǎo)體器件的接地端相連，第二極板20與半導(dǎo)體器件的封裝框架中的連接到輸入或輸出端的晶座5相接。
[0046]這種連接方式的等效電路示意圖如圖7所示，即等效為在半導(dǎo)體器件的輸入或輸出端串聯(lián)一個(gè)電容，從而實(shí)現(xiàn)半導(dǎo)體器件的有源區(qū)的輸入或輸出阻抗到目標(biāo)輸入或輸出阻抗的匹配。
[0047]第三實(shí)施方式[0048]圖8為本發(fā)明的半導(dǎo)體器件的第三實(shí)施方式的部分區(qū)域的示意性截面圖。在該實(shí)施方式中，半導(dǎo)體在有源區(qū)中的輸入或輸出端位于芯片的底部，且第一極板10與金屬互連層3位于有源區(qū)的部分電氣隔離，第一極板10通過(guò)引出引腳101與半導(dǎo)體器件的封裝引腳中的輸入或輸出引腳相連，第二極板20與半導(dǎo)體器件的封裝框架中的保持電位浮空的晶座5相接。在該實(shí)施方式中，晶座5也可以是連接到預(yù)定端的，比如連接到直流偏置端。
[0049]這種連接方式的等效電路示意圖如圖9所示，即等效為在半導(dǎo)體器件的輸入或輸出端串聯(lián)一個(gè)電容，從而實(shí)現(xiàn)半導(dǎo)體器件的有源區(qū)的輸入或輸出阻抗到目標(biāo)輸入或輸出阻抗的匹配。
[0050]第四實(shí)施方式
[0051]圖10為本發(fā)明的半導(dǎo)體器件的第四實(shí)施方式的部分區(qū)域的示意性截面圖。第一極板10上的引出引腳101保持電位浮空，第二極板20與半導(dǎo)體器件的封裝框架中的連接到輸入或輸出端的晶座5相接。在該實(shí)施方式中，出引腳101也可以與半導(dǎo)體器件的封裝引腳中的預(yù)定引腳相連，比如與直流偏置引腳相連。
[0052]這種連接方式的等效電路示意圖如圖11所示，即等效為在半導(dǎo)體器件的輸入或輸出端串聯(lián)一個(gè)電容，從而實(shí)現(xiàn)半導(dǎo)體器件的有源區(qū)的輸入或輸出阻抗到目標(biāo)輸入或輸出阻抗的匹配。
[0053]第五實(shí)施方式
[0054]以上實(shí)施方式中，半導(dǎo)體器件在非有源區(qū)中均包含一個(gè)平板電容?？梢岳斫獾氖牵景l(fā)明的半導(dǎo)體器件在非有源區(qū)中可以包含一個(gè)或多個(gè)平板電容，這些平板電容可以全部并聯(lián)、全部串聯(lián)、或者部分并聯(lián)和部分串聯(lián)相結(jié)合以連接到半導(dǎo)體器件的輸入或輸出端，來(lái)進(jìn)行輸入或輸出端的阻抗匹配。
[0055]下面以半導(dǎo)體器件在非有源區(qū)內(nèi)包括兩個(gè)平板電容為例進(jìn)行進(jìn)一步的描述。參照?qǐng)D12，為本發(fā)明的半導(dǎo)體器件的第五實(shí)施方式的部分區(qū)域的示意性截面圖。在該實(shí)施方式中，在器件的非有源區(qū)形成了兩個(gè)平板電容，即第一平板電容和第二平板電容。其中第一平板電容的第一極板10通過(guò)引出引腳101接地，第二平板電容的第一極板10保持電位浮空。第一平板電容和第二平板電容的第二極板均與半導(dǎo)體器件的封裝框架中的連接到輸入或輸出端的晶座5相接。
[0056]這種連接方式的等效電路示意圖如圖13所示，即等效為在半導(dǎo)體器件的輸入或輸出端先串聯(lián)一個(gè)電容再并聯(lián)一個(gè)電容，從而實(shí)現(xiàn)半導(dǎo)體器件的有源區(qū)的輸入或輸出阻抗到目標(biāo)輸入或輸出阻抗的匹配。
[0057]可以理解的是，如果需要在半導(dǎo)體器件內(nèi)部集成多個(gè)電容，可以通過(guò)在器件的非有源區(qū)形成多個(gè)平板電容來(lái)實(shí)現(xiàn)，平板電容的形成方式包括但不限于上述實(shí)現(xiàn)方式。
[0058]如圖14至圖16所示，為本發(fā)明的半導(dǎo)體器件的制造方法的優(yōu)選的實(shí)施方式的示意性器件剖面圖。本發(fā)明的半導(dǎo)體器件的制造方法，包括在用于制造半導(dǎo)體器件的襯底I的上表面上形成絕緣層2，并在絕緣層上形成至少一個(gè)金屬互連層3，還包括在襯底I的下表面上形成至少一個(gè)金屬層4。同時(shí)，在半導(dǎo)體器件中配置有源區(qū)和非有源區(qū)，并在非有源區(qū)中形成至少一個(gè)平板電容。該方法還包括如下步驟:
[0059]如圖14所示，在進(jìn)行位于襯底I上表面的金屬互連層3的刻蝕工序時(shí)，通過(guò)調(diào)整刻蝕版圖，使得在非有源區(qū)中保留一部分金屬以形成平板電容的第一極板10。[0060]如圖15所示，在進(jìn)行位于襯底I下表面的金屬層4的刻蝕工序時(shí)，通過(guò)調(diào)整刻蝕版圖，使得在非有源區(qū)中保留一部分金屬以形成平板電容的第二極板20，并且使得第二極板20與金屬層位于有源區(qū)的部分存在電氣隔離。
[0061]如圖16所示，在對(duì)半導(dǎo)體器件進(jìn)行封裝打線時(shí)，在其封裝框架上調(diào)整晶座5的位置，使得晶座5與第二極板20相接。
[0062]以上所說(shuō)的絕緣層，可以是一個(gè)絕緣層，也可以是多個(gè)絕緣層的復(fù)合。以上所說(shuō)的絕緣物質(zhì)，可以是一個(gè)絕緣層，也可以是多個(gè)絕緣層的復(fù)合；可以是一種絕緣材料，也可以是多種絕緣材料的復(fù)合。絕緣材料可以是任何一種阻礙電荷流動(dòng)的材料，比如干燥的空氣等；但優(yōu)選為介電常數(shù)大的絕緣材料，比如二氧化硅等。
[0063]以上【具體實(shí)施方式】?jī)H為本發(fā)明的示例性實(shí)施方式，不能用于限定本發(fā)明，本發(fā)明的保護(hù)范圍由權(quán)利要求書(shū)限定。本領(lǐng)域技術(shù)人員可以在本發(fā)明的實(shí)質(zhì)和保護(hù)范圍內(nèi)，對(duì)本發(fā)明做出各種修改或等同替換，這些修改或等同替換也應(yīng)視為落在本發(fā)明的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括襯底、形成于所述襯底上表面的絕緣層、形成于所述絕緣層上的至少一個(gè)金屬互連層，其特征在于，所述半導(dǎo)體器件還包括形成于所述襯底下表面的至少一個(gè)金屬層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件具備有源區(qū)和非有源區(qū)，所述非有源區(qū)中形成有至少一個(gè)平板電容。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述平板電容包括相對(duì)設(shè)置的第一極板和第二極板，所述第一極板為在形成所述金屬互連層的刻蝕工序中通過(guò)調(diào)整刻蝕版圖而保留在所述非有源區(qū)中的一部分金屬，所述第二極板為在形成所述襯底下表面的金屬層的刻蝕工序中通過(guò)調(diào)整刻蝕版圖而保留在所述非有源區(qū)中的一部分金屬。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述第一極板與所述半導(dǎo)體器件的封裝引腳中的輸入或輸出引腳相連，所述第二極板與所述半導(dǎo)體器件的封裝框架中的連接到接地端的晶座相接。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述第一極板與所述半導(dǎo)體器件的封裝引腳中的接地引腳相連，所述第二極板與所述半導(dǎo)體器件的封裝框架中的連接到輸入或輸出端的晶座相接。
6.一種半導(dǎo)體器件的制造方法，該方法包括在用于制造所述半導(dǎo)體器件的襯底的上表面上形成絕緣層，并在所述絕緣層上形成至少一個(gè)金屬互連層，其特征在于，該方法還包括在所述襯底的下表面上形成至少一個(gè)金屬層。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，該方法還包括在所述半導(dǎo)體器件中配置有源區(qū)和非有源區(qū)，并在所述非有源區(qū)中形成至少一個(gè)平板電容。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件的制造方法，其特征在于，所述平板電容包括相對(duì)設(shè)置的第一極板和第二極板，所述方法包括如下步驟: 51.在進(jìn)行位于襯底上表面的所述金屬互連層的刻蝕工序時(shí)，通過(guò)調(diào)整刻蝕版圖，使得在所述非有源區(qū)中保留一部分金屬以形成所述第一極板； 52.在進(jìn)行位于襯底下表面的所述金屬層的刻蝕工序時(shí)，通過(guò)調(diào)整刻蝕版圖，使得在所述非有源區(qū)中保留一部分金屬以形成所述第二極板。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件的制造方法，其特征在于，在步驟S2之后還包括，在對(duì)所述半導(dǎo)體器件進(jìn)行封裝打線時(shí)，在其封裝框架上調(diào)整晶座的位置，使得所述晶座與所述第二極板相接。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件的制造方法，其特征在于，所述步驟S2還包括:使得所述第二極板與所述金屬層位于所述有源區(qū)的部分存在電氣隔離。
【文檔編號(hào)】H01L23/64GK103681788SQ201310739611
【公開(kāi)日】2014年3月26日 申請(qǐng)日期:2013年12月27日 優(yōu)先權(quán)日:2013年12月27日
【發(fā)明者】林敏之, 陳銘, 陳偉, 徐維, 賴海波 申請(qǐng)人:上海貝嶺股份有限公司