鍺硅納米低維結(jié)構(gòu)的可控制備方法及產(chǎn)品的制作方法
【專利摘要】本發(fā)明公開了一種鍺硅納米低維結(jié)構(gòu)可控制備方法及產(chǎn)品，該方法具體為：(a)清洗硅襯底；(b)在硅襯底上外延生長(zhǎng)鍺硅合金形成外延襯底；(c)涂敷電子抗蝕劑，通過電子束光刻技術(shù)在電子抗蝕劑上曝光所需的鍺硅納米低維結(jié)構(gòu)圖形；(d)采用干法刻蝕將鍺硅納米低維結(jié)構(gòu)圖形轉(zhuǎn)移到外延襯底上得到樣品；(e)去除樣品上的電子抗蝕劑；(f)高溫環(huán)境下進(jìn)行氧化和退火，使得氧氣優(yōu)先與硅反應(yīng)形成氧化硅而鍺被析出；(g)在氮?dú)浠旌蠚夥障峦嘶鹛幚恚纬涉N硅納米低維結(jié)構(gòu)。本發(fā)明方法實(shí)現(xiàn)了鍺硅納米低維結(jié)構(gòu)尺寸、形貌、位置及組分的可控制備，并具有工藝難度低、可重復(fù)性高、易于大規(guī)模集成等優(yōu)點(diǎn)。
【專利說明】鍺硅納米低維結(jié)構(gòu)的可控制備方法及產(chǎn)品
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體器件納米加工【技術(shù)領(lǐng)域】，具體來(lái)說，涉及一種鍺硅納米低維結(jié)構(gòu)可控制備方法及產(chǎn)品。
【背景技術(shù)】
[0002]鍺硅納米低維結(jié)構(gòu)即具有二維量子限制或者三維量子限制的納米尺度結(jié)構(gòu)，如鍺硅量子點(diǎn)、鍺硅納米線等。它們?cè)诮┠陙?lái)逐漸成為集成光電子領(lǐng)域的研究熱點(diǎn)。鍺硅納米低維結(jié)構(gòu)具有獨(dú)特的通訊波段的光發(fā)射和光吸收特性、具有量子限制效應(yīng)和庫(kù)倫阻塞效應(yīng)、良好的載流子遷移率以及能與CMOS工藝兼容等優(yōu)點(diǎn)，擁有十分廣闊的應(yīng)用前景。例如，鍺硅量子點(diǎn)可以用來(lái)制作片上集成光源和光探測(cè)器、單電子晶體管等；鍺硅納米線可以用來(lái)制作無(wú)結(jié)納米線晶體管、集成陣列傳感器等未來(lái)集成光電子領(lǐng)域的關(guān)鍵器件。
[0003]傳統(tǒng)鍺硅自組裝量子點(diǎn)的制備是依靠分子束外延生長(zhǎng)技術(shù)，在平整的硅襯底上通過Stransk1- Krastanov模式生長(zhǎng)出來(lái)的。由于鍺娃之間有4.18%的晶格失配，當(dāng)外延在硅上的鍺膜會(huì)受到面內(nèi)的壓應(yīng)力，當(dāng)鍺膜達(dá)到臨界厚度的時(shí)候，會(huì)由于應(yīng)力弛豫呈三維島狀生長(zhǎng)，這即是自組裝量子點(diǎn)生長(zhǎng)的Stransk1- Krastanov生長(zhǎng)模式。這種自組裝量子點(diǎn)的尺寸和位置都是隨機(jī)的。為了實(shí)現(xiàn)鍺硅量子點(diǎn)的定位生長(zhǎng)，人們?cè)诠枰r底的表面挖出納米尺度的小孔。使用這種圖形襯底進(jìn)行外延生長(zhǎng)時(shí)，鍺硅量子點(diǎn)會(huì)優(yōu)先在小孔內(nèi)成核；通過控制生長(zhǎng)溫度和鍺的沉積量，可以實(shí)現(xiàn)鍺硅量子點(diǎn)的定位在小孔內(nèi)生長(zhǎng)。這種定位生長(zhǎng)鍺硅量子點(diǎn)能控制量子點(diǎn)大小和位置，但具有量子點(diǎn)的尺寸偏大、量子點(diǎn)內(nèi)部缺陷多等缺點(diǎn)，不利于一些小尺寸量子點(diǎn)器件的制備。
[0004]傳統(tǒng)鍺硅納米線的制備是依靠氣相外延沉積法制備的。在納米金顆粒的催化下，通過控制通入硅烷和鍺烷的配比和反應(yīng)溫度來(lái)實(shí)現(xiàn)納米線的生長(zhǎng)。它的特點(diǎn)是納米線的截面尺寸由金顆粒的大小決定，能實(shí)現(xiàn)高質(zhì)量的鍺硅多層嵌套的同軸異質(zhì)納米線結(jié)構(gòu)。這種鍺硅納米線一般是垂直向上生長(zhǎng)，生長(zhǎng)方向和位置往往比較隨機(jī)，因此生長(zhǎng)出來(lái)的鍺硅納米線不易與半導(dǎo)體微納加工的平面工藝兼容。
[0005]總之，現(xiàn)有的鍺硅納米線和量子點(diǎn)的生長(zhǎng)制備工藝雖然均發(fā)展的比較成熟，卻并不能實(shí)現(xiàn)納米低維結(jié)構(gòu)的完全可控制備，不能精確的控制每一根納米線及每一個(gè)量子點(diǎn)的位置、大小、形貌、和組分等關(guān)鍵參數(shù)，給基于鍺硅納米低溫結(jié)構(gòu)的半導(dǎo)體器件的加工帶來(lái)了很大的工藝難度。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種鍺硅低維納米結(jié)構(gòu)可控制備方法及產(chǎn)品，能夠精確控制納米結(jié)構(gòu)的形貌和位置，有效縮小橫向尺寸的縮小和提高鍺組分，可控性好，工藝步驟簡(jiǎn)單，重復(fù)性高，為精確制備基于鍺硅納米低維結(jié)構(gòu)的半導(dǎo)體器件提供了技術(shù)可能。
[0007]為實(shí)現(xiàn)本發(fā)明的技術(shù)目的，本發(fā)明采用如下技術(shù)方案:
[0008]一種鍺硅納米低維結(jié)構(gòu)的可控制備方法，[0009](a)清洗硅襯底；
[0010](b)在娃襯底上外延生長(zhǎng)鍺娃合金形成外延襯底；
[0011 ] (C)涂敷電子抗蝕劑，通過電子束光刻技術(shù)在電子抗蝕劑上曝光所需鍺硅納米低維結(jié)構(gòu)圖形；
[0012](d)采用干法刻蝕將鍺硅納米低維結(jié)構(gòu)圖形轉(zhuǎn)移到外延襯底上得到樣品；
[0013](e)去除樣品上的電子抗蝕劑；
[0014](f)高溫環(huán)境下進(jìn)行氧化和退火，使得硅被優(yōu)先氧化形成氧化硅而鍺被析出；
[0015](g)在氮?dú)浠旌蠚夥障峦嘶鹛幚恚纬涉N硅納米低維結(jié)構(gòu)。
[0016]進(jìn)一步地，所述步驟(b)中的鍺硅合金的鍺組分占鍺硅合金的質(zhì)量比為1%?50% ;錯(cuò)娃合金的厚度與結(jié)構(gòu)目標(biāo)厚度和錯(cuò)組分有關(guān)，結(jié)構(gòu)目標(biāo)厚度和錯(cuò)組分越大，則選取的鍺硅合金厚度越大。
[0017]進(jìn)一步地，所述步驟(b)中的外延生長(zhǎng)方法采用分子束外延生長(zhǎng)法MBE或超高真空氣相沉積法UHV-CVD。
[0018]進(jìn)一步地，所述步驟(C)中的電子抗蝕劑可采用負(fù)性電子抗蝕劑(例如SAL601或HSQ)或正性電子抗蝕劑(例如PMMA或ZEP520)。
[0019]進(jìn)一步地，所述步驟(d)中的干法刻蝕采用CC14、BC13、CHF3、SF6或CFC12為蝕刻氣體，采用反應(yīng)離子刻蝕RIE、電感耦合等離子ICP刻蝕或電子回旋ECR刻蝕方法。
[0020]進(jìn)一步地，所述步驟(f)中的氧化和退火交替進(jìn)行。
[0021]進(jìn)一步地，所述步驟(f)中的氧化和退火均在高溫管式爐中進(jìn)行。
[0022]進(jìn)一步地，所述步驟(f)中的氧化方式是干氧氧化，退火方式是氮?dú)猸h(huán)境退火，氧化和退火溫度為800?1000°C。
[0023]進(jìn)一步地，所述步驟(g)中的氮?dú)浠旌蠚馔嘶鸬臏囟葹?00_600°C。
[0024]進(jìn)一步地，所述步驟(d)中干法刻蝕要求刻蝕后剩余硅鍺能夠在后續(xù)的氧化步驟中被完全消耗掉，使最終形成的納米低維結(jié)構(gòu)被完全包裹在氧化層中。
[0025]本發(fā)明的技術(shù)效果體現(xiàn)在:
[0026]由于本發(fā)明提出的鍺硅納米低維結(jié)構(gòu)的制備方法，采用高精度的電子束光刻和干法刻蝕來(lái)定義納米低維結(jié)構(gòu)的位置和形貌，避免了傳統(tǒng)生長(zhǎng)法中的隨機(jī)成核生長(zhǎng)的問題。為了實(shí)現(xiàn)了鍺硅納米低維結(jié)構(gòu)橫向尺寸的縮小和鍺組分的提升，本發(fā)明引入了高溫氧化退火的鍺濃縮方法。鍺硅合金在干法氧化過程中，反應(yīng)界面硅原子足夠多的情況下，形成的氧化鍺與硅發(fā)生置換反應(yīng)，其結(jié)果是硅被選擇性氧化形成二氧化硅，而鍺原子從氧化物里析出，堆積在氧化層與鍺硅層的界面，并向襯底方向擴(kuò)散；只有硅原子不足時(shí)，才會(huì)開始形成氧化鍺。因此通過合理控制氧化和退火的時(shí)間，使得氧氣優(yōu)先和硅反應(yīng)形成氧化硅而鍺被析出并向內(nèi)部擴(kuò)散，從而實(shí)現(xiàn)縮小鍺硅納米低維結(jié)構(gòu)橫向尺寸和提升鍺組分的目的。
[0027]作為優(yōu)化，鍺硅合金的鍺組分占鍺硅合金的質(zhì)量比為I %?50 %，這樣能夠保證鍺硅納米低維結(jié)構(gòu)中有足夠的鍺成分；氧化和退火兩個(gè)過程交替進(jìn)行，以保證鍺原子在濃縮的過程中有足夠的時(shí)間遷移。
[0028]總的來(lái)說，本發(fā)明提供的鍺硅納米低維結(jié)構(gòu)的制備方法具有可控性好、工藝步驟簡(jiǎn)單、可重復(fù)性高等優(yōu)點(diǎn)，在半導(dǎo)體制造領(lǐng)域中的納米線無(wú)結(jié)晶體管器件、硅基發(fā)光器件、單電子器件器件等方向有很好的應(yīng)用前景。【專利附圖】

【附圖說明】
[0029]圖1為本發(fā)明的實(shí)施流程圖；
[0030]圖2-1為實(shí)施例1的SOI襯底示意圖；
[0031]圖2-2為實(shí)施例1的外延生長(zhǎng)鍺硅合金示意圖；
[0032]圖2-3為實(shí)施例1的涂敷電子抗蝕劑示意圖；
[0033]圖2-4為實(shí)施例1的電子束曝光示意圖；
[0034]圖2-5為實(shí)施例1的干法刻蝕示意圖；
[0035]圖2-6為實(shí)施例1的循環(huán)氧化合退火示意圖；
[0036]圖3-1為實(shí)施例1中設(shè)計(jì)值為15nm的納米線截面圖；
[0037]圖3-2為實(shí)施例1中設(shè)計(jì)值為30nm的納米線截面圖；
[0038]圖3-3為實(shí)施例1中設(shè)計(jì)值為40nm的納米線截面圖；
[0039]圖3-4為實(shí)施例1中設(shè)計(jì)值為50nm的納米線截面圖；
[0040]圖4-1為實(shí)施例2的SOI襯底示意圖；
[0041]圖4-2為實(shí)施例2的外延生長(zhǎng)鍺硅合金示意圖；
[0042]圖4-3為實(shí)施例2的涂敷電子抗蝕劑示意圖；
[0043]圖4-4為實(shí)施例2的電子束曝光示意圖；
[0044]圖4-5為實(shí)施例2的干法刻蝕示意圖；
[0045]圖4-6為實(shí)施例2的循環(huán)氧化合退火示意圖；
[0046]圖5為實(shí)施例2中設(shè)計(jì)值為90nm的納米線截面圖；
[0047]圖6-1為實(shí)施例3的SOI襯底示意圖；
[0048]圖6-2為實(shí)施例3的外延生長(zhǎng)鍺硅合金示意圖；
[0049]圖6-3為實(shí)施例3的涂敷電子抗蝕劑示意圖；
[0050]圖6-4為實(shí)施例3的電子束曝光示意圖；
[0051]圖6-5為實(shí)施例3的干法刻蝕示意圖；
[0052]圖6-6為實(shí)施例3的去除電子抗蝕劑示意圖；
[0053]圖7-1為實(shí)施例3中設(shè)計(jì)值為30nm的納米線截面圖；
[0054]圖7-2為實(shí)施例3中設(shè)計(jì)值為50nm的納米線截面圖；
[0055]圖7-3為實(shí)施例3中設(shè)計(jì)值為60nm的納米線截面圖；
[0056]圖7-4為實(shí)施例3中設(shè)計(jì)值為80nm的納米線截面圖。
【具體實(shí)施方式】
[0057]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。此外，下面所描述的本發(fā)明各個(gè)實(shí)施方式中所涉及到的技術(shù)特征只要彼此之間未構(gòu)成沖突就可以相互組合。
[0058]需要注意的是最終制備出的鍺硅納米低維結(jié)構(gòu)中鍺組分，由外延沉積鍺的量、電子束光刻形成掩膜的橫向尺寸、氧化的溫度和時(shí)間等參數(shù)共同決定的。為了實(shí)現(xiàn)真正的納米低維結(jié)構(gòu)，須實(shí)現(xiàn)制作完成的納米線和量子點(diǎn)是一個(gè)一個(gè)分立結(jié)構(gòu)，且被二氧化硅完全包圍，具體請(qǐng)見實(shí)施例。
[0059]實(shí)施例1
[0060]在SOI襯底上制備周期排列的、不同尺寸鍺硅納米線。
[0061]如圖2-1所示，我們選擇的SOI襯底(從下到上依次由硅基底、3000nm厚的埋氧層和55nm厚的頂層硅三層結(jié)構(gòu)組成)，將襯底用RCA工藝清洗干凈。
[0062]圖2-2所不，將SOI襯底送入分子束外延生長(zhǎng)系統(tǒng)中，先45CTC生長(zhǎng)IOnm的娃作為緩沖層，再外延生長(zhǎng)GeaiSia9量子阱，厚度為15nm，最后再蓋上5nm的硅。分子束外延系統(tǒng)采用法國(guó)Riber公司的Eva-32分子束外延系統(tǒng)。
[0063]圖2-3所示，在SOI襯底上涂敷濃度為3.6%的HSQ膠，涂敷轉(zhuǎn)速為4000rpm，并采用熱板在15011C下前烘4min。
[0064]圖2-4所示，采用電子束直寫曝光、顯影在HSQ中形成納米低維結(jié)構(gòu)圖形。其中納米線圖形的設(shè)計(jì)寬度分別為15nm、30nm、40nm、50nm,長(zhǎng)度為10 μ m,陣列排列的周期為600nm。電子束曝光采用VISTEC公司的EBPG5000+電子束光刻系統(tǒng)，采用IOOKeV加速電壓、130pa電子束流、800 μ C/cm2曝光劑量。采用MF322顯影液在室溫下顯影140s。
[0065]圖2-5所示，利用HSQ電子抗蝕劑圖形作為掩膜，采用CHF3蝕刻氣體反應(yīng)離子(RIE)刻蝕方法刻蝕SOI襯底的頂層硅和鍺硅合金層，刻蝕深度約80nm，從而將圖形轉(zhuǎn)移到SOI頂層硅上。
[0066]圖2-6所示，將樣品置于800°C的高溫管式爐，通入氧氣或者氮?dú)鈱?duì)樣品表面進(jìn)行氧化或者退火。采取20min氧化加上20min退火的循環(huán)方式，并循環(huán)進(jìn)行18次氧化和退火。400°C在氮?dú)浠旌蠚怏w(H2 = 5% )退火，完成SOI上可控鍺硅納米線和量子點(diǎn)的制備。
[0067]如圖3-1至3-4所示，圖中分別給出了設(shè)計(jì)值為15nm、30nm、40nm、50nm納米線的截面高分辨率透射電鏡(TEM)照片，納米線被包裹在二氧化硅包層里面。制備出的納米線截面尺寸最小值約為llnm，同時(shí)隨著納米線設(shè)計(jì)值的增加，氧化退火后實(shí)際納米線的截面尺寸也在增加。然而由于外延生長(zhǎng)時(shí)鍺的含量偏低，通過分析得出納米線中鍺的組分偏低，均低于60%。
[0068]在上述工藝參數(shù)下,將外延生長(zhǎng)GeaiSia9量子講替換為外延生長(zhǎng)Gea5Sia5量子阱，厚度為10nm，結(jié)果表明在這種條件下制備出的鍺硅納米線中鍺的組分有顯著提升，均大于 60 %。
[0069]實(shí)施例2
[0070]在SOI襯底上制備周期排列的、不同尺寸鍺硅納米低維結(jié)構(gòu)。
[0071]如圖4-1所示，我們選擇的SOI襯底(從下到上依次由硅基底、3000nm厚的埋氧層和53nm厚的頂層硅三層結(jié)構(gòu)組成)，將襯底用RCA工藝清洗干凈。
[0072]圖4_2所不，將SOI襯底送入分子束外延生長(zhǎng)系統(tǒng)中，先45CTC生長(zhǎng)IOnm的娃作為緩沖層，再外延生長(zhǎng)Getl.9量子阱，厚度為30nm，最后再蓋上5nm的硅。分子束外延系統(tǒng)采用法國(guó)Riber公司的Eva-32分子束外延系統(tǒng)。
[0073]圖4-3所示，在SOI襯底上涂敷HSQ膠，并采用熱板在150°C下前烘4min，烘烤后HSQ厚度約為70nm。
[0074]圖4-4所示，采用電子束直寫曝光、顯影在HSQ中形成納米低維結(jié)構(gòu)圖形。其中納米線圖形的設(shè)計(jì)寬度分別為40nm、50nm、60nm、70nm、80nm和90nm,長(zhǎng)度為10 μ m,陣列排列的周期為600nm。電子束曝光采用VISTEC公司的EBPG5000+電子束光刻系統(tǒng)，采用IOOKeV加速電壓、130pa電子束流、800 μ C/cm2曝光劑量。采用MF322顯影液在室溫下顯影140s。
[0075]圖4-5所示，利用HSQ電子抗蝕劑圖形作為掩膜，采用BC13和刻蝕氣體和電子回旋ECR刻蝕刻蝕方法刻蝕SOI襯底的頂層硅和鍺硅合金層，刻蝕深度約50nm，從而將圖形轉(zhuǎn)移到SOI頂層硅上。
[0076]圖4-6所示，將樣品置于900°C的高溫管式爐，通入氧氣或者氮?dú)鈱?duì)樣品表面進(jìn)行氧化或者退火。采取20min氧化加上20min退火的循環(huán)方式，并循環(huán)進(jìn)行12次氧化和退火。500°C在氮?dú)浠旌蠚怏w(H2 = 5% )退火，完成SOI上可控鍺硅納米線和量子點(diǎn)的制備。
[0077]如圖5所示，圖中給出了設(shè)計(jì)值為90nm納米線的截面高分辨率透射電鏡(TEM)照片。由于RIE刻蝕深度較淺，SOI頂層硅的剩余厚度大于氧化所能消耗的硅厚度，經(jīng)過氧化退火之后，頂層硅仍然剩余IOnm以上的硅。這一次實(shí)驗(yàn)中鍺硅納米線并未完全被二氧化硅所包圍，而是仍與一薄層硅相連，所以制備出的納米線并不成功。
[0078]實(shí)施例3
[0079]在SOI襯底上制備周期排列的、不同尺寸鍺硅納米低維結(jié)構(gòu)。按照本發(fā)明提供的方法，具體步驟是:
[0080]圖6-1所示,選擇的SOI襯底(從下到上依次由娃基底、3000nm厚的埋氧層和50nm厚的頂層硅三層結(jié)構(gòu)組成)，將襯底用RCA工藝清洗干凈。
[0081]圖6-2所示，將SOI襯底送入超高真空氣相沉積系統(tǒng)中，先生長(zhǎng)IOnm的硅作為緩沖層，再外延生長(zhǎng)Gea2Sia8量子阱，厚度為30nm，最后再蓋上IOnm的硅。圖6-3所示，在SOI襯底上涂敷ZEP520膠，涂敷轉(zhuǎn)速為2000rpm，并采用熱板在180°C下前烘3min，烘烤后ZEP520厚度約為90nm。
[0082]圖6-4所示，采用電子束直寫曝光、顯影在ZEP520中形成納米低維結(jié)構(gòu)圖形。其中納米線圖形的設(shè)計(jì)寬度分別為40nm、50nm、60nm、70n m和80nm,長(zhǎng)度為10 μ m,陣列排列的周期為600nm。電子束曝光采用VISTEC公司的EBPG5000+電子束光刻系統(tǒng)，采用IOOKeV加速電壓、130pa電子束流、175 μ C/cm2曝光劑量。采用二甲苯顯影液在室溫下顯影70s。
[0083]圖6-5所示，利用ZEP520電子抗蝕劑圖形作為掩膜，采用高密度電感耦合等離子體(ICP)刻蝕方法刻蝕SOI襯底的頂層硅和鍺硅合金層，刻蝕深度約95nm，從而將圖形轉(zhuǎn)移到SOI頂層硅上。
[0084]圖6-6所示，去除片子表面殘留的電子束抗蝕劑，用丙酮和去離子水將樣品清洗干凈。
[0085]將樣品置于1000°C的高溫管式爐，通入氧氣或者氮?dú)鈱?duì)樣品表面進(jìn)行氧化或者退火。采取20min氧化加上20min退火的循環(huán)方式，并循環(huán)進(jìn)行10次氧化和退火。然后將樣品在氮?dú)浠旌?H2 = 5% )氣氛下600°C退火30min，即完成SOI上可控鍺硅納米線和量子點(diǎn)的制備。
[0086]如圖7-1至7-4所示，圖中分別給出了設(shè)計(jì)值為30nm、50nm、60nm、80nm的納米線的截面高分辨率透射電鏡(TEM)照片，納米線被外層的氧化層包圍。這一次實(shí)驗(yàn)相對(duì)于實(shí)施例I來(lái)說增加了鍺的含量，增加了氧化和退火的時(shí)間。制備出的鍺硅納米線是分立結(jié)構(gòu)，納米線的最小特征尺寸接近14nm,從圖7-1至7_4納米線的特征尺寸依次增大(從IOnm到?50nm)，氧化層與納米線晶格之間界面清晰，納米線截面晶格質(zhì)量良好。經(jīng)過分析得出納米線中鍺的組分均大于60%。
[0087]本領(lǐng)域的技術(shù)人員容易理解，以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種鍺硅納米低維結(jié)構(gòu)的可控制備方法， (a)清洗硅襯底； (b)在硅襯底上外延生長(zhǎng)鍺硅合金形成外延襯底； (C)涂敷電子抗蝕劑，通過電子束光刻技術(shù)在電子抗蝕劑上曝光所需的鍺硅納米低維結(jié)構(gòu)圖形； (d)采用干法刻蝕將鍺硅納米低維結(jié)構(gòu)圖形轉(zhuǎn)移到外延襯底上得到樣品； (e)去除樣品上的電子抗蝕劑； (f)高溫環(huán)境下進(jìn)行氧化和退火，使得硅優(yōu)先被氧化形成氧化硅而鍺被析出； (g)在氮?dú)浠旌蠚夥障峦嘶鹛幚?，形成鍺硅納米低維結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的鍺硅納米低維結(jié)構(gòu)的可控制備方法，其特征在于，所述步驟(b)中的鍺硅合金的鍺組分占鍺硅合金的質(zhì)量比為1%?50%。
3.根據(jù)權(quán)利要求1所述的鍺硅納米低維結(jié)構(gòu)的可控制備方法，其特征在于，所述步驟(b)中的外延生長(zhǎng)方法采用分子束外延生長(zhǎng)法MBE或超高真空氣相沉積法UHV-CVD。
4.根據(jù)權(quán)利要求1所述的鍺硅納米低維結(jié)構(gòu)的可控制備方法，其特征在于，所述步驟Cd)中的干法刻蝕采用CC14、BC13、CHF3> SF6或CFCl2為蝕刻氣體，采用反應(yīng)離子刻蝕RIE、電感耦合等離子ICP刻蝕或電子回旋ECR刻蝕方法。
5.根據(jù)權(quán)利要求1所述的鍺硅納米低維結(jié)構(gòu)的可控制備方法，其特征在于，所述步驟Cf)中的氧化和退火交替進(jìn)行。
6.根據(jù)權(quán)利要求1或5所述的鍺硅納米低維結(jié)構(gòu)的可控制備方法，其特征在于，所述步驟(f)中的氧化和退火均在高溫管式爐中進(jìn)行。
7.根據(jù)權(quán)利要求1或5所述的鍺硅納米低維結(jié)構(gòu)的可控制備方法，其特征在于，所述步驟(f)中的氧化方式是干氧氧化，退火方式是氮?dú)猸h(huán)境退火，氧化和退火溫度為800°C?1000。。。
8.根據(jù)權(quán)利要求1或5所述的鍺硅納米低維結(jié)構(gòu)的可控制備方法，其特征在于，所述步驟(g)中的氮?dú)浠旌蠚馔嘶鸬臏囟葹?00-600°C。
9.根據(jù)權(quán)利要求1所述的鍺硅納米低維結(jié)構(gòu)的可控制備方法，其特征在于，所述步驟(d)中刻蝕后剩余硅鍺能夠在后續(xù)的氧化步驟中被完全消耗掉，使最終形成的納米低維結(jié)構(gòu)被完全包裹在氧化層中。
10.按照權(quán)利要求1?9任意一項(xiàng)權(quán)利要求所述的制備方法制備得到的鍺硅納米低維結(jié)構(gòu)。
【文檔編號(hào)】H01L21/20GK103928297SQ201310740548
【公開日】2014年7月16日 申請(qǐng)日期:2013年12月28日 優(yōu)先權(quán)日:2013年12月28日
【發(fā)明者】曾成, 夏金松, 張永 申請(qǐng)人:華中科技大學(xué)