倒裝芯片晶片級(jí)封裝及其方法
【專利摘要】本公開涉及倒裝芯片晶片級(jí)封裝及其方法，其中一種電子封裝包括：倒裝芯片部件，具有耦合到倒裝芯片基底的第一管芯；第二管芯，堆疊在第一管芯上；密封化合物，形成在第一管芯和第二管芯周圍；一組貫穿密封劑通孔TEV，提供貫穿密封化合物至倒裝芯片基底的從電子封裝的第一側(cè)到電子封裝的第二側(cè)的一組電連接；和再分布層，在電子封裝的第一側(cè)上把第二管芯上的一組接觸電連接到所述一組TEV。
【專利說(shuō)明】倒裝芯片晶片級(jí)封裝及其方法
【技術(shù)領(lǐng)域】
[0001]本公開涉及制造電子設(shè)備的裝置和方法，更具體地，涉及電子封裝及其制造方法?！颈尘凹夹g(shù)】
[0002]在制造集成電路(IC)時(shí)，稱為芯片或管芯的IC通常在分布以及與其它電子組件集成之前被封裝。這種封裝通常包括把芯片密封在材料中并且在封裝的外側(cè)上提供電接觸以提供到芯片的接口。除其他事項(xiàng)外，芯片封裝還可提供防止污染物的保護(hù)，提供機(jī)械支撐，分散熱量，并且減小熱機(jī)械應(yīng)力。
[0003]因?yàn)镮C加工和IC封裝之間的關(guān)系，IC封裝也必須通常隨著半導(dǎo)體工業(yè)的快速進(jìn)步而發(fā)展。特別地，對(duì)封裝IC和其它電子設(shè)備以使其更小、更快并且更加可靠的期望一直沒(méi)有間斷過(guò)。

【發(fā)明內(nèi)容】

[0004]在本公開的第一方面，一種電子封裝包括:倒裝芯片部件，具有耦合到倒裝芯片基底的第一管芯；第二管芯，堆疊在第一管芯上；密封化合物，形成在第一管芯和第二管芯周圍；一組貫穿密封劑通孔(TEV)，提供貫穿密封化合物至倒裝芯片基底的從電子封裝的第一側(cè)到電子封裝的第二側(cè)的一組電連接；和再分布層，在電子封裝的第一側(cè)上把第二管芯上的一組接觸電連接到所述一組TEV。
[0005]在本公開的另一方面，提供一種用于制造電子封裝的方法。所述方法包括:提供具有耦合到倒裝芯片基底的第一管芯的倒裝芯片部件；把第一管芯粘合到第二管芯；在第一管芯和第二管芯周圍形成密封化合物；鉆出從電子封裝的第一側(cè)到位于電子封裝的第二側(cè)的倒裝芯片基底的一組貫穿密封劑通孔(TEV);采用導(dǎo)電材料填充所述一組TEV ;以及施加再分布層，所述再分布層在電子封裝的第一側(cè)上把第二管芯上的一組接觸電連接到所述一組 TEV。
[0006]在本公開的又一方面，一種存儲(chǔ)器裝置包括:倒裝芯片部件，具有耦合到倒裝芯片基底的第一管芯；第二管芯，堆疊在第一管芯上；密封化合物，形成在第一管芯和第二管芯周圍；一組貫穿密封劑通孔(TEV)，提供貫穿密封化合物至倒裝芯片基底的從電子封裝的第一側(cè)到電子封裝的第二側(cè)的一組電連接；和再分布層，在電子封裝的第一側(cè)上把第二管芯上的一組接觸電連接到所述一組TEV。第一管芯和/或第二管芯包括存儲(chǔ)器功能。
[0007]在本公開的再又一方面，一種電子封裝包括第一電子封裝和第二電子封裝。第二電子封裝包括:倒裝芯片部件，具有耦合到倒裝芯片基底的第一管芯；第二管芯，堆疊在第一管芯上；密封化合物，形成在第一管芯和第二管芯周圍；一組貫穿密封劑通孔(TEV)，提供貫穿密封化合物至倒裝芯片基底的從電子封裝的第一側(cè)到電子封裝的第二側(cè)的一組電連接；和再分布層，在電子封裝的第一側(cè)上把第二管芯上的一組接觸電連接到所述一組TEV0第一電子封裝與第二電子封裝堆疊在一起以形成層疊封裝(PoP)電子封裝?！緦＠綀D】

【附圖說(shuō)明】
[0008]為了進(jìn)一步闡明本發(fā)明的以上和其它優(yōu)點(diǎn)和特征，本發(fā)明更具體的描述將會(huì)通過(guò)參照在附圖中示出的本發(fā)明的特定實(shí)施例提供。應(yīng)該理解的是，這些附圖僅描述本發(fā)明的典型實(shí)施例，并且因此不被視為限制其范圍。本發(fā)明將通過(guò)使用附圖采用另外的特征和細(xì)節(jié)進(jìn)行描述和解釋，其中:
圖1是倒裝芯片引線接合封裝。
[0009]圖2是倒裝芯片晶片級(jí)封裝。
[0010]圖3圖示用于制造圖2中示出的倒裝芯片晶片級(jí)封裝的方法。
[0011]圖4-13描述用于制造圖2中示出的倒裝芯片晶片級(jí)封裝的工藝流程。
[0012]圖14-23描述用于制造圖2中示出的倒裝芯片晶片級(jí)封裝的替代的工藝流程。
[0013]圖24是具有三芯片配置的倒裝芯片晶片級(jí)封裝。
【具體實(shí)施方式】
[0014]現(xiàn)在將參照附圖，其中相同結(jié)構(gòu)將會(huì)具有相同標(biāo)號(hào)。應(yīng)該理解，附圖是本發(fā)明的示例性實(shí)施例的概略性和示意性表示，而非限制本發(fā)明，附圖未必按照比例繪制。
[0015]芯片(替代地，在這里稱為管芯)通常在分布以及與其它電子組件集成之前被封裝。這種封裝通常包括把芯片密封在材料中并且在封裝的外側(cè)上提供電接觸以提供到芯片的接口。除其他事項(xiàng)外，芯片封裝還可提供防止污染物的保護(hù)，提供機(jī)械支撐，分散熱量，并且減小熱機(jī)械應(yīng)力。
[0016]在單一芯片封裝內(nèi)堆疊多個(gè)芯片是越來(lái)越普遍的封裝要求，以便減小例如總體組件尺寸、功能電路速度和總體成本。
[0017]圖1是倒裝芯片引線接合封裝10。倒裝芯片引線接合封裝10包括兩個(gè)芯片1、3，布置芯片1、3以使得芯片I堆疊在芯片3上面。芯片3借助于凸點(diǎn)底部填充層9耦合到分層基底11。分層基底11又耦合到焊球13。以這種方式，芯片3以物理方式以及以電方式間接耦合到一些焊球13，從而一個(gè)子集的焊球13形成用于芯片3的電接口。同樣地，芯片I借助于接合引線5電耦合到分層基底11。以這種方式，芯片I間接地電耦合到一些焊球13，從而一個(gè)子集的焊球13形成用于芯片I的電氣接口。密封化合物7在芯片1、3、接合引線5和凸點(diǎn)底部填充層9周圍模制成型。密封化合物7通常形成在分層基底11上面。以這種方式，倒裝芯片引線接合封裝10形成具有借助于焊球13提供的接口的整體封裝。
[0018]盡管倒裝芯片引線接合封裝10和其它引線接合封裝提供用于封裝生產(chǎn)的方法，但是工業(yè)中正在發(fā)生的進(jìn)步已朝著更低的封裝輪廓和增加的電性能推進(jìn)。
[0019]貫穿硅通孔(TSV)提供用于堆疊目的的貫穿半導(dǎo)體晶片的連接。TSV可提供更好的電性能和更低的輪廓。然而，成本和可靠的供應(yīng)鏈管理通?？赡軙?huì)限制工業(yè)內(nèi)的廣泛的TSV使用。
[0020]圖2是倒裝芯片晶片級(jí)封裝10’。倒裝芯片晶片級(jí)封裝10’包括倒裝芯片部件18，倒裝芯片部件18包括耦合到倒裝芯片基底11’的管芯3’。如圖所示，管芯3’借助于凸點(diǎn)底部填充層9’耦合到倒裝芯片基底11’。
[0021]管芯I’布置在管芯3’上面，并且密封化合物V形成在管芯I’和管芯3’周圍。在形成密封化合物7’之前，可通過(guò)在管芯I’和管芯3’之間施加粘合劑15(諸如，管芯附著膜(DAF))把管芯I’粘合到管芯3’。例如，粘合劑15可通過(guò)把粘合劑層疊、打印或分配到管芯之一上并且隨后在固化之前把其余管芯放置在粘合劑上的方式被施加。
[0022]一組貫穿密封劑通孔(TEV) 19提供貫穿倒裝芯片晶片級(jí)封裝10’的密封化合物7’的電氣連接。另外，再分布層17把TEV 19電連接到管芯I’。倒裝芯片晶片級(jí)封裝10’還包括粘合到倒裝芯片基底11’的焊球13’，并且可包括覆蓋再分布層17和TEV 19以保護(hù)否則會(huì)露出的部件16’的保護(hù)層16。倒裝芯片晶片級(jí)封裝10’可還包括第二管芯和再分布層之間的介電層。
[0023]可根據(jù)標(biāo)準(zhǔn)半導(dǎo)體制造工藝加工管芯I’和管芯3’。也就是說(shuō)，通常在晶錠生長(zhǎng)之后，它被切成晶片。晶片的區(qū)域可經(jīng)受沉積、去除、圖案化和摻雜工藝。一旦晶片已被處理，晶片通常被安裝并且切成個(gè)體管芯。特別地，管芯3’被進(jìn)一步處理并且被提供作為倒裝芯片部件18的一部分。也就是說(shuō)，使用倒裝芯片技術(shù)處理管芯3’，以使得管芯3’耦合到倒裝芯片基底11’，由此形成倒裝芯片部件18。
[0024]密封化合物V通常由塑料材料組成，但如果需要，可使用其它材料，諸如，陶瓷和金屬和硅或玻璃。特別地，熱固性模塑化合物是基于環(huán)氧樹脂的一種類型的塑料材料。這些類型的化合物已在歷史上被用在電子封裝應(yīng)用中。熱塑性塑料(諸如，高純度含氟聚合物)是可被用作密封化合物7’的另一類型的塑料材料。
[0025]通過(guò)鉆出貫穿密封化合物V的孔并且隨后采用導(dǎo)電材料填充鉆出的孔，形成TEV19。例如，可采用機(jī)械鉆頭、激光或者通過(guò)化學(xué)蝕刻執(zhí)行鉆出TEV孔。
[0026]管芯I’上的接觸可按照各種方式布置。然而，如圖2中所述，布置管芯1’，以使其接觸布置為與管芯3’上的接觸相對(duì)。以這種方式，再分布層17能夠被直接施加在管芯I’上方并且由此連接到管芯I’上的接觸。優(yōu)選地使用薄膜技術(shù)施加再分布層17。除其他技術(shù)之外，薄膜淀積可以例如經(jīng)由濺射、電鍍或化學(xué)氣相沉積(CVD)被實(shí)現(xiàn)。
[0027]根據(jù)倒裝芯片晶片級(jí)封裝10’建立的電子封裝還可包括一個(gè)或多個(gè)下面的特征或者與一個(gè)或多個(gè)下面的特征組合。管芯I’和/或管芯3’可包括存儲(chǔ)器功能。例如，倒裝芯片晶片級(jí)封裝10’可實(shí)現(xiàn)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。電子封裝可包括第一電子封裝和第二電子封裝，根據(jù)倒裝芯片晶片級(jí)封裝10’建立所述第一電子封裝和第二電子封裝中的至少一個(gè)；第一電子封裝可與第二電子封裝堆疊在一起以形成層疊封裝(PoP)電子封裝。以這種方式，如圖1中所繪制的管芯I’和管芯3’由第一電子封裝和第二電子封裝替換，而倒裝芯片晶片級(jí)封裝10’的其余結(jié)構(gòu)保持相對(duì)不變。
[0028]倒裝芯片晶片級(jí)封裝10’可包括堆疊在倒裝芯片部件18的管芯3’上的另外的管芯。也就是說(shuō)，除了管芯I’和管芯3’之外，倒裝芯片晶片級(jí)封裝10’可包括更多的管芯，從而倒裝芯片晶片級(jí)封裝10’中的管芯的總數(shù)是三個(gè)或更多。
[0029]可構(gòu)造倒裝芯片晶片級(jí)封裝10’，以使得第二管芯上的一組接觸和電子封裝的第一側(cè)的表面之間的距離小于大約20 μ m。這種配置減小封裝尺寸并且可減小總體電子組件尺寸。
[0030]以下具體參照?qǐng)D3-23討論關(guān)于晶片級(jí)封裝10’的制造的進(jìn)一步細(xì)節(jié)。圖3圖示用于制造圖2中示出的倒裝芯片晶片級(jí)封裝的方法，而圖4-13描述用于制造圖2中示出的倒裝芯片晶片級(jí)封裝10’的工藝流程，并且圖14-23描述用于制造圖2中示出的倒裝芯片晶片級(jí)封裝10’的替代的工藝流程。[0031]參照?qǐng)D3，提供用于制造電子封裝的方法30。在圖4中，提供具有可剝離的帶子(tape) 35的模具載體33。例如，粘性箔可被用作可剝離的帶子35并且例如通過(guò)層疊而被施加到模具載體33的上面。
[0032]在圖5中，管芯I’借助于可剝離的帶子35粘合到模具載體33。優(yōu)選地，管芯I’被正面向下放置在可剝離的帶子35上。也就是說(shuō)，布置管芯1’，以使得其上面的電接觸朝向模具載體33。可根據(jù)標(biāo)準(zhǔn)半導(dǎo)體制造工藝加工管芯I’和管芯3’。也就是說(shuō)，通常在晶錠生長(zhǎng)之后，它被切成晶片。晶片的區(qū)域可經(jīng)受沉積、去除、圖案化和摻雜工藝。一旦晶片已被處理，晶片通常被安裝并且切成個(gè)體管芯。特別地，管芯3’被進(jìn)一步處理并且被提供作為倒裝芯片部件18的一部分。也就是說(shuō)，使用倒裝芯片技術(shù)處理管芯3’，以使得管芯3’耦合到倒裝芯片基底11’，由此形成倒裝芯片部件18。
[0033]在圖6中,粘合劑15隨后被施加于管芯I’的一側(cè)。優(yōu)選地，粘合劑15被施加于管芯I’的與管芯I’粘合到模具載體33’的一側(cè)相反的一側(cè)，或者更簡(jiǎn)單地，粘合劑15優(yōu)選地被施加于管芯I’的背面。通過(guò)在管芯I’和管芯3’之間施加粘合劑15(諸如，管芯附著膜(DAF))，管芯I’可粘合到管芯3。例如，粘合劑15可通過(guò)層疊、打印或分配粘合劑的方式被施加。
[0034]方法30隨后包括:如圖7中所示，提供21具有耦合到倒裝芯片基底11’的管芯3’的倒裝芯片部件18，并且把管芯3’粘合23到管芯I’。由于如以上參照?qǐng)D6所討論，管芯I’的背面已經(jīng)具有施加于其上的粘合劑15，所以管芯3’可借助于先前提供的粘合劑15粘合到管芯I’。以這種方式，倒裝芯片部件18通過(guò)管芯I’和管芯3’的粘合而粘合到模具載體33。如果需要，則粘合劑15可通過(guò)增加能量固化。例如，可增加化學(xué)品、熱或紫外(UV)光以使粘合劑15固化。
[0035]方法30還包括:如圖8中所示，在管芯I’和管芯3’周圍形成25密封化合物37。密封化合物7’通常由塑料材料組成，但如果期望，可使用其它材料，諸如陶瓷和金屬。特別地，熱固性模塑化合物是基于環(huán)氧樹脂的一種類型的塑料材料。這些類型的化合物已在歷史上被用在電子封裝應(yīng)用中。熱塑性塑料(諸如，高純度含氟聚合物)是可被用作密封化合物V的另一類型的塑料材料。需要注意的是，可使倒裝芯片基底11’的露出側(cè)保留不被密封化合物7 ’覆蓋。為了不采用密封化合物7’覆蓋倒裝芯片基底11’，可使用壓縮模塑工具中的頂箔，或者可采用注入模塑技術(shù)。另一可能性將會(huì)是在模塑之后把附著的模具化合物向下研磨至基底接觸。
[0036]在圖9中，在已形成密封化合物37之后，剝離模具載體33。作為剝離模具載體33的一部分，也可去除粘合劑35，并且可施加并且構(gòu)造介電層39。例如，通過(guò)旋涂和光刻法或者通過(guò)層疊和激光構(gòu)造，可執(zhí)行介電層39的施加。也可在稍后施加介電層39，或者能夠與TEV鉆孔同時(shí)構(gòu)造介電層39。
[0037]方法30還包括:如圖10中所示，鉆出27從電子封裝的第一側(cè)到位于電子封裝的第二側(cè)的倒裝芯片基底11’的一組貫穿密封劑通孔(TEV) 19。通過(guò)如圖10中所示鉆出貫穿密封化合物7’(并且可能貫穿介電材料，如果以前未構(gòu)造的話)的孔并且隨后如圖11中所示采用導(dǎo)電材料填充鉆出的孔，形成TEV 19。例如，可采用機(jī)械鉆頭、激光或者通過(guò)化學(xué)蝕刻執(zhí)行鉆出TEV孔。在執(zhí)行鉆孔時(shí)，倒裝芯片基底11’上的通孔止動(dòng)器可被用于提供鉆孔的停止點(diǎn)。[0038]方法30隨后包括:如圖11中所示，采用導(dǎo)電材料填充29 TEV 19，并且施加31再分布層17，由此在電子封裝10’的第一側(cè)上把管芯I’上的一組接觸電連接到TEV 19。采用導(dǎo)電材料填充29 TEV 19并且施加31再分布層17可在不同部分中執(zhí)行，或者可在單一步驟中同時(shí)發(fā)生。再分布層17電連接TEV 19與焊球位置，并且也可在給定平面中提供片上連接和多個(gè)芯片之間的連接。
[0039]在圖12中，可在再分布層17上面施加焊接止動(dòng)器或背面保護(hù)(BSP)，諸如保護(hù)層16，由此例如對(duì)電子封裝10’給予一致的黑色背面，保護(hù)再分布層17，并且保護(hù)TEV 19。可使用旋涂、層疊、噴涂或打印工藝施加這個(gè)焊接止動(dòng)器或BSP。
[0040]最后，在圖13中，焊球13’被施加或粘合到倒裝芯片基底11’，并且如果各封裝還未分開，則各封裝可在此時(shí)分開。焊球13’可以是例如傳統(tǒng)的焊球、半球、聚合物核心球或焊盤柵陣列(LGA)，并且可例如經(jīng)由焊接到倒裝芯片基底11’而粘合到倒裝芯片基底11’。
[0041]除了產(chǎn)生更小、更高效的封裝之外，倒裝芯片晶片級(jí)封裝10’允許在加工過(guò)程之間單獨(dú)測(cè)試并且預(yù)燒(burning-1n)倒裝芯片部件18。也就是說(shuō),在繼續(xù)制造倒裝芯片晶片級(jí)封裝10’之前，可單獨(dú)加工、測(cè)試并且預(yù)燒倒裝芯片部件18。
[0042]參照?qǐng)D14-23，示出替代的工藝流程。在圖14中，提供具有可剝離的帶子35的模具載體33。也就是說(shuō)，可剝離的帶子35被施加于模具載體33。例如，粘性箔可被用作可剝離的帶子35并且層疊到模具載體33。
[0043]在圖15中，倒裝芯片部件18經(jīng)由先前施加的可剝離的帶子35粘合到模具載體33。更具體地，倒裝芯片基底11’經(jīng)由可剝離的帶子35粘合到模具載體33。
[0044]類似于此前描述的工藝流程，在圖16中，管芯I’隨后借助于粘合劑15附著于管芯3’。粘合劑15被施加于管芯3’的一側(cè)，或者替代地被施加于管芯I’的一側(cè)。優(yōu)選地，粘合劑15被施加于管芯3’的與管芯3’粘合到倒裝芯片基底11’的一側(cè)相反的一側(cè)，或者更簡(jiǎn)單地，粘合劑15優(yōu)選地被施加于管芯3’的背面。通過(guò)在管芯I’和管芯3’之間施加粘合劑15(諸如，管芯附著膜(DAF))，管芯I’可粘合到管芯3’。例如，粘合劑15可通過(guò)層疊、打印或分配粘合劑的方式被施加。管芯I’和管芯3’隨后借助于先前施加的粘合劑15粘合在一起。以這種方式，管芯I’通過(guò)管芯I’和管芯3’的粘合而粘合到模具載體33。如果需要，則粘合劑15可通過(guò)附加能量而被固化。例如，可附加化學(xué)品、熱或紫外(UV)光以使粘合劑15固化。優(yōu)選地，如圖中所示布置管芯I’和管芯3’，以使各接觸彼此相對(duì)。
[0045]如圖17中所示，在管芯I’和管芯3’上以及在管芯I’和管芯3’周圍形成密封化合物7’，并且去除模具載體33以及可去除的粘合劑35。密封化合物7’通常由塑料材料組成，但如果需要，可使用其它材料，諸如陶瓷和金屬。特別地，熱固性模塑化合物是基于環(huán)氧樹脂的一種類型的塑料材料。這些類型的化合物已在歷史上被用在電子封裝應(yīng)用中。熱塑性塑料(諸如，高純度含氟聚合物)是可被用作密封化合物7’的另一類型的塑料材料。
[0046]在圖18中，通過(guò)例如研磨密封化合物37直至管芯I’的接頭露出并且密封化合物V與管芯I’的表面形成基本上較平坦的表面，管芯I’的接觸或施加的接頭可隨后露出。替代地，通過(guò)激光鉆穿密封化合物7’，接觸或施加的接頭可露出。作為另一選擇，可使管芯I’的具有接觸的一側(cè)保留相對(duì)地不被密封化合物7’覆蓋。為了不采用密封化合物7’覆蓋倒裝芯片基底11’，可使用壓縮模塑工具中的頂箔，或者可采用注入模塑技術(shù)。
[0047]在圖19中，施加并且至少部分地構(gòu)造介電層39。例如，通過(guò)旋涂或者通過(guò)層疊和激光構(gòu)造，可執(zhí)行介電層39的施加。也可在稍后施加介電層39，或者能夠與TEV鉆孔同時(shí)構(gòu)造介電層39。
[0048]在圖20中，鉆出TEV 19，并且在圖21中，采用導(dǎo)電材料填充TEV 19。TEV 19從電子封裝的第一側(cè)前進(jìn)到位于電子封裝的第二側(cè)的倒裝芯片基底11’。通過(guò)鉆出貫穿密封化合物7’(并且可能貫穿介電層39)的孔并且隨后采用導(dǎo)電材料填充鉆出的孔，形成TEV
19。例如，可采用機(jī)械鉆頭、激光器或者通過(guò)化學(xué)蝕刻執(zhí)行鉆出TEV孔。在執(zhí)行鉆孔時(shí)，倒裝芯片基底11’上的通孔止動(dòng)器可被用于提供用于打鉆的停止點(diǎn)。
[0049]在圖21中，施加再分布層17以便把TEV 19電連接到管芯I’。采用導(dǎo)電材料填充29 TEV 19并且施加31再分布層17可在不同部分中執(zhí)行，或者可在單一步驟中同時(shí)發(fā)生。再分布層17電連接TEV 19與焊球位置，并且也可在給定平面中提供片上連接和多個(gè)芯片之間的連接。
[0050]在圖22中，可在再分布層17上面施加焊接止動(dòng)器或背面保護(hù)(BSP)，諸如保護(hù)層16，由此例如對(duì)電子封裝10’給予一致的黑色背面，保護(hù)再分布層17，并且保護(hù)TEV 19?？墒褂眯俊盈B或打印過(guò)程施加這個(gè)焊接止動(dòng)器或BSP。
[0051]最后，在圖23中，焊球13’被施加或粘合到倒裝芯片基底11’，并且如果各封裝還未分開，則各封裝可在此時(shí)分開。如以上所討論，焊球13’可以是例如傳統(tǒng)的焊球、半球或焊盤柵陣列(LGA)，并且可例如經(jīng)焊接到倒裝芯片基底11’而粘合到倒裝芯片基底11’。
[0052]可根據(jù)以上描述配置另外的管芯。例如，如圖24中所示，可構(gòu)造倒裝芯片晶片級(jí)封裝240，以使得管芯41和43與管芯3’堆疊在一起。以這種方式，多個(gè)管芯可被引入到這種電子封裝中。特別地，并非經(jīng)由粘合劑15把單一管芯粘合到管芯3’，而是可把多個(gè)管芯粘合到管芯3’。
[0053]在不背離本發(fā)明的精神或本質(zhì)特性的情況下，本發(fā)明可實(shí)現(xiàn)為其它特定形式。所描述的實(shí)施例應(yīng)在所有方面被視為僅是說(shuō)明性的，而非限制性的。本發(fā)明的范圍因此由所附權(quán)利要求指示，而非由前面的描述指示。落在權(quán)利要求的等同物的含義和范圍內(nèi)的所有變化將被包括在其范圍內(nèi)。
【權(quán)利要求】
1.一種電子封裝，包括: 倒裝芯片部件，具有耦合到倒裝芯片基底的第一管芯； 第二管芯，堆疊在第一管芯上； 密封化合物，形成在第一管芯和第二管芯周圍； 一組貫穿密封劑通孔TEV，提供貫穿密封化合物至倒裝芯片基底的從電子封裝的第一側(cè)到電子封裝的第二側(cè)的一組電連接；和 再分布層，在電子封裝的第一側(cè)上把第二管芯上的一組接觸電連接到所述一組TEV。
2.根據(jù)權(quán)利要求1所述的電子封裝，還包括:一組另外的管芯，堆疊在倒裝芯片部件的第一管芯上。
3.根據(jù)權(quán)利要求1所述的電子封裝，其中所述第一管芯的一組接觸布置為與第二管芯的一組接觸相對(duì)。
4.根據(jù)權(quán)利要求1所述的電子封裝，其中所述再分布層是薄膜層。
5.根據(jù)權(quán)利要求1所述的電子封裝，還包括:保護(hù)層，覆蓋再分布層和TEV。
6.根據(jù)權(quán)利要 求1所述的電子封裝，還包括:焊球，粘合到倒裝芯片基底。
7.根據(jù)權(quán)利要求1所述的電子封裝，其中所述第二管芯上的一組接觸和電子封裝的第一側(cè)的表面之間的距離小于大約20 μ m。
8.根據(jù)權(quán)利要求1所述的電子封裝，還包括:介電層，位于第二管芯和再分布層之間。
9.一種用于制造電子封裝的方法，所述方法包括: 提供具有耦合到倒裝芯片基底的第一管芯的倒裝芯片部件； 把第一管芯粘合到第二管芯； 在第一管芯和第二管芯周圍形成密封化合物； 鉆出從電子封裝的第一側(cè)到位于電子封裝的第二側(cè)的倒裝芯片基底的一組貫穿密封劑通孔TEV ； 采用導(dǎo)電材料填充所述一組TEV ;以及 施加再分布層，所述再分布層在電子封裝的第一側(cè)上把第二管芯上的一組接觸電連接到所述一組TEV。
10.根據(jù)權(quán)利要求9所述的方法，還包括:施加覆蓋再分布層和TEV的保護(hù)層。
11.根據(jù)權(quán)利要求9所述的方法，還包括:把焊球粘合到倒裝芯片基底。
12.根據(jù)權(quán)利要求9所述的方法，還包括:單獨(dú)測(cè)試并且預(yù)燒倒裝芯片部件。
13.根據(jù)權(quán)利要求9所述的方法，還包括: 采用可剝離的粘合劑把第二管芯粘合到模具載體；以及 從第二管芯去除模具載體。
14.根據(jù)權(quán)利要求9所述的方法，還包括: 采用可剝離的粘合劑把倒裝芯片部件粘合到模具載體；以及 從倒裝芯片部件去除模具載體。
15.根據(jù)權(quán)利要求14所述的方法，還包括:把一組接頭耦合到第二管芯上的一組接觸上。
16.根據(jù)權(quán)利要求13所述的方法，其中所述接頭包括銅。
17.根據(jù)權(quán)利要求14所述的方法，還包括:在第二管芯上方形成密封化合物；以及 使接頭露出。
18.根據(jù)權(quán)利要求17所述的方法，其中使接頭露出包括:研磨密封化合物直至接頭露出，其中所述密封化合物形成基本上較平坦的表面。
19.根據(jù)權(quán)利要求17所述的方法，其中使接頭露出包括:對(duì)密封化合物進(jìn)行激光鉆孔。
20.一種存儲(chǔ)器裝置，包括: 倒裝芯片部件，具有耦合到倒裝芯片基底的第一管芯； 第二管芯，堆疊在第一管芯上； 密封化合物，形成在第一管芯和第二管芯周圍； 一組貫穿密封劑通孔TEV，提供貫穿密封化合物至倒裝芯片基底的從電子封裝的第一側(cè)到電子封裝的第二側(cè)的一組電連接；和 再分布層，在電子封裝的第一側(cè)上把第二管芯上的一組接觸電連接到所述一組TEV， 其中由第一管芯和第二管芯構(gòu)成的組中的至少一個(gè)包括存儲(chǔ)器功能。
21.—種電子封裝，包括: 第一電子封裝；和 第二電子封裝，包括: 倒裝芯片部件，具有耦合到倒裝芯片基底的第一管芯； 第二管芯，堆疊在第一管芯上； 密封化合物，形成在第一管芯和第二管芯周圍； 一組貫穿密封劑通孔TEV，提供貫穿密封化合物至倒裝芯片基底的從電子封裝的第一側(cè)到電子封裝的第二側(cè)的一組電連接；和 再分布層，在電子封裝的第一側(cè)上把第二管芯上的一組接觸電連接到所述一組TEV， 其中所述第一電子封裝與第二電子封裝堆疊在一起以形成層疊封裝PoP電子封裝。
【文檔編號(hào)】H01L23/538GK103915414SQ201310749734
【公開日】2014年7月9日 申請(qǐng)日期:2013年12月31日 優(yōu)先權(quán)日:2012年12月31日
【發(fā)明者】T.邁爾 申請(qǐng)人:英特爾移動(dòng)通信有限責(zé)任公司