一種電容器及功率集成電路的制作方法
【專利摘要】本實(shí)用新型屬于功率器件結(jié)構(gòu)設(shè)計(jì)領(lǐng)域，提供了一種電容器及功率集成電路。該電容器下極板與場(chǎng)效應(yīng)晶體管漏極共用有源區(qū)，該電容器的下極板與場(chǎng)效應(yīng)晶體管漏極電連接，且該電容器的下極板為包含漏極的部分阱區(qū)，該電容器的上極板是包含場(chǎng)效應(yīng)晶體管漏極的部分阱區(qū)對(duì)應(yīng)的頂層金屬，其中場(chǎng)效應(yīng)管漏極采用“E”型布局，具體的，作為上極板的頂層金屬分布在場(chǎng)效應(yīng)管漏極“E”型布局的封口端，從而將電容集成到場(chǎng)效應(yīng)晶體管中而沒有增加場(chǎng)效應(yīng)晶體管的體積，若將集成了電容的場(chǎng)效應(yīng)晶體管應(yīng)用到功率集成電路，則可減小集成有電容的現(xiàn)有功率集成電路的體積及降低生產(chǎn)成本，有利于產(chǎn)品的推廣及應(yīng)用。
【專利說明】一種電容器及功率集成電路
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于功率器件結(jié)構(gòu)設(shè)計(jì)領(lǐng)域，尤其涉及一種電容器及功率集成電路?！颈尘凹夹g(shù)】
[0002]在驅(qū)動(dòng)電路設(shè)計(jì)領(lǐng)域，為了降低成本并縮小體積，常采用功率集成電路實(shí)現(xiàn)對(duì)負(fù)載的恒流/恒壓驅(qū)動(dòng)控制。功率集成電路是指將功率器件、低壓控制電路、信號(hào)處理和通信接口等電路模塊集成在同一芯片中的特殊集成電路，其中的功率器件作為核心部分，占據(jù)了芯片的大部分面積?，F(xiàn)有技術(shù)提供的恒流/恒壓驅(qū)動(dòng)電路中，功率集成電路采用N型的橫向雙擴(kuò)散MOS (N Type Lateral Double Diffused MOS, NLDMOS)管作為功率器件，并在功率集成電路內(nèi)部設(shè)置一電容CO，電容CO的一端連接NLDMOS的漏極引腳，通過電容CO的另一端實(shí)現(xiàn)對(duì)漏極弓I腳與地之間信號(hào)的采集。
[0003]其中，電容CO具體是集成到功率集成電路中而外接于NLDMOS管。具體地，如圖1所示，圖形A表示NLDMOS管11的低壓N阱區(qū)，圖形B表示NLDMOS管11的N+摻雜區(qū)，圖形C表示NLDMOS管11的POLY多晶層，圖形D表示頂層金屬M(fèi)2，圖像E表示NLDMOS管11的P+摻雜區(qū)，圖形F表示NLDMOS管11的高壓N阱區(qū)，圖形G表示NLDMOS管11的引腳PAD。NLDMOS管11設(shè)置引腳111，功率集成電路中的電容器12的兩個(gè)極板引腳121和引腳122，引腳122與引腳111電連接?？梢姡m然將電容CO集成到功率集成電路內(nèi)部可簡(jiǎn)化芯片外部電路結(jié)構(gòu)，但由于電容CO是外接于NLDMOS管11，因而增加了功率集成電路的體積及生產(chǎn)成本。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型實(shí)施例的目的在于提供一種電容器，旨在解決現(xiàn)有功率集成電路中，由于電容外接于NLDMOS管，導(dǎo)致功率集成電路的體積大及生產(chǎn)成本高的問題。
[0005]本實(shí)用新型實(shí)施例是這樣實(shí)現(xiàn)的，一種電容器，所述電容器下極板與場(chǎng)效應(yīng)晶體管的漏極電連接，且所述電容器下極板為包含所述漏極的部分阱區(qū)，所述電容器的上極板是所述部分阱區(qū)對(duì)應(yīng)的頂層金屬。
[0006]其中，所述場(chǎng)效應(yīng)晶體管的漏極可采用“E”型布局，作為所述電容器的上極板的所述頂層金屬分布在所述“E ”型布局的封口端。
[0007]進(jìn)一步地，所述場(chǎng)效應(yīng)晶體管可以是NLDMOS管。
[0008]此時(shí)，所述NLDMOS管可包括鈍化層和P襯底層，在所述P襯底層之上擴(kuò)散有第一P阱、高壓N阱和第二 P阱，所述高壓N阱置于所述第一 P阱和所述第二 P阱之間；在所述第一 P阱內(nèi)注入有第一 P+摻雜區(qū)和第一 N+摻雜區(qū)，在所述高壓N阱內(nèi)設(shè)置低壓N阱，在所述低壓N阱內(nèi)注入有作為漏極的第二 N+摻雜區(qū)和第三N+摻雜區(qū)，在所述第二 P阱內(nèi)注入有第四N+摻雜區(qū)和第二 P+摻雜區(qū)，且所述第二 N+摻雜區(qū)靠近所述第一 N+摻雜區(qū)、所述第三N+摻雜區(qū)靠近所述第四N+摻雜區(qū)；所述第一 N+摻雜區(qū)與所述第二 N+摻雜區(qū)之間且靠近第二 N+摻雜區(qū)部分的表面、所述第二 N+摻雜區(qū)與所述第三N+摻雜區(qū)之間的表面、所述第三N+摻雜區(qū)與所述第四N+摻雜區(qū)之間且靠近所述第三N+摻雜區(qū)部分的表面沉積有場(chǎng)區(qū)氧化層；所述第一 N+摻雜區(qū)與所述第二 N+摻雜區(qū)之間且靠近所述第一 N+摻雜區(qū)部分的表面、所述第三N+摻雜區(qū)與所述第四N+摻雜區(qū)之間且靠近所述第四N+摻雜區(qū)部分的表面沉積有柵氧化層；所述柵氧化層表面與部分所述場(chǎng)區(qū)氧化層表面沉積有POLY多晶層；所述第二 N+摻雜區(qū)和所述第三N+摻雜區(qū)是所述NLDMOS管的漏極，所述低壓N阱為所述包含所述漏極的部分阱區(qū)；在所述鈍化層與所述阱區(qū)、所述摻雜區(qū)之間設(shè)置有介質(zhì)層。
[0009]其中，所述介質(zhì)層可包括:
[0010]第一埋孔層，所述第一埋孔層包括多個(gè)第一埋孔，所述多個(gè)第一埋孔分別對(duì)應(yīng)連接所述第一 P+摻雜區(qū)、所述第一 N+摻雜區(qū)、所述第二 N+摻雜區(qū)、所述第三N+摻雜區(qū)、所述第四N+摻雜區(qū)和所述第二 P+摻雜區(qū)；
[0011]第一金屬層，所述第一金屬層包括多個(gè)第一金屬塊，所述多個(gè)第一金屬塊與所述第一埋孔一一對(duì)應(yīng)連接；
[0012]第二埋孔層，所述第二埋孔層包括多個(gè)第二埋孔，所述多個(gè)第二埋孔與所述多個(gè)
第一金屬塊一一對(duì)應(yīng)連接；
[0013]第二金屬層，所述第二金屬層包括多個(gè)第二金屬塊，所述多個(gè)第二金屬塊中的一個(gè)連接第一引線，所述多個(gè)第二金屬塊中的另一個(gè)連接第二引線，余下的所述第二金屬塊與所述多個(gè)第二埋孔一一對(duì)應(yīng)連接。
[0014]本實(shí)用新型實(shí)施例的另一目的在于提供一種功率集成電路，包括一場(chǎng)效應(yīng)晶體管和一電容器，所述電容器是如上所述的電容器。
[0015]本實(shí)用新型實(shí)施例提出的電容器，其下極板與場(chǎng)效應(yīng)晶體管的漏極電連接，且下極板為包含漏極的部分阱區(qū)，其上極板是包含場(chǎng)效應(yīng)晶體管漏極的部分阱區(qū)對(duì)應(yīng)的頂層金屬，從而將電容器集成到場(chǎng)效應(yīng)晶體管中而沒有增加場(chǎng)效應(yīng)晶體管的體積。若將集成有該電容器的場(chǎng)效應(yīng)晶體管應(yīng)用到功率集成電路，則可減小集成有電容的現(xiàn)有功率集成電路的體積及降低生產(chǎn)成本，有利于產(chǎn)品的推廣及應(yīng)用。
【專利附圖】

【附圖說明】
[0016]圖1是現(xiàn)有技術(shù)提供的恒流/恒壓驅(qū)動(dòng)電路中，NLDMOS管與集成在功率集成電路內(nèi)部并與漏極引腳連接的電容之間的連接示意圖；
[0017]圖2是本實(shí)用新型第一實(shí)施例提供的場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)圖；
[0018]圖3是圖2的H-H剖面圖。
【具體實(shí)施方式】
[0019]為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。
[0020]針對(duì)現(xiàn)有技術(shù)存在的問題，本實(shí)用新型提出了一種電容器。該電容器下極板與場(chǎng)效應(yīng)晶體管的漏極電連接，且下極板為包含漏極的部分阱區(qū)，該電容器上極板是包含場(chǎng)效應(yīng)晶體管漏極的部分阱區(qū)對(duì)應(yīng)的頂層金屬。其中，場(chǎng)效應(yīng)管的漏極可采用“E”型布局，此時(shí)，作為電容器上極板的頂層金屬分布在“E”型布局的封口端。本實(shí)用新型中，場(chǎng)效應(yīng)晶體管可以是現(xiàn)有各種增強(qiáng)型或耗盡型的JFET管或MOS管，以下將以NLDMOS管為例，詳細(xì)說明本實(shí)用新型的實(shí)現(xiàn)方式:
[0021]實(shí)施例一
[0022]本實(shí)用新型實(shí)施例一提供了一種場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管是NLDMOS管，如圖2所示，圖3是圖2的H-H剖面圖，為了便于說明,僅示出了與本實(shí)用新型實(shí)施例一相關(guān)的部分。
[0023]其中，圖形A表示NLDMOS管21的低壓N阱區(qū)，圖形B表示NLDMOS管21的N+摻雜區(qū)，圖形C表示NLDMOS管21的POLY多晶層，圖形D表示頂層金屬M(fèi)2，圖形E表示NLDMOS管21的P+摻雜區(qū)，圖形F表示NLDMOS管21的高壓N阱區(qū)，圖形G表示NLDMOS管21的引腳PAD。結(jié)合圖2和圖3所示，本實(shí)用新型實(shí)施例一中，NLDMOS管21包括鈍化層301和P襯底層306，在P襯底層306之上擴(kuò)散有第一 P阱308、高壓N阱309和第二 P阱307，高壓N阱309置于第一 P阱308和第二 P阱307之間；在第一 P阱308內(nèi)注入有第一 P+摻雜區(qū)和第一 N+摻雜區(qū)，在高壓N阱309內(nèi)設(shè)置低壓N阱310，在低壓N阱310內(nèi)注入有作為漏極的第二 N+摻雜區(qū)和第三N+摻雜區(qū)，在第二 P阱307內(nèi)注入有第四N+摻雜區(qū)和第二 P+摻雜區(qū)，且第二 N+摻雜區(qū)靠近第一 N+摻雜區(qū)，第三N+摻雜區(qū)靠近第四N+摻雜區(qū)；第一 N+摻雜區(qū)與第二 N+摻雜區(qū)之間且靠近第二 N+摻雜區(qū)部分的表面、第二 N+摻雜區(qū)與第三N+摻雜區(qū)之間的表面、第三N+摻雜區(qū)與第四N+摻雜區(qū)之間且靠近第三N+摻雜區(qū)部分的表面沉積有場(chǎng)區(qū)氧化層311 ;第一 N+摻雜區(qū)與第二 N+摻雜區(qū)之間且靠近第一 N+摻雜區(qū)部分的表面、第三N+摻雜區(qū)與第四N+摻雜區(qū)且靠近第四N+摻雜區(qū)部分的表面沉積有柵氧化層312 ；柵氧化層312表面與部分場(chǎng)區(qū)氧化層311表面沉積有POLY多晶層313 ;第二 N+摻雜區(qū)，第三N+摻雜區(qū)是NLDMOS管21的漏極，低壓N阱310作為電容器的下極板、為包含漏極的部分阱區(qū)。在鈍化層301與上述阱區(qū)、摻雜區(qū)之間設(shè)置有介質(zhì)層。
[0024]為了解決現(xiàn)有技術(shù)存在的問題，在與場(chǎng)區(qū)對(duì)應(yīng)的鈍化層301上開窗213，外部引線通過開窗213區(qū)域通過第一引線212連接電容器的上極板頂層金屬M(fèi)2 ;包含漏極的低壓N阱310，也即為該電容器的下極板，通過第二引線211連接到其他電路。即是說，該電容器的下極板與NLDMOS管21的漏極電連接，且該電容器的下極板為包含漏極的低壓N阱310，從而將電容器集成到NLDMOS管21中而沒有增加NLDMOS管21的體積。若將集成了電容器的NLDMOS管21應(yīng)用到功率集成電路，則可減小集成有電容的現(xiàn)有功率集成電路的體積及降低生產(chǎn)成本，有利于產(chǎn)品的推廣及應(yīng)用。
[0025]進(jìn)一步地，介質(zhì)層可包括:第一埋孔層305，第一埋孔層305包括多個(gè)第一埋孔K1，多個(gè)第一埋孔Kl分別對(duì)應(yīng)連接第一 P+摻雜區(qū)、第一 N+摻雜區(qū)、第二 N+摻雜區(qū)、第三N+摻雜區(qū)、第四N+摻雜區(qū)和第二 P+摻雜區(qū)；第一金屬層304，第一金屬層304包括多個(gè)第一金屬塊M1，多個(gè)第一金屬塊Ml與多個(gè)第一埋孔Kl 一一對(duì)應(yīng)連接；第二埋孔層303，第二埋孔層303包括多個(gè)第二埋孔K2，多個(gè)第二埋孔K2與多個(gè)第一金屬塊Ml —一對(duì)應(yīng)連接；第二金屬層302,第二金屬層302包括多個(gè)第二金屬塊M2,多個(gè)第二金屬塊M2中的一個(gè)連接第一引線212，多個(gè)第二金屬塊M2中的另一個(gè)連接第二引線211，余下的第二金屬塊M2與多個(gè)第二埋孔K2——對(duì)應(yīng)連接。
[0026]實(shí)施例二
[0027]本實(shí)用新型實(shí)施例二提供了一種功率集成電路，包括一場(chǎng)效應(yīng)晶體管和一如上實(shí)施例一所述的電容器。該場(chǎng)效應(yīng)晶體管可以是實(shí)施例一所述的NLDMOS管21，在此不贅述。
[0028]綜上所述，本實(shí)用新型提出的的電容器，其下極板與場(chǎng)效應(yīng)晶體管的漏極電連接，且下極板為包含漏極的部分阱區(qū)，其上極板是包含場(chǎng)效應(yīng)晶體管漏極的部分阱區(qū)對(duì)應(yīng)的頂層金屬，從而將電容集成到場(chǎng)效應(yīng)晶體管中而沒有增加場(chǎng)效應(yīng)晶體管的體積，若將集成了電容的場(chǎng)效應(yīng)晶體管應(yīng)用到功率集成電路，則可減小集成有電容的現(xiàn)有功率集成電路的體積及降低生產(chǎn)成本，有利于產(chǎn)品的推廣及應(yīng)用。
[0029]以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種電容器，其特征在于，所述電容器下極板與場(chǎng)效應(yīng)晶體管的漏極電連接，且所述電容器下極板為包含所述漏極的部分阱區(qū)，所述電容器的上極板是所述部分阱區(qū)對(duì)應(yīng)的頂層金屬； 所述場(chǎng)效應(yīng)晶體管的漏極采用“E”型布局，作為所述電容器的上極板的所述頂層金屬分布在所述“E”型布局的封口端； 所述場(chǎng)效應(yīng)晶體管是NLDMOS管。
2.如權(quán)利要求1所述的電容器，其特征在于，所述NLDMOS管包括鈍化層和P襯底層，在所述P襯底層之上擴(kuò)散有第一 P阱、高壓N阱和第二 P阱，所述高壓N阱置于所述第一 P阱和所述第二 P阱之間；在所述第一 P阱內(nèi)注入有第一 P+摻雜區(qū)和第一 N+摻雜區(qū)，在所述高壓N阱內(nèi)設(shè)置低壓N阱，在所述低壓N阱內(nèi)注入有作為漏極的第二 N+摻雜區(qū)和第三N+摻雜區(qū)，在所述第二 P阱內(nèi)注入有第四N+摻雜區(qū)和第二 P+摻雜區(qū)，且所述第二 N+摻雜區(qū)靠近所述第一 N+摻雜區(qū)、所述第三N+摻雜區(qū)靠近所述第四N+摻雜區(qū)；所述第一 N+摻雜區(qū)與所述第二 N+摻雜區(qū)之間且靠近第二 N+摻雜區(qū)部分的表面、所述第二 N+摻雜區(qū)與所述第三N+摻雜區(qū)之間的表面、所述第三N+摻雜區(qū)與所述第四N+摻雜區(qū)之間且靠近所述第三N+摻雜區(qū)部分的表面沉積有場(chǎng)區(qū)氧化層；所述第一 N+摻雜區(qū)與所述第二 N+摻雜區(qū)之間且靠近所述第一 N+摻雜區(qū)部分的表面、所述第三N+摻雜區(qū)與所述第四N+摻雜區(qū)之間且靠近所述第四N+摻雜區(qū)部分的表面沉積有柵氧化層；所述柵氧化層表面與部分所述場(chǎng)區(qū)氧化層表面沉積有POLY多晶層；所述第二 N+摻雜區(qū)和所述第三N+摻雜區(qū)是所述NLDMOS管的漏極，所述低壓N阱為所述包含所述漏極的部分阱區(qū)；在所述鈍化層與所述阱區(qū)、所述摻雜區(qū)之間設(shè)置有介質(zhì)層。
3.如權(quán)利要求2所述的電容器，其特征在于，所述介質(zhì)層包括: 第一埋孔層，所述第一埋孔層包括多個(gè)第一埋孔，所述多個(gè)第一埋孔分別對(duì)應(yīng)連接所述第一 P+摻雜區(qū)、所述第一 N+摻雜區(qū)、所述第二 N+摻雜區(qū)、所述第三N+摻雜區(qū)、所述第四N+摻雜區(qū)和所述第二 P+摻雜區(qū)； 第一金屬層，所述第一金屬層包括多個(gè)第一金屬塊，所述多個(gè)第一金屬塊與所述第一埋孔——對(duì)應(yīng)連接； 第二埋孔層，所述第二埋孔層包括多個(gè)第二埋孔，所述多個(gè)第二埋孔與所述多個(gè)第一金屬塊一一對(duì)應(yīng)連接； 第二金屬層，所述第二金屬層包括多個(gè)第二金屬塊，所述多個(gè)第二金屬塊中的一個(gè)連接第一引線，所述多個(gè)第二金屬塊中的另一個(gè)連接第二引線，余下的所述第二金屬塊與所述多個(gè)第二埋孔一一對(duì)應(yīng)連接。
4.一種功率集成電路，包括一場(chǎng)效應(yīng)晶體管和一電容器，其特征在于，所述電容器是如權(quán)利要求1至3任一項(xiàng)所述的電容器。
【文檔編號(hào)】H01L29/40GK203644778SQ201320636913
【公開日】2014年6月11日 申請(qǐng)日期:2013年10月15日 優(yōu)先權(quán)日:2013年10月15日
【發(fā)明者】李照華, 趙春波, 林道明, 戴文芳, 陳艷霞 申請(qǐng)人:深圳市明微電子股份有限公司