半導體芯片封裝結構的制作方法
【專利摘要】本實用新型為半導體芯片封裝結構，電路板上有與芯片配合的通孔為安裝孔，下保護層封閉安裝孔底部、并與電路板固定連接，安裝孔內的下保護層為載片臺，芯片全部或部分嵌入安裝孔內、表面相平或低于電路板上表面，底面與載片臺粘接，引線連接芯片的接點和電路板的引腳，電路板的安裝孔孔壁和芯片之間為填充的固封膠，固封膠包覆封閉芯片上表面和引線。本實用新型有效利用電路板厚度，顯著減少封裝結構厚度，固封膠保護引線及接點，產品穩(wěn)定可靠。
【專利說明】半導體芯片封裝結構
【技術領域】
[0001]本實用新型涉及芯片封裝【技術領域】，具體為一種半導體芯片封裝結構。
【背景技術】
[0002]半導體集成電路芯片的封裝外殼起著安放、固定、密封、保護芯片和增強電熱性能的作用，芯片的接點用導線連接到伸出封裝外殼的引腳上，封裝芯片使用安裝時，通過芯片接點與其他器件建立連接。封裝已成為CPU及其他LSI集成電路芯片生產的必要工藝。
[0003]因各種電子產品的發(fā)展趨勢是輕薄小巧，就要求半導體芯片封裝要盡可能的薄小?，F(xiàn)已有多種半導體芯片封裝結構中，均采用芯片放置在電路板上的結構(即COB ChipOn Board)，這種結構決定安裝了芯片的電路板的厚度至少包括電路板本身厚度、芯片厚度、芯片表面保護層厚度及各層之間的粘接劑厚度。為了減少安裝了芯片的電路系統(tǒng)的厚度，目前做法主要是盡量減小芯片、電路板、保護層和物理及電氣連接層的厚度，比如典型的采用SMT貼裝工藝把CSP封裝的芯片貼裝到電路板上已將物理及電氣連接層的厚度顯著降低，同時集成工藝也使芯片厚度下降，但為保證產品的剛性和強度，對CSP封裝的芯片起到保護作用的電路板，其厚度不可能顯著減小，即貼裝了半導體芯片的電路系統(tǒng)，其總厚度總是大于電路板厚度及封裝好的芯片模塊的厚度總和。因此現(xiàn)有的芯片封裝結構難以顯著減少厚度，安裝了封裝芯片的電路系統(tǒng)的總厚度嚴重的制約了電子產品進一步向超薄型發(fā)展。
實用新型內容
[0004]本實用新型要解決的技術問題是提供一種半導體芯片封裝結構，芯片全部或部分嵌入電路板內，引線實現(xiàn)芯片和電路板的信號連接，可顯著減少安裝了芯片的電路板系統(tǒng)的總厚度。
[0005]本實用新型提供的半導體芯片封裝結構，包括芯片和安裝芯片的電路板，電路板的基板至少有一個表面覆有導電層，導電層刻蝕形成引腳、觸點和導電線路，相應的觸點與引腳經導電線路連接，電路板上有與芯片配合的通孔為安裝孔，下保護層封閉安裝孔底部、并與電路板固定連接，安裝孔內的下保護層為載片臺，用于放置芯片，芯片全部或部分嵌入安裝孔內，芯片底面與載片臺上表面粘接，引線連接芯片的接點和電路板的引腳，電路板的安裝孔孔壁和芯片之間為填充的固封膠，固化的固封膠包覆封閉芯片上表面和引線。
[0006]當電路板有上下導電層時，下保護層與電路板的下導電層或者基板固定連接，當電路板只有上導電層時，下保護層與電路板的基板固定連接。
[0007]芯片上方的固封膠上可粘接上保護層，使封裝結構外表面平整，且有更好的保護。
[0008]嵌入安裝孔的芯片的上表面低于電路板上表面，連接芯片接點和電路板引腳的引線由下至上有一定弧度，使引線牢固。
[0009]嵌入安裝孔的芯片的上表面相平于、或者低于電路板上導電層的上表面。
[0010]嵌入安裝孔的芯片下表面和電路板的下導電層或基板的下表面的距離為O至芯片總厚度的90%。當芯片下表面高于電路板的下導電層或基板的下表面且二者之間的距離大于或等于芯片與載片臺之間的粘接層厚度時，下保護層為平片，否則下保護層為上表面有與芯片配合的凹槽的片材，凹槽與電路板的安裝孔相對，凹槽內底面為載片臺，芯片與載片臺之間的粘接層嵌在下保護層的凹槽內、或者芯片與載片臺之間的粘接層以及芯片底部嵌在下保護層的凹槽內。
[0011]與現(xiàn)有技術相比，本實用新型半導體芯片封裝結構的優(yōu)點為:1、芯片嵌入電路板內，有效的利用了電路板的厚度，顯著減少芯片封裝結構的厚度，特別適用于柔性電路板上芯片的封裝，包含芯片封裝結構在內的電路板系統(tǒng)厚度可小于0.25_，很好地滿足了當前電子產品向小型微型發(fā)展的需要；2、引線封閉在固封膠內，引線的接點和引線均得到保護，使芯片封裝結構更穩(wěn)定可靠；3、實現(xiàn)本實用新型的可用現(xiàn)有的設備和工藝，無需購置新設施，重新培訓工人，工藝成熟，加工快捷，質量有保證，便于量化生產使用。
【專利附圖】
【附圖說明】
[0012]圖1為本半導體芯片封裝結構實施例去除阻焊層的正面整體結構示意圖；
[0013]圖2為本半導體芯片封裝結構實施例加有阻焊層的正面整體結構示意圖；
[0014]圖3為圖2的A-A向剖視圖。
[0015]圖中標號為
[0016]1、芯片，11、粘接層，2、電路板，20、觸點，21、基板，22、導電層，23、阻焊層，3、引線，
4、上保護層，5、固封膠，6、下保護層，61、焊錫層。
【具體實施方式】
[0017]本芯片封裝結構實施例是用于手機SIM卡的貼片卡(或稱貼膜卡)，如圖1至3所示。電路板2的基板21上下表面覆有導電層22，電路板上的導電層22形成引腳、觸點20和導電線路，相應的觸點20與引腳經導電線路連接，如圖1所示，其上覆有阻焊層23，阻焊層23在引腳和觸點處有相對應的孔，使引腳和觸點外露，如圖2所示。
[0018]本例芯片I為矩形，電路板2上有與芯片I配合的矩形通孔為安裝孔，其長寬各大于芯片I的長寬0.1mm。本例電路板包括上下兩個阻焊層、每層厚度為0.0285mm，上下兩個導電層、每層厚度為0.0125mm, 一層PI基板、厚度為0.018mm,五層壓合總厚度為0.1mm,芯片厚度為0.08mm。
[0019]本例下保護層6為厚0.08mm的鋼片，也為矩形，其長寬各大于安裝孔的長寬
0.2mm。本例下保護層6上表面有鍍鎳焊盤，上表面有與芯片I配合的深0.05mm凹槽，凹槽的長和寬等于安裝孔的長和寬。本例錫焊固定連接下保護層6和電路板2下導電層22表面，焊錫層61厚度0.0285mm。下保護層6的凹槽與安裝孔相對、封閉安裝孔底部，安裝孔內的下保護層6為載片臺。芯片I底部嵌在下保護層6的凹槽內，芯片I底面與載片臺粘接，即與下保護層6的凹槽內面粘接，二者間為0.0lmm的粘接層11。
[0020]芯片I嵌入安裝孔內，芯片I的上表面低于電路板上導電層22上表面0.0315mm,芯片I的下表面突出電路板下導電層22下表面0.0685mm。
[0021]引線3連接芯片I的接點和電路板2的引腳。引線3弧的最高點低于上阻焊層23的上表面。[0022]電路板2的安裝孔孔壁和芯片I之間填充固封膠5，固封膠3還填充在芯片I上，引線3封閉在固封膠5內。固封膠5的上表面高于阻焊層23上表面。固封膠5上粘接上保護層4，本例上保護層4厚0.03mm的鋼片，為長寬均大于安裝孔長寬的矩形，本例上保護層4的下表面有絕緣層以與引線3絕緣，上保護層4粘接在固封膠5上，固封膠5固定連接上保護層和阻焊層23的上表面。
[0023]本例的電路板2的外輪廓剪切為與手機SIM卡槽相配合的形狀和大小。
[0024]嵌有本半導體芯片封裝結構的電路板系統(tǒng)的總厚度僅為0.22mm。
[0025]上述實施例，僅為對本實用新型的目的、技術方案和有益效果進一步詳細說明的具體個例，本實用新型并非限定于此。凡在本實用新型的公開的范圍之內所做的任何修改、等同替換、改進等，均包含在本實用新型的保護范圍之內。
【權利要求】
1.半導體芯片封裝結構，包括芯片(I)和安裝芯片(I)的電路板(2)，電路板(2)的基板(21)至少有一個表面覆有導電層(22)，導電層(22)刻蝕形成引腳、觸點(20)和導電線路，相應的觸點(20)與引腳經導電線路連接，其特征在于: 所述電路板(2)上有與芯片(I)配合的通孔為安裝孔，下保護層(6)封閉安裝孔底部、并與電路板(2)固定連接，安裝孔內的下保護層(6)為載片臺，芯片(I)全部或部分嵌入安裝孔內，芯片(I)底面與載片臺上表面粘接，引線(3)連接芯片(I)的接點和電路板(2)的引腳，電路板(2)的安裝孔孔壁和芯片(I)之間為填充的固封膠(5)，固化的固封膠(5)包覆封閉芯片(I)上表面和引線(3)。
2.根據權利要求1所述的半導體芯片封裝結構，其特征在于: 所述芯片(I)的上表面相平于或者低于電路板(2 )上導電層(22 )的上表面。
3.根據權利要求1所述的半導體芯片封裝結構，其特征在于: 所述芯片(I)的下表面與下導電層下表面(22)或基板(21)下表面的距離為O至芯片(I)總厚度的90%;當芯片(I)下表面高于電路板(2)下導電層(22)或基板(21)、且二者之間的距離大于或等于芯片(I)與載片臺之間的粘接層(11)的厚度時，下保護層(6);否則下保護層(6)為上表面有與芯片(I)配合的凹槽的片材，凹槽與電路板(2)的安裝孔相對，凹槽內底面為載片臺，芯片(I)與載片臺之間的粘接層嵌在下保護層(6)的凹槽內、或者芯片(O與載片臺之間的粘接層以及芯片(I)底部嵌在下保護層(6)的凹槽內。
4.根據權利要求1所述的半導體芯片封裝結構，其特征在于: 所述芯片(I)上方的固封膠(5)上粘接上保護層(4)。
【文檔編號】H01L23/31GK203521399SQ201320659763
【公開日】2014年4月2日 申請日期:2013年10月24日 優(yōu)先權日:2013年10月24日
【發(fā)明者】黃一平, 賓志滔, 莫華邦 申請人:桂林微網半導體有限責任公司