半導(dǎo)體器件的制作方法
【專(zhuān)利摘要】本發(fā)明實(shí)現(xiàn)半導(dǎo)體器件進(jìn)一步的小型化。提供一種半導(dǎo)體器件（10），其具備：設(shè)置于基板（18）上的開(kāi)關(guān)元件（FET14）；第一電極（電極13），其與所述基板（18）夾著所述開(kāi)關(guān)元件地設(shè)置在所述基板（18）的相反側(cè)；二極管（12），其與所述開(kāi)關(guān)元件夾著所述第一電極地設(shè)置在所述開(kāi)關(guān)元件的相反側(cè)；和第二電極（電極11），其與所述第一電極夾著所述二極管（12）地設(shè)置在所述第一電極的相反側(cè)。
【專(zhuān)利說(shuō)明】半導(dǎo)體器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件(半導(dǎo)體裝置)。本發(fā)明主張2012年9月19日申請(qǐng)的日本專(zhuān)利申請(qǐng)?zhí)?012-205618的優(yōu)先權(quán)，對(duì)于允許通過(guò)文獻(xiàn)的參考來(lái)包含(加進(jìn)去)的指定國(guó)家，該申請(qǐng)中記載的內(nèi)容通過(guò)參考而包含于本申請(qǐng)中。
【背景技術(shù)】
[0002]以下的專(zhuān)利文獻(xiàn)I中公開(kāi)了在一個(gè)基板上并排配置有MOSFET等開(kāi)關(guān)元件和續(xù)流二極管(也稱(chēng)為整流二極管或換向二極管)的功率模塊。
[0003]已有技術(shù)文獻(xiàn)
[0004]專(zhuān)利文獻(xiàn)
[0005]專(zhuān)利文獻(xiàn)1:日本特開(kāi)2009-105389號(hào)公報(bào)
【發(fā)明內(nèi)容】

[0006]而隨著近年來(lái)產(chǎn)品的多功能化、小型化，要求部件安裝的高密度化。對(duì)于上述專(zhuān)利文獻(xiàn)I的功率模塊也要求進(jìn)一步的小型化。
[0007]本發(fā)明是鑒于上述情況而完成的，本發(fā)明的目的為實(shí)現(xiàn)半導(dǎo)體器件的進(jìn)一步的小型化。
[0008]用于解決技術(shù)課題的技術(shù)手段
[0009]用于解決上述課題的第一實(shí)施方式例如為一種半導(dǎo)體器件，其特征在于，包括:設(shè)置于基板上的FET (Field effect transistor,場(chǎng)效應(yīng)管)；第一電極,其與上述基板夾著上述FET地設(shè)置在上述基板的相反側(cè)；二極管，其與上述FET夾著上述第一電極地設(shè)置在上述FET的相反側(cè)；和第二電極，其與上述第一電極夾著上述二極管地設(shè)置在上述第一電極的相反側(cè)，其中，上述FET形成為板狀，在一個(gè)面設(shè)置有源極和柵極，在另一個(gè)面設(shè)置有漏極，上述源極與上述基板上的第一布線(xiàn)圖案連接，上述柵極與上述基板上的第二布線(xiàn)圖案連接，上述漏極與上述第一電極連接，上述第一電極的腳部與上述基板上的不同于上述第一布線(xiàn)圖案及上述第二布線(xiàn)圖案的布線(xiàn)圖案相連接，上述二極管形成為板狀，在一個(gè)面設(shè)置有陽(yáng)極，在另一個(gè)面設(shè)置有陰極，上述陰極與上述第一電極連接；上述陽(yáng)極與上述第二電極連接；上述第二電極的腳部與上述第一布線(xiàn)圖案相連接，上述第一電極的腳部與上述第二電極的腳部夾著上述FET相對(duì)。
[0010]此外，用于解決上述問(wèn)題的第二方式例如為一種半導(dǎo)體器件，其特征在于，包括:設(shè)置于基板上的FET (Field effect transistor,場(chǎng)效應(yīng)管)；第一電極,其與上述基板夾著上述FET地設(shè)置在上述基板的相反側(cè)；二極管，其與上述FET夾著上述第一電極地設(shè)置在上述FET的相反側(cè)；和第二電極，其與上述第一電極夾著上述二極管地設(shè)置在上述第一電極的相反側(cè)，其中，上述FET形成為板狀，在一個(gè)面設(shè)置有源極和柵極，在另一個(gè)面設(shè)置有漏極，上述源極與上述基板上的第一布線(xiàn)圖案連接，上述柵極與上述基板上的第二布線(xiàn)圖案連接，上述漏極與上述第一電極連接，上述二極管形成為板狀，在一個(gè)面設(shè)置有陽(yáng)極，在另一個(gè)面設(shè)置有陰極，上述陰極與上述第一電極連接；上述陽(yáng)極與上述第二電極連接；上述第二電極與上述第一布線(xiàn)圖案相連接，上述第一電極的與上述二極管相連接的面比上述FET及上述二極管大，在包含與上述FET的邊平行且通過(guò)上述源極和上述柵極的線(xiàn)的、與上述FET的上述一個(gè)面正交的面截?cái)嗌鲜霭雽?dǎo)體器件的剖面中，上述陰極的長(zhǎng)度比上述源極的長(zhǎng)度與上述柵極的長(zhǎng)度之和更長(zhǎng)。
[0011]此外，用于解決上述課題的第三方式例如為一種半導(dǎo)體器件，其特征在于，包括:設(shè)置于基板上的第一 FET (Field effect transistor,場(chǎng)效應(yīng)管)；第一電極,其與上述基板夾著上述第一 FET地設(shè)置于上述基板的相反側(cè)；第一二極管，其與上述第一 FET夾著上述第一電極地設(shè)置于上述第一 FET的相反側(cè)；第二電極，其與上述第一電極夾著上述第一二極管地設(shè)置于上述第一電極的相反側(cè)；第二二極管，其與上述第一二極管夾著上述第二電極地設(shè)置于上述第一二極管的相反側(cè)；第三電極，其與上述第二電極夾著上述第二二極管地設(shè)置于上述第二電極的相反側(cè)；第二 FET，其與上述第二二極管夾著上述第三電極地設(shè)置于上述第二二極管的相反側(cè)；和第四電極，其與上述第三電極夾著上述第二 FET地設(shè)置于上述第三電極的相反側(cè)，其中，上述第一 FET和上述第二 FET分別形成為板狀，在一個(gè)面設(shè)置有源極和柵極，在另一個(gè)面設(shè)置有漏極，上述第一 FET的源極與設(shè)置于上述基板上的第一布線(xiàn)圖案連接，上述第一 FET的柵極與設(shè)置于上述基板上的第二布線(xiàn)圖案連接，上述第一 FET的漏極與上述第一電極連接，上述第一電極的腳部與上述基板上的不同于上述第一布線(xiàn)圖案及上述第二布線(xiàn)圖案的布線(xiàn)圖案連接，上述第二 FET的源極與上述第三電極連接，上述第二 FET的柵極與第五電極連接，上述第二 FET的漏極與上述第四電極連接，上述第一二極管和上述第二二極管各自的至少一部分形成為板狀，在一個(gè)面設(shè)置有陽(yáng)極，在另一個(gè)面設(shè)置有陰極，上述第一二極管的陰極與上述第一電極連接；上述第一二極管的陽(yáng)極與上述第二電極連接；上述第二二極管的陰極與上述第二電極連接；上述第二二極管的陽(yáng)極與上述第三電極連接；上述第二電極的腳部與上述第一布線(xiàn)圖案相連接，上述第一電極的腳部與上述第二電極的腳部及上述第四電極的腳部夾著上述第一 FET、上述第二 FET、上述第一二極管和上述第二二極管相對(duì)。
[0012]此外，用于解決上述課題的第四方式例如為一種半導(dǎo)體器件，其特征在于，包括:設(shè)置于基板上的第一 FET (Field effect transistor,場(chǎng)效應(yīng)管)；第一電極,其與上述基板夾著上述第一 FET地設(shè)置于上述基板的相反側(cè)；第一二極管，其與上述第一 FET夾著上述第一電極地設(shè)置于上述第一 FET的相反側(cè)；第二電極，其與上述第一電極夾著上述第一二極管地設(shè)置于上述第一電極的相反側(cè)；第二二極管，其與上述第一二極管夾著上述第二電極地設(shè)置于上述第一二極管的相反側(cè)；第三電極，其與上述第二電極夾著上述第二二極管地設(shè)置于上述第二電極的相反側(cè)；第二 FET，其與上述第二二極管夾著上述第三電極地設(shè)置于上述第二二極管的相反側(cè)；和第四電極，其與上述第三電極夾著上述第二 FET地設(shè)置于上述第三電極的相反側(cè)，其中，上述第一 FET和上述第二 FET分別形成為板狀，在一個(gè)面設(shè)置有源極和柵極，在另一個(gè)面設(shè)置有漏極，上述第一 FET的源極與設(shè)置于上述基板上的第一布線(xiàn)圖案連接，上述第一 FET的柵極與設(shè)置于上述基板上的第二布線(xiàn)圖案連接，上述第一 FET的漏極與上述第一電極連接，上述第二 FET的源極與上述第三電極連接，上述第二FET的柵極與第五電極連接，上述第二 FET的漏極與上述第四電極連接，上述第一二極管和上述第二二極管各自的至少一部分形成為板狀，在一個(gè)面設(shè)置有陽(yáng)極，在另一個(gè)面設(shè)置有陰極，上述第一二極管的陰極與上述第一電極連接；上述第一二極管的陽(yáng)極與上述第二電極連接；上述第二二極管的陰極與上述第二電極連接；上述第二二極管的陽(yáng)極與上述第三電極連接；上述第二電極、上述第四電極與上述第一布線(xiàn)圖案相連接，上述第一電極的與上述第一二極管相連接的面比上述第一 FET及上述第一二極管大，在包含與上述第一 FET的邊平行且通過(guò)上述第一 FET的源極和上述第一 FET的柵極的線(xiàn)的、與上述第一 FET的上述一個(gè)面正交的面截?cái)嗌鲜霭雽?dǎo)體器件的剖面中，上述第一二極管的陰極的長(zhǎng)度比上述第一FET的源極的長(zhǎng)度與上述第一 FET的柵極的長(zhǎng)度之和更長(zhǎng)。
[0013]發(fā)明的效果
[0014]根據(jù)本發(fā)明，能夠?qū)崿F(xiàn)具有開(kāi)關(guān)元件和二極管的半導(dǎo)體器件的進(jìn)一步的小型化。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0015]圖1是表示本發(fā)明的一個(gè)實(shí)施方式的半導(dǎo)體器件10的構(gòu)造的一個(gè)例子的剖面圖Ca)和俯視圖(b)。
[0016]圖2是表示使用半導(dǎo)體器件10的電路的一個(gè)例子的電路圖。
[0017]圖3是表示設(shè)置于基板18上的布線(xiàn)圖案(B卩，配線(xiàn)圖案)15、布線(xiàn)圖案16和布線(xiàn)圖案17的一個(gè)例子的示意圖。
[0018]圖4是用于說(shuō)明FET14的構(gòu)造(結(jié)構(gòu))的一個(gè)例子的示意圖。
[0019]圖5是用于說(shuō)明電極13的形狀的一個(gè)例子的示意圖。
[0020]圖6是用于說(shuō)明電極11的形狀的一個(gè)例子的示意圖。
[0021]圖7是表示半導(dǎo)體器件10的制造過(guò)程的一個(gè)例子的流程圖。
[0022]圖8是用于對(duì)在布線(xiàn)圖案15和布線(xiàn)圖案16上配置有FET14的狀態(tài)的一個(gè)例子的示意圖。
[0023]圖9是用于對(duì)在FET14和布線(xiàn)圖案17上配置有電極13的狀態(tài)的一個(gè)例子進(jìn)行說(shuō)明的不意圖。
[0024]圖10是用于說(shuō)明在電極13上配置有二極管12的狀態(tài)的一個(gè)例子的示意圖。
[0025]圖11是表示半導(dǎo)體器件10的構(gòu)造的另一例子的剖面圖。
[0026]圖12是表示半導(dǎo)體模塊19的構(gòu)造的一個(gè)例子的剖面圖(a)和底視圖(b)。
[0027]圖13是表示半導(dǎo)體模塊19的構(gòu)造的另一例子的剖面圖。
[0028]圖14是表示設(shè)置于布線(xiàn)圖案15和布線(xiàn)圖16上的突起和槽的一個(gè)例子的俯視圖Ca)和剖面圖(b)。
[0029]圖15是表示本發(fā)明的另一實(shí)施方式的半導(dǎo)體器件20的構(gòu)造的一個(gè)例子的剖面圖Ca)和俯視圖(b)。
[0030]圖16是表示本發(fā)明的另一實(shí)施方式的半導(dǎo)體器件20的構(gòu)造的一個(gè)例子的剖面圖。
[0031]圖17是表示半導(dǎo)體器件20的外觀(guān)的一個(gè)例子的立體圖。
[0032]圖18是用于說(shuō)明電極23的形狀的一個(gè)例子的示意圖。
【具體實(shí)施方式】
[0033]以下針對(duì)本發(fā)明的實(shí)施方式參照附圖進(jìn)行說(shuō)明。[0034]圖1是表示本發(fā)明的一個(gè)實(shí)施方式的半導(dǎo)體器件10的構(gòu)造的一個(gè)例子的剖面圖(a)和俯視圖(b)。圖1 (a)是圖1 (b)的半導(dǎo)體器件20的A-A剖面圖(B卩，截面圖)。半導(dǎo)體器件10具備電極11、二極管12、電極13、FET (Field effect transistor,場(chǎng)效應(yīng)管)
14、布線(xiàn)圖案15、布線(xiàn)圖案16、布線(xiàn)圖案17、和基板18。FET14為開(kāi)關(guān)元件的一個(gè)例子。
[0035]本實(shí)施方式所示的半導(dǎo)體器件10例如被使用在圖2所示的電路中。圖2所示的電路為包括三相PWM (Pulse Width Modulation，脈沖寬度調(diào)制)逆變器的電力轉(zhuǎn)換電路，在作為高壓直流電源線(xiàn)的P電源線(xiàn)與作為低壓直流電源線(xiàn)的N電源線(xiàn)之間分別具有U相輸出部、V相輸出部和W相輸出部。
[0036]U相輸出部、V相輸出部和W相輸出部各具有兩組并聯(lián)連接有開(kāi)關(guān)元件(FET)和二極管的半導(dǎo)體器件10。各半導(dǎo)體器件10中，F(xiàn)ET的漏極與二極管的陰極(cathode)相連接，F(xiàn)ET的源極與二極管的陽(yáng)極(anode)相連接。
[0037]各FET的柵極通過(guò)控制電路被進(jìn)行導(dǎo)通/斷開(kāi)(on/off)控制，從P電源線(xiàn)和N電源線(xiàn)供給的直流電流被轉(zhuǎn)換成交流電流并供給(提供)到電動(dòng)機(jī)，驅(qū)動(dòng)電動(dòng)機(jī)。
[0038]回到圖1繼續(xù)進(jìn)行說(shuō)明。在基板18上利用例如Cu (銅)等形成布線(xiàn)圖案15、布線(xiàn)圖案16和布線(xiàn)圖案17?；?8優(yōu)選利用熱傳導(dǎo)率(熱傳導(dǎo)系數(shù))和絕緣性好的、例如氮化鋁等陶瓷形成。此外，也可利用熱傳導(dǎo)率高的銅或鋁等金屬形成基板18，這種情況下，在基板18上利用氮化鋁等形成絕緣層，在其之上設(shè)置布線(xiàn)圖案15?17。
[0039]例如如圖3所示，在布線(xiàn)圖案15和布線(xiàn)圖案16，分別沿著配置FET14的區(qū)域設(shè)置有凹部151和凹部160。凹部151形成得比布線(xiàn)圖案15的其它區(qū)域更薄，凹部160形成得比布線(xiàn)圖案16的其它區(qū)域更薄。
[0040]通過(guò)設(shè)置凹部151和凹部160，能夠提高在布線(xiàn)圖案15和布線(xiàn)圖案16上放置FET14時(shí)的定位精度，并且在將其它部件放置在FET14之上時(shí)能夠防止FET14在布線(xiàn)圖案15和布線(xiàn)圖案16上發(fā)生偏移(偏離)。
[0041]此外，通過(guò)設(shè)置凹部151和凹部160，在布線(xiàn)圖案15和布線(xiàn)圖案16之上涂敷(涂布)納米銀漿(也稱(chēng)為納米銀膠)等導(dǎo)電性粘合劑后放置FET14時(shí)，能夠防止導(dǎo)電性粘合劑漏出到布線(xiàn)圖案15或布線(xiàn)圖案16上的其它區(qū)域。
[0042]如圖4所示，F(xiàn)ET14例如形成為板狀，在一個(gè)面設(shè)置柵極和源極，在另一個(gè)面設(shè)置漏極。在本實(shí)施方式中，F(xiàn)ET14優(yōu)選使用SiC (碳化硅)作為材料。
[0043]而且，利用導(dǎo)電性粘合劑將FET14的源極固定在布線(xiàn)圖案15的凹部151 JfFETH的柵極固定在布線(xiàn)圖案16的凹部160。作為導(dǎo)電性粘合劑，能夠使用金屬納米漿(例如納米銀衆(zhòng))或焊膏等。
[0044]電極13例如由Cu等形成為如圖5所示的形狀。在電極13上與二極管12相連接的面形成有例如如圖5 (a)所示的凹部130，在與FET14相連接的面形成有例如如圖5 (b)所示的凹部131。
[0045]而且，利用納米銀漿等導(dǎo)電性粘合劑將凹部131固定在FET14的漏極，將腳部(也稱(chēng)為“腿部”)132固定在布線(xiàn)圖案17的區(qū)域170。凹部131例如在設(shè)置FET14的漏極的面(更優(yōu)選為整個(gè)面)固定在FET14上。
[0046]二極管12例如形成為板狀，在一個(gè)面設(shè)置陽(yáng)極，在另一個(gè)面設(shè)置陰極。在本實(shí)施方式中，二極管12優(yōu)選使用SiC (碳化硅)作為材料。[0047]而且，利用納米銀漿等導(dǎo)電性粘合劑將二極管12的陰極固定在電極13的凹部130上。二極管12例如在設(shè)置二極管12的陰極的面(更優(yōu)選為整個(gè)面)固定在凹部130上。
[0048]通過(guò)設(shè)置電極13的凹部130和凹部131，能夠提高電極13與FET14的定位精度以及電極13與二極管12的定位精度，并且能夠防止導(dǎo)電性粘合劑漏出到電極13上的其它區(qū)域。
[0049]電極11例如由Cu等形成為例如如圖6所示的形狀。在電極11上與二極管12相連接的面形成有例如如圖6 (b)所示的凹部110。
[0050]而且，利用納米銀漿等導(dǎo)電性粘合劑將凹部110固定在二極管12的設(shè)置陽(yáng)極的面上，將腳部111固定在布線(xiàn)圖案15的區(qū)域150上。腳部111例如優(yōu)選在設(shè)置二極管12的陽(yáng)極的面(更優(yōu)選為整個(gè)面)固定在二極管12上。
[0051]通過(guò)設(shè)置電極11的凹部110，能夠提高電極11與二極管12的定位精度，并且能夠防止導(dǎo)電性粘合劑漏出到電極13上的其它區(qū)域。
[0052]這樣，本實(shí)施方式的半導(dǎo)體器件10由于隔著電極13層疊二極管12和FET14而構(gòu)成，相比在基板上橫向并排配置二極管12和FET14的以往的功率模塊的構(gòu)造，能夠減少安裝面積，能夠?qū)崿F(xiàn)小型化。
[0053]此外，通過(guò)重疊二極管12和FET14，相比在基板上橫向并排配置的情況，能夠縮短布線(xiàn)，因此能夠減少布線(xiàn)電阻的發(fā)熱帶來(lái)的損耗，能夠?qū)崿F(xiàn)電力效率的提高、減少產(chǎn)生的熱。
[0054]此外，本實(shí)施方式中的二極管12和FET14可使用SiC (碳化硅)制造，這種情況與通常的使用硅來(lái)制造的情況相比使得在高溫(例如300°C左右)下能夠工作。
[0055]在此，如果使用硅制造二極管或FET，由于只能在150°C左右以下的溫度范圍中正常工作，因此如果使用這些二極管12和FET14構(gòu)成電路，則需要設(shè)置用于將電路整體的溫度上升抑制在不到150°C的冷卻裝置，存在裝置大型化、復(fù)雜化的情況。
[0056]對(duì)此，在本實(shí)施方式的半導(dǎo)體器件10中，由于在二極管12和FET14中使用SiC(碳化硅)，使得高溫下能夠工作(動(dòng)作)，不需要大規(guī)模的冷卻裝置，使得裝置的小型化、簡(jiǎn)化變得可能。
[0057]此外，由于在使用由硅制造的以往的二極管和FET的電路中工作溫度的范圍只到150°C左右，因此能夠通過(guò)引線(xiàn)接合(wire bonding)來(lái)對(duì)二極管和FET進(jìn)行布線(xiàn)。但如果如本實(shí)施方式那樣在二極管12和FET14中使用SiC(碳化硅)，則能夠使二極管12和FET14在300°C左右的溫度工作。
[0058]這種情況下，如果通過(guò)引線(xiàn)接合進(jìn)行布線(xiàn)，存在引線(xiàn)熔斷的情況。對(duì)此，本實(shí)施方式的半導(dǎo)體器件10中不是通過(guò)引線(xiàn)而是通過(guò)寬度大的電極和布線(xiàn)圖案來(lái)連接二極管12和FET14，因此即使在工作中發(fā)生二極管12或FET14達(dá)到300°C左右的情況，也能夠不斷線(xiàn)地維持連接狀態(tài)。
[0059]此外，在引線(xiàn)接合中也可考慮通過(guò)增加引線(xiàn)(wire)的數(shù)目來(lái)減少每根中流過(guò)的電流，實(shí)現(xiàn)整體的布線(xiàn)電阻的減少和防止引線(xiàn)熔斷，但減小接合器的毛細(xì)工具(capillary)存在界限(即，不能無(wú)限制地減小接合器的毛細(xì)工具)，必須隔開(kāi)一定程度的間隔來(lái)布線(xiàn)，因此引線(xiàn)數(shù)目無(wú)法增加太多(或者只能通過(guò)增加端子面積來(lái)增加引線(xiàn)數(shù)目)。此外，如果增加引線(xiàn)數(shù)目，則布線(xiàn)作業(yè)所需的時(shí)間也增大。[0060]對(duì)此，在本實(shí)施方式的半導(dǎo)體器件10中，由于在物理上的本實(shí)施方式的半導(dǎo)體器件10中不是通過(guò)引線(xiàn)而是通過(guò)寬度大的電極和布線(xiàn)圖案來(lái)連接二極管12和FET14，因此使得電阻低的布線(xiàn)變得可能。
[0061]此外，本實(shí)施方式中，作為開(kāi)關(guān)元件的一個(gè)例子使用了 FET14，但作為其它實(shí)施方式，也可使用IGBT (Insulated Gate Bipolar Transistor,絕緣柵雙極型晶體管)等雙極型晶體管來(lái)代替FET14。在設(shè)置IGBT代替FET14的情況下，在圖1中分別地在布線(xiàn)圖案16上連接基極，在布線(xiàn)圖案15上連接發(fā)射極，在電極13上連接集電極。
[0062]圖7是表示半導(dǎo)體器件10的制造過(guò)程的一個(gè)例子的流程圖。
[0063]首先，例如如圖3所示，利用Cu等通過(guò)例如電鍍或?yàn)R射等，在基板18上形成布線(xiàn)圖案15、布線(xiàn)圖案16和布線(xiàn)圖案17，通過(guò)例如蝕刻等形成凹部151和凹部160 (SlOO)0
[0064]接著，在布線(xiàn)圖案15、布線(xiàn)圖案16和布線(xiàn)圖案17上涂敷納米銀漿等導(dǎo)電性粘合劑
(5101)0更具體而言，在布線(xiàn)圖案15的區(qū)域150和凹部151、布線(xiàn)圖案16的凹部160、和布線(xiàn)圖案17的區(qū)域170涂敷納米銀漿等導(dǎo)電性粘合劑。
[0065]接著，將FET14放置在涂敷了導(dǎo)電性粘合劑的布線(xiàn)圖案15和布線(xiàn)圖案16上
(5102)。更具體而言，將FET14的源極放置在布線(xiàn)圖案15的凹部151上，將FET14的柵極放置在布線(xiàn)圖案16的區(qū)域160上，成為例如如圖8所示的狀態(tài)。
[0066]接著，在FET14的漏極的面上涂敷納米銀漿等導(dǎo)電性粘合劑(S103)。
[0067]接著，將電極13放置在FET14和布線(xiàn)圖案17上(S104)。更具體而言，將電極13的凹部131放置在FET14的漏極的面上，電極13的腳部132放置在布線(xiàn)圖案17的區(qū)域170上，成為例如如圖9所示的狀態(tài)。
[0068]接著，在電極13的凹部130涂敷納米銀漿等導(dǎo)電性粘合劑(S105)。
[0069]接著，將二極管12放置在電極13的凹部130上(S106)。更具體而言，將二極管12的陰極的面放置在電極13的凹部130上，成為例如如圖10所示的狀態(tài)。
[0070]接著，在二極管12的陽(yáng)極的面上涂敷納米銀漿等導(dǎo)電性粘合劑(S107)。
[0071]接著，將電極11放置在二極管12和布線(xiàn)圖案15上(S108)。更具體而言，將電極11的凹部110放置在二極管12的陽(yáng)極的面上，將電極11的腳部111放置在布線(xiàn)圖案15的區(qū)域150上，成為例如如圖1 (b)所示的狀態(tài)。
[0072]接著，對(duì)半導(dǎo)體器件10整體進(jìn)行熱處理，使納米銀漿等導(dǎo)電性粘合劑硬化(固化)(S109)，本流程所示的半導(dǎo)體器件10的制造工序結(jié)束。
[0073]以上針對(duì)本發(fā)明的實(shí)施方式進(jìn)行了說(shuō)明。
[0074]從以上說(shuō)明可知，根據(jù)本實(shí)施方式的半導(dǎo)體器件10，能夠?qū)崿F(xiàn)具有開(kāi)關(guān)元件和二極管的半導(dǎo)體器件的進(jìn)一步的小型化。
[0075]此外，上述實(shí)施方式中的半導(dǎo)體器件也可將FET14的源極和漏極設(shè)置于相反的面上，將二極管12反向地安裝來(lái)構(gòu)成例如如圖11所示的半導(dǎo)體器件10。
[0076]此外，例如如圖12所示，半導(dǎo)體器件10也可如下地作為半導(dǎo)體模塊19而構(gòu)成:在電極11上設(shè)置絕緣性高的樹(shù)脂等絕緣層192，在其上設(shè)置散熱板191，用塑模樹(shù)脂(moldingresin) 190將整體封裝(密封)。圖12 (b)是半導(dǎo)體模塊19的底面圖(底視圖)，圖12 (a)是圖12 (b)的B-B剖面圖。
[0077]此外，在散熱板191，與絕緣層192相接的面的相反側(cè)的面露出到半導(dǎo)體模塊19的外部。因此，通過(guò)使散熱板191與安裝有半導(dǎo)體模塊19的裝置的金屬殼體等接觸，能夠效率更高地將半導(dǎo)體模塊19的熱釋放到外部。此外，在散熱板191，通過(guò)在與絕緣層192相接的面的相反側(cè)的面設(shè)置凹凸或翅片(fin，散熱片)，增加表面積，能夠效率更高地將半導(dǎo)體模塊19的熱釋放到外部。
[0078]圖12所例示的半導(dǎo)體模塊19中，在基板18設(shè)置多個(gè)通孔180，在設(shè)置布線(xiàn)圖案的基板18的面的相反側(cè)的面設(shè)置用于與各通孔180連接的焊球181。
[0079]在區(qū)域182配置與布線(xiàn)圖案15連接的通孔180的焊球181，在區(qū)域183配置與布線(xiàn)圖案16連接的通孔180的焊球181，在區(qū)域184配置與布線(xiàn)圖案17連接的通孔180的焊球181。通過(guò)這樣的結(jié)構(gòu)，能夠?qū)雽?dǎo)體模塊19簡(jiǎn)單地表面安裝到其它電路基板上。
[0080]此外，例如如圖13所示,半半導(dǎo)體器件10也可如下地作為半導(dǎo)體模塊19而構(gòu)成:在電極11上隔著絕緣層192設(shè)置散熱板191，用塑模樹(shù)脂190將整體封裝，設(shè)置與基板18上的布線(xiàn)圖案連接的引線(xiàn)40和引線(xiàn)41。圖13的例子中，還設(shè)置了與FET14的柵極的布線(xiàn)圖案16連接的引線(xiàn)。
[0081]此外，在上述實(shí)施方式中，通過(guò)在電極11、電極13、布線(xiàn)圖案15和布線(xiàn)圖案16設(shè)置凹部，能夠提高二極管12和FET14的定位精度，防止制造過(guò)程中的位置偏移，阻止納米銀漿等導(dǎo)電性粘合劑漏出到其它區(qū)域，但本發(fā)明并不限定于此。
[0082]例如如圖14所示，可在布線(xiàn)圖案和電極設(shè)置槽和/或突起。圖14 (a)為布線(xiàn)圖案15、布線(xiàn)圖案16和布線(xiàn)圖案17的俯視圖，圖14 (b)為圖14 (a)的C-C剖面圖。
[0083]圖14所示的實(shí)施例中，在布線(xiàn)圖案15沿著配置FET14的源極的區(qū)域153設(shè)有槽152，在布線(xiàn)圖案16上沿著配置FET14的柵極的區(qū)域162設(shè)有突起161。
[0084]通過(guò)設(shè)置這樣的槽，也能夠?qū)崿F(xiàn)防止納米銀漿等導(dǎo)電性粘合劑漏出到其它區(qū)域。此外，槽不必完全包圍配置FET14的源極的區(qū)域153和配置FET14的柵極的區(qū)域162，可針對(duì)與其它信號(hào)線(xiàn)的距離較短等擔(dān)心因?qū)щ娦哉澈蟿┑穆┏龆鴮?dǎo)致短路等的影響的部分設(shè)置槽。
[0085]此外，如圖14所示，可在布線(xiàn)圖案15上沿著配置FET14的源極的區(qū)域153設(shè)置突起154?156，在布線(xiàn)圖案16上沿著配置FET14的柵極的區(qū)域162設(shè)置突起161。
[0086]圖14的突起154?156中，展示了沿著區(qū)域153的方向的長(zhǎng)度比從布線(xiàn)圖案15起的高度更大的例子，但沿著區(qū)域153的方向的長(zhǎng)度也可與從布線(xiàn)圖案15起的高度相等或
者更短。
[0087]通過(guò)設(shè)置這樣的突起，能夠?qū)崿F(xiàn)二極管12和FET14的定位精度的提高，防止制造過(guò)程中的位置偏差。此外，在電極11和電極13中也可同樣地設(shè)置上述槽、突起或者兩者來(lái)代替凹部。
[0088]此外，上述實(shí)施方式中例示了將FET14和二極管12逐個(gè)重疊的半導(dǎo)體器件10，但本發(fā)明并不限定于此，也可將FET和二極管逐一各兩個(gè)以上地重疊來(lái)構(gòu)成半導(dǎo)體器件10。
[0089]圖15?17是表示將FET和二極管兩個(gè)兩個(gè)地(逐一各兩個(gè)地)重疊而構(gòu)成時(shí)的半導(dǎo)體器件20的構(gòu)造的一個(gè)例子。圖15 (b)是半導(dǎo)體器件20的俯視圖，圖15 Ca)是圖15(b)的半導(dǎo)體器件20的D-D剖面圖，圖16是圖15 (b)的半導(dǎo)體器件20的E-E剖面圖。
[0090]半導(dǎo)體器件20具備電極21、FET22、電極23、二極管24、電極25、二極管26、電極27、FET28、布線(xiàn)圖案29、布線(xiàn)圖案30、布線(xiàn)圖案31、基板32、布線(xiàn)圖案33、和布線(xiàn)圖案34。[0091]在利用熱傳導(dǎo)率和絕緣性高的氮化鋁等陶瓷形成的基板32上，利用例如Cu等形成布線(xiàn)圖案29、布線(xiàn)圖案30、布線(xiàn)圖案31、布線(xiàn)圖案33和布線(xiàn)圖案34。
[0092]FET28例如形成為板狀，通過(guò)納米銀漿等導(dǎo)電性粘合劑將FET28的源極固定在布線(xiàn)圖案29的凹部上，將FET28的柵極固定在布線(xiàn)圖案30的凹部上。
[0093]電極27例如利用Cu等形成為例如如圖5所示的形狀，通過(guò)納米銀漿等導(dǎo)電性粘合劑將一個(gè)凹部固定在FET28的漏極上，將另一個(gè)凹部固定在二極管26的陰極上，將腳部固定在布線(xiàn)圖案31上。
[0094]二極管26例如形成為板狀，通過(guò)納米銀漿等導(dǎo)電性粘合劑將設(shè)置于一個(gè)面上的陰極固定在電極27的凹部上，將設(shè)置于另一個(gè)面上的陽(yáng)極固定在電極25的凹部上。
[0095]電極25例如利用Cu等形成為例如如圖5所示的形狀，通過(guò)納米銀漿等導(dǎo)電性粘合劑將一個(gè)凹部固定在二極管26的陽(yáng)極上，將另一個(gè)凹部固定在二極管24的陰極上，將腳部固定在布線(xiàn)圖案29上。
[0096]二極管24例如形成為板狀，通過(guò)納米銀漿等導(dǎo)電性粘合劑將設(shè)置于一個(gè)面上的陰極固定在電極25的凹部上，將設(shè)置于另一個(gè)面上的陽(yáng)極固定在電極23的凹部上。
[0097]電極23例如利用Cu等形成為例如如圖18所示的形狀。電極23具有源極電極230、絕緣部231和柵極電極232。在電極23上與FET22相連接的面上形成了例如如圖18(a)所示的凹部233，在與二極管24相連接的面上形成了例如如圖18 (b)所示的凹部234。
[0098]源極電極230在凹部234的面上與二極管24的陽(yáng)極連接，在凹部233的一部分的面與FET22的源極連接。柵極電極232在凹部233的一部分的面上與FET22的柵極連接。絕緣部231使源極電極230與絕緣部231絕緣。
[0099]電極23的源極電極230在源極腳部235與布線(xiàn)圖案33連接，柵極電極232在柵極腳部236與布線(xiàn)圖案34連接(參考圖17 (b))。
[0100]FET22例如形成為板狀，通過(guò)納米銀漿等導(dǎo)電性粘合劑將FET22的源極固定在電極23的絕緣部231上，將FET22的柵極固定在柵極電極232上。
[0101]電極21例如利用Cu等形成為例如如圖6所示的形狀，通過(guò)納米銀漿等導(dǎo)電性粘合劑將凹部固定在FET22的漏極上，將腳部固定在電極25上。
[0102]通過(guò)采用這樣的構(gòu)造，在圖2所示的電路中，能夠以一個(gè)半導(dǎo)體器件20構(gòu)成各自具有兩個(gè)半導(dǎo)體器件10的各相的輸出部。由此，能夠?qū)崿F(xiàn)圖2所示的電路的進(jìn)一步的小型化。
[0103]以上，利用實(shí)施方式對(duì)本發(fā)明進(jìn)行了說(shuō)明，但本發(fā)明的技術(shù)范疇并不限定于上述實(shí)施方式中記載的范圍?？蓪?duì)上述實(shí)施方式進(jìn)行多種變更或改良，對(duì)本領(lǐng)域技術(shù)人員而言是顯而易見(jiàn)的。此外，進(jìn)行這樣的變更或改良后的實(shí)施方式也包含在本發(fā)明的技術(shù)范疇中，這從權(quán)利要求的范圍的記載可知。
[0104]附圖標(biāo)記的說(shuō)明:
[0105]10......半導(dǎo)體器件
[0106]11......電極
[0107]12......二極管
[0108]13......電極
[0109]14......FET[0110]15......布線(xiàn)圖案
[0111]16......布線(xiàn)圖案
[0112]17......布線(xiàn)圖案
[0113]18......基板
[0114]19......半導(dǎo)體模塊
[0115]20......半導(dǎo)體器件
[0116]21......電極
[0117]22......FET
[0118]23......二極管
[0119]24......電極
[0120]25......電極
[0121]26......二極管
[0122]27......電極
[0123]28......FET
[0124]29......布線(xiàn)圖案
[0125]30......布線(xiàn)圖案
[0126]31......基板
[0127]32......布線(xiàn)圖案
[0128]33......布線(xiàn)圖案
[0129]34......基板
【權(quán)利要求】
1.一種半導(dǎo)體器件，其特征在于，包括: 設(shè)置于基板上的FET (Field effect transistor,場(chǎng)效應(yīng)管)； 第一電極，其與所述基板夾著所述FET地設(shè)置在所述FET的與所述基板的相反側(cè)；二極管，其與所述FET夾著所述第一電極地設(shè)置在所述第一電極的與所述FET的相反側(cè)；和 第二電極，其與所述第一電極夾著所述二極管地設(shè)置在所述二極管的與所述第一電極的相反側(cè)，其中， 所述FET形成為板狀， 在一個(gè)面設(shè)置有源極和柵極，在另一個(gè)面設(shè)置有漏極， 所述源極與所述基板上的第一布線(xiàn)圖案連接， 所述柵極與所述基板上的第二布線(xiàn)圖案連接， 所述漏極與所述第一電極連接， 所述第一電極的腳部與所述基板上的不同于所述第一布線(xiàn)圖案及所述第二布線(xiàn)圖案的布線(xiàn)圖案相連接， 所述二極管形成為板狀， 在一個(gè)面設(shè)置有陽(yáng)極，在另一個(gè)面設(shè)置有陰極， 所述陰極與所述第一電極連接； 所述陽(yáng)極與所述第二電極連接； 所述第二電極的腳部與所述第一布線(xiàn)圖案相連接， 所述第一電極的腳部與所述第二電極的腳部隔著所述FET相對(duì)。
2.—種半導(dǎo)體器件，其特征在于，包括: 設(shè)置于基板上的FET (Field effect transistor,場(chǎng)效應(yīng)管)； 第一電極，其與所述基板夾著所述FET地設(shè)置在所述FET的與所述基板的相反側(cè)；二極管，其與所述FET夾著所述第一電極地設(shè)置在所述第一電極的與所述FET的相反側(cè)；和 第二電極，其與所述第一電極夾著所述二極管地設(shè)置在所述二極管的與所述第一電極的相反側(cè)，其中， 所述FET形成為板狀， 在一個(gè)面設(shè)置有源極和柵極，在另一個(gè)面設(shè)置有漏極， 所述源極與所述基板上的第一布線(xiàn)圖案連接， 所述柵極與所述基板上的第二布線(xiàn)圖案連接， 所述漏極與所述第一電極連接， 所述二極管形成為板狀， 在一個(gè)面設(shè)置有陽(yáng)極，在另一個(gè)面設(shè)置有陰極， 所述陰極與所述第一電極連接； 所述陽(yáng)極與所述第二電極連接； 所述第二電極與所述第一布線(xiàn)圖案相連接， 所述第一電極的與所述二極管相連接的面比所述FET及所述二極管大， 在包含與所述FET的邊平行且通過(guò)所述源極和所述柵極的線(xiàn)的、與所述FET的所述一個(gè)面正交的面截?cái)嗨霭雽?dǎo)體器件的剖面中，所述陰極的長(zhǎng)度比所述源極的長(zhǎng)度與所述柵極的長(zhǎng)度之和更長(zhǎng)。
3.如權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于: 在包含與所述FET的邊平行且通過(guò)所述源極和所述柵極的線(xiàn)的、與所述FET的所述一個(gè)面正交的面截?cái)嗨霭雽?dǎo)體器件的剖面中，所述第一電極和所述第二電極為L(zhǎng)字形狀， 所述第一電極和所述第二電極設(shè)置成，相當(dāng)于所述L字形狀中的長(zhǎng)邊的部分與所述基板平行、并且相當(dāng)于所述L字形狀中的短邊的部分的前端與所述基板上的圖案抵接。
4.如權(quán)利要求1至3中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于: 所述第一電極和所述第二電極的至少一部分為板狀的電極， 所述第一電極在所述FET的所述漏極的面與所述FET相連接，在所述二極管的所述陰極的面與所述二極管相連接， 所述第二電極在所述二極管的所述陽(yáng)極的面與所述二極管相連接， 所述第一布線(xiàn)圖案在所述FET的所述源極的面與所述FET相連接。
5.如權(quán)利要求1至4中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于: 所述第一電極，在與所述FET相連接的面設(shè)置有用于使所述第一電極與所述FET對(duì)準(zhǔn)位置的凹部或突起，在與所述二極管相連接的面設(shè)置有用于使所述第一電極與所述二極管對(duì)準(zhǔn)位置的凹部或突起， 所述第二電極，在與所述二極管相連接的面設(shè)置有用于使所述第二電極與所述二極管對(duì)準(zhǔn)位置的凹部或突起，· 所述第一布線(xiàn)圖案，在與所述FET相連接的面設(shè)置有用于使所述第一布線(xiàn)圖案與所述FET對(duì)準(zhǔn)位置的凹部或突起。
6.如權(quán)利要求1至5中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于: 所述第一電極與所述FET通過(guò)導(dǎo)電性的粘合劑連接，所述第一電極與所述二極管通過(guò)導(dǎo)電性的粘合劑連接，所述第二電極與所述二極管通過(guò)導(dǎo)電性的粘合劑連接，所述第一布線(xiàn)圖案與所述FET通過(guò)導(dǎo)電性的粘合劑連接， 在所述第一電極的連接所述FET的一側(cè)和連接所述二極管的一側(cè)、在所述第二電極的連接所述二極管的一側(cè)、以及在所述第一布線(xiàn)圖案的連接所述FET的一側(cè)，分別設(shè)置有用于抑制所述導(dǎo)電性的粘合劑的擴(kuò)散的阻塞部。
7.如權(quán)利要求1至6中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，還包括: 絕緣層，其與所述二極管夾著所述第二電極地設(shè)置于所述第二電極的與所述二極管的相反側(cè)；和 散熱板，其與所述第二電極夾著所述絕緣層地設(shè)置于所述絕緣層的與所述第二電極的相反側(cè)， 將所述半導(dǎo)體器件樹(shù)脂密封，使所述散熱板的與所述絕緣層相接的面的相反側(cè)的部分露出到外部。
8.一種半導(dǎo)體器件，其特征在于，包括: 設(shè)置于基板上的第一 FET (Field effect transistor,場(chǎng)效應(yīng)管)； 第一電極，其與所述基板夾著所述第一 FET地設(shè)置于所述第一 FET的與所述基板的相反側(cè)；第一二極管，其與所述第一 FET夾著所述第一電極地設(shè)置于所述第一電極的與所述第一 FET的相反側(cè)； 第二電極，其與所述第一電極夾著所述第一二極管地設(shè)置于所述第一二極管的與所述第一電極的相反側(cè)； 第二二極管，其與所述第一二極管夾著所述第二電極地設(shè)置于所述第二電極的與所述第一二極管的相反側(cè)； 第三電極，其與所述第二電極夾著所述第二二極管地設(shè)置于所述第二二極管的與所述第二電極的相反側(cè)； 第二 FET，其與所述第二二極管夾著所述第三電極地設(shè)置于所述第三電極的與所述第二二極管的相反側(cè)；和 第四電極，其與所述第三電極夾著所述第二 FET地設(shè)置于所述第二 FET的與所述第三電極的相反側(cè)，其中， 所述第一 FET和所述第二 FET分別形成為板狀，在一個(gè)面設(shè)置有源極和柵極，在另一個(gè)面設(shè)置有漏極， 所述第一 FET的源極與設(shè)置于所述基板上的第一布線(xiàn)圖案連接， 所述第一 FET的柵極與設(shè)置于所述基板上的第二布線(xiàn)圖案連接， 所述第一 FET的漏極與所述第一電極連接， 所述第一電極的腳部與所述基板上的不同于所述第一布線(xiàn)圖案及所述第二布線(xiàn)圖案的布線(xiàn)圖案連接， 所述第二 FET的源極與所述第三電極連接， 所述第二 FET的柵極與第五電極連接， 所述第二 FET的漏極與所述第四電極連接， 所述第一二極管和所述第二二極管各自的至少一部分形成為板狀，在一個(gè)面設(shè)置有陽(yáng)極，在另一個(gè)面設(shè)置有陰極， 所述第一二極管的陰極與所述第一電極連接； 所述第一二極管的陽(yáng)極與所述第二電極連接； 所述第二二極管的陰極與所述第二電極連接； 所述第二二極管的陽(yáng)極與所述第三電極連接； 所述第二電極的腳部與所述第一布線(xiàn)圖案相連接， 所述第一電極的腳部與所述第二電極的腳部及所述第四電極的腳部隔著所述第一FET、所述第二 FET、所述第一二極管和所述第二二極管相對(duì)。
9.一種半導(dǎo)體器件，其特征在于，包括: 設(shè)置于基板上的第一 FET (Field effect transistor,場(chǎng)效應(yīng)管)； 第一電極，其與所述基板夾著所述第一 FET地設(shè)置于所述第一 FET的與所述基板的相反側(cè)； 第一二極管，其與所述第一 FET夾著所述第一電極地設(shè)置于所述第一電極的與所述第一 FET的相反側(cè)； 第二電極，其與所述第一電 極夾著所述第一二極管地設(shè)置于所述第一二極管的與所述第一電極的相反側(cè)；第二二極管，其與所述第一二極管夾著所述第二電極地設(shè)置于所述第二電極的與所述第一二極管的相反側(cè)； 第三電極，其與所述第二電極夾著所述第二二極管地設(shè)置于所述第二二極管的與所述第二電極的相反側(cè)； 第二 FET，其與所述第二二極管夾著所述第三電極地設(shè)置于所述第三電極的與所述第二二極管的相反側(cè)；和 第四電極，其與所述第三電極夾著所述第二 FET地設(shè)置于所述第二 FET的與所述第三電極的相反側(cè)，其中， 所述第一 FET和所述第二 FET分別形成為板狀，在一個(gè)面設(shè)置有源極和柵極，在另一個(gè)面設(shè)置有漏極， 所述第一 FET的源極與設(shè)置于所述基板上的第一布線(xiàn)圖案連接， 所述第一 FET的柵極與設(shè)置于所述基板上的第二布線(xiàn)圖案連接， 所述第一 FET的漏極與所述第一電極連接， 所述第二 FET的源極與所述第三電極連接， 所述第二 FET的柵極與第五電極連接， 所述第二 FET的漏極與 所述第四電極連接， 所述第一二極管和所述第二二極管各自的至少一部分形成為板狀，在一個(gè)面設(shè)置有陽(yáng)極，在另一個(gè)面設(shè)置有陰極， 所述第一二極管的陰極與所述第一電極連接； 所述第一二極管的陽(yáng)極與所述第二電極連接； 所述第二二極管的陰極與所述第二電極連接； 所述第二二極管的陽(yáng)極與所述第三電極連接； 所述第二電極、所述第四電極與所述第一布線(xiàn)圖案相連接，所述第一電極的與所述第一二極管相連接的面比所述第一 FET及所述第一二極管大，在包含與所述第一 FET的邊平行且通過(guò)所述第一 FET的源極和所述第一 FET的柵極的線(xiàn)的、與所述第一 FET的所述一個(gè)面正交的面截?cái)嗨霭雽?dǎo)體器件的剖面中，所述第一二極管的陰極的長(zhǎng)度比所述第一 FET的源極的長(zhǎng)度與所述第一 FET的柵極的長(zhǎng)度之和更長(zhǎng)。
【文檔編號(hào)】H01L25/07GK103828044SQ201380002517
【公開(kāi)日】2014年5月28日 申請(qǐng)日期:2013年8月30日 優(yōu)先權(quán)日:2012年9月19日
【發(fā)明者】原園文一 申請(qǐng)人:微型模塊科技株式會(huì)社