高電阻率基底上的雙極型晶體管的制作方法
【專利摘要】公開了一種用于利用被布置在基底的高電阻率區(qū)域上或其上面的一個或多個雙極型晶體管處理射頻(RF)信號的系統(tǒng)和方法?；桌缈梢园▔K狀硅，所述塊狀硅的至少部分具有高電阻率特性。例如，塊狀基底可以具有大于500Ohm*cm的電阻率，諸如在1kOhm*cm左右。在某些實施例中，雙極型器件的一個或多個由被配置為減少諧波效應和其它干擾的低電阻率注入物圍繞。
【專利說明】高電阻率基底上的雙極型晶體管

【技術領域】
[0001]本公開總地涉及電子領域，并且更具體地，涉及射頻前端模塊。

【背景技術】
[0002]射頻(RF)是通常用于產(chǎn)生和檢測無線電波的一定范圍的電磁輻射的頻率的常用術語。這樣的范圍可以從大約30kHz到300GHz。無線通信裝置通常包括用于處理或調節(jié)在輸入或輸出頻率或信號端口處的RF信號的前端電路。RF前端模塊可以是與無線裝置相關聯(lián)的接收器、發(fā)送器或收發(fā)器系統(tǒng)的組件。
[0003]RF前端設計可以包括多個考慮因素，包括復雜性、基底兼容性、性能和集成性。


【發(fā)明內容】

[0004]這里所公開的某些實施例提供半導體裸芯，所述半導體裸芯包括具有高電阻率部分的硅基底以及被布置在所述硅基底上、在所述高電阻率部分上面的雙極型晶體管。
[0005]這里所公開的某些實施例提供制造半導體裸芯的方法，所述半導體裸芯包括提供高電阻率塊狀硅基底的至少一部分并且在所述高電阻率基底上形成一個或多個雙極型晶體管。
[0006]這里所公開的某些實施例提供射頻(RF)模塊，所述射頻(RF)模塊包括被配置為容納多個組件的封裝基底以及被安裝在所述封裝基底上的裸芯，所述裸芯具有:高電阻率基底部分；包括被布置在所述高電阻率基底部分上面的SiGe雙極型晶體管的功率放大器；以及一個或多個無源器件。所述RF模塊還可以包括被配置為在所述裸芯和所述封裝基底之間提供電連接的多個連接器。
[0007]這里所公開的某些實施例提供半導體裸芯，所述半導體裸芯包括具有高電阻率部分的硅基底以及被布置在所述硅基底上、在所述高電阻率部分上面的FET晶體管。
[0008]這里所公開的某些實施例提供制造集成的前端模塊的方法，所述方法包括提供高電阻率塊狀硅基底的至少一部分并且在所述高電阻率基底上或上面形成一個或多個FET晶體管。
[0009]這里所公開的某些實施例提供射頻(RF)模塊，所述射頻(RF)模塊包括被配置為容納多個組件的封裝基底以及被安裝在所述封裝基底上的裸芯，所述裸芯具有:高電阻率基底部分；包括被布置在所述高電阻率基底部分上面的FET晶體管的開關；以及一個或多個無源器件。所述RF模塊還可以包括被配置為在所述裸芯和所述封裝基底之間提供電連接的多個連接器。
[0010]這里所公開的某些實施例提供半導體裸芯，所述半導體裸芯包括具有高電阻率部分的硅基底；被布置在所述基底上、在所述高電阻率部分上面的有源RF器件；以及至少部分圍繞所述RF器件的低電阻率阱，所述低電阻率阱被布置為離開所述RF器件第一距離。
[0011]某些實施例提供制造半導體裸芯的方法，所述方法包括提供高電阻率塊狀硅基底的至少一部分；在所述高電阻率基底上面形成一個或多個有源RF器件；以及在所述塊狀基底的頂表面上離開所述RF器件第一距離注入低電阻率阱。
[0012]這里所公開的某些實施例提供半導體晶片，所述半導體晶片包括:具有位于頂平面中的頂表面的第一雜質類型的高電阻率塊狀硅基底；至少部分被布置在所述頂平面下面的第二雜質類型的晶體管子集電極區(qū)域；被布置在頂表面的附近并且位于與所述頂平面平行的平面中的第二雜質類型的低電阻率外延層；以及被布置在所述頂表面附近并且延伸到所述頂平面下面的第一雜質類型的低電阻率阱，所述低電阻率阱的位置離開所述子集電極區(qū)域一段距離。
[0013]這里所公開的某些實施例提供半導體晶片，所述半導體晶片包括:具有位于頂平面中的頂表面的第一雜質類型的高電阻率塊狀硅基底；摻雜的漏極區(qū)域和摻雜的源極區(qū)域，其中所述漏極區(qū)域和源極區(qū)域的每一個是第二雜質類型并且延伸到所述頂平面下面；被布置在頂表面的附近并且位于與所述頂平面平行的平面中的第二雜質類型的低電阻率外延層；以及被布置在所述頂表面附近并且延伸到所述頂平面下面的第一雜質類型的低電阻率阱，所述低電阻率阱的位置離開所述所述漏極區(qū)域和源極區(qū)域兩者至少一段距離。
[0014]某些實施例提供將所有必要的和期望的所述前端電路的構造塊的功能性集成到單個具有高電阻率基底的特征的BiCMOS技術平臺上。例如，可以利用具有高電阻率層的SiGe BiCMOS技術完全地集成FEM。
[0015]這里所公開的某些實施例提供具有高電阻率部分的硅基底以及被布置在所述基底上、在所述高電阻率部分上面的SiGe雙極型晶體管。
[0016]這里所公開的某些實施例提供制造集成的前端模塊的方法。所述方法可以包括提供高電阻率塊狀硅基底的至少一部分并且在所述高電阻率基底上形成一個或多個雙極型晶體管。
[0017]這里所公開的某些實施例提供包括硅基底的半導體裸芯，所述硅基底包括高電阻率部分并且被配置為容納多個組件。所述裸芯還可以包括被布置在所述基底上的RF前端電路，所述RF前端電路包括被布置在高電阻率部分上面的SiGe雙極型晶體管。
[0018]這里所公開的某些實施例提供射頻(RF)模塊，所述射頻(RF)模塊包括:被配置為容納多個組件的封裝基底；被安裝在所述封裝基底上的裸芯，所述裸芯具有高電阻率基底部分；開關；包括被布置在所述高電阻率基底部分上面的SiGe雙極型晶體管的功率放大器；以及一個或多個無源器件；以及被配置為在所述裸芯和所述封裝基底之間提供電連接的多個連接器。
[0019]這里所公開的某些實施例提供RF器件，所述RF器件包括被配置為處理RF信號的處理器；被布置在具有高電阻率部分的基底上的RF前端電路，所述RF前端電路包括開關、一個或多個無源器件和包括布置在高電阻率部分上面的SiGe雙極型晶體管的功率放大器；以及與RF前端電路的至少一部分通信的天線以促進所述RF信號的發(fā)送和接收。

【專利附圖】

【附圖說明】
[0020]各種實施例為了說明的目的被描繪在附圖中，而絕不應當被解釋為限制本發(fā)明的范圍。另外，不同的公開的實施例的各種特征可以被結合以形成額外的實施例，所述額外的實施例是本公開的一部分。貫穿附圖，參考標號可以被重復使用以表示所指代的元件之間的對應性。
[0021]圖1是示出根據(jù)本公開的一個或多個特征的無線裝置的實施例的框圖。
[0022]圖2示出根據(jù)本公開的一個或多個特征的RF模塊的實施例。
[0023]圖3A示出根據(jù)本公開的一個或多個特征的功率放大器模塊的實施例的框圖。
[0024]圖3B示出根據(jù)本公開的一個或多個特征的功率放大器的實施例的示意圖。
[0025]圖4示出根據(jù)本公開的一個或多個特征的前端模塊的框圖。
[0026]圖5A示出根據(jù)本公開的一個或多個特征的形成在低電阻率塊狀硅基底上的雙極型晶體管的實施例的截面視圖。
[0027]圖5B示出根據(jù)本公開的一個或多個特征的形成在高電阻率塊狀硅基底上的雙極型晶體管的截面視圖。
[0028]圖5C示出根據(jù)本公開的一個或多個特征的具有在其上布置的多個電子器件的基底的實施例。
[0029]圖?示出根據(jù)本公開的一個或多個特征的具有在其上布置的電子器件的基底的實施例。
[0030]圖5E示出根據(jù)本公開的一個或多個特征的被布置在高電阻率基底上面的傳輸線的截面視圖。
[0031]圖5F示出根據(jù)本公開的一個或多個特征的形成在低電阻率塊狀硅基底上的FET晶體管的截面視圖。
[0032]圖5G示出根據(jù)本公開的一個或多個特征的形成在高電阻率塊狀硅基底上的FET晶體管的截面視圖。
[0033]圖6示出根據(jù)本公開的一個或多個特征的用于在集成的FEM裝置中實現(xiàn)高電阻率基底的處理的流程圖。
[0034]圖7A-7B示出根據(jù)本公開的一個或多個特征的前端模塊的實施例的示例布局。
[0035]圖8示出根據(jù)本公開的一個或多個特征的雙頻帶前端模塊的實施例。
[0036]圖9示出根據(jù)本公開的一個或多個特征的集成的前端模塊的示意圖。
[0037]圖10A和10B示出根據(jù)本公開的一個或多個特征的用于前端模塊的共存濾波器的實施例。
[0038]圖11是示出與802.llac無線通信標準相關聯(lián)的增益和抑制(reject1n)規(guī)范的曲線圖。
[0039]圖12A-12D示出根據(jù)本公開的一個或多個特征的用于前端模塊的封裝配置的實施例。
[0040]具體實現(xiàn)方式
[0041]這里所公開的是與集成的RF前端模塊(FEM)有關的示例配置和實施例，所述RF前端模塊諸如完全集成的FEM。例如，公開了可以使能新興的高吞吐率的802.llac WLAN應用的集成的SiGe BiCMOS FEM的實施例。
[0042]如上所討論的，RF FEM被結合進各種類型的無線裝置中，所述無線裝置包括計算機網(wǎng)絡無線電裝置、蜂窩電話、PDA、電子游戲裝置、安全和監(jiān)控系統(tǒng)、多媒體系統(tǒng)以及包括無線LAN(WLAN)無線電裝置的其它電子裝置。在過去的十年里，在WLAN無線電裝置的演進中存在過許多主要趨勢。例如，隨著對更高數(shù)據(jù)率的通信的增長的需求，多輸入、多輸出(ΜΙΜΟ)技術已經(jīng)被廣泛采用以將數(shù)據(jù)率從單輸入單輸出(SIS0)操作的54Mbps提高到雙碼流MMO操作的108Mbps甚至更多。在另一示例中，為避免與2.4-2.5GHz頻帶(即，2GHz頻帶、2.4GHz頻帶、g頻帶)(其對54Mbps操作僅有3個信道)相關聯(lián)的帶寬擁塞，已經(jīng)越來越多地采用雙頻帶(g頻帶和a頻帶)WLAN配置。a頻帶(即，5GHz頻帶、5.9Ghz頻帶)WLAN通常使用從4.9到5.9GHz的信號進行操作，這提供了可用信道的數(shù)量的增加。在再一示例中，對無線電前端設計來說，前端模塊(FEM)或前端IC(FEIC)通常是優(yōu)選的設計實現(xiàn)方式。FEM或FEIC不僅簡化無線電前端電路的RF設計，還極大地減少在緊湊的無線電裝置中的布局的復雜性。對于在便攜式電子裝置和ΜΙΜΟ無線電裝置中嵌入的WLAN無線電裝置，F(xiàn)EM和FEIC顯示對于復雜的RF電路設計的集成化的優(yōu)勢。
[0043]新興的IEEE 802.llac標準是提供6GHz以下(通常被稱為5GHz頻帶)的高吞吐率的WLAN的無線計算機網(wǎng)絡標準。此規(guī)范可以使能至少1千兆比特每秒的多基站W(wǎng)LAN吞吐率以及至少500兆比特每秒(500Mbit/s)的最大單一鏈接吞吐率。802.llac芯片集可以應用在WiFi路由器和消費電子裝置中，以及用于智能電話應用處理器的低功率802.llac技術中。與先前的標準相比，除其他以外，802.llac技術可以提供下述技術的優(yōu)勢的一個或多個:更寬的信道帶寬(例如，80MHz和160MHz信道帶寬相比于在802.lln中的最大40MHz);更多的MM0空間碼流(例如，支持多達8的空間碼流相比于802.lln中的4的空間碼流)；多用戶MM0，以及高密度調制(多達256QAM)?；趩捂溄雍投嗷镜脑鰪?，這樣的優(yōu)勢可以允許向在整個家中的多個客戶同時流傳輸HD視頻、大數(shù)據(jù)文件的快速同步和備份、無線顯示、大的校園/禮堂部署以及生成車間自動化。
[0044]用于在具有無線通信功能的裝置中使用的FEM可以包括兩個或多個集成電路，每個電路具有集成在其中并且被放置在基底或裸芯上的一個或多個功能性構造塊。作為示例，在雙頻帶WiFi系統(tǒng)的上下文中，5GHz功率放大器、2.4GHz功率放大器、分立開關和其它組件可以被裝配到半導體裸芯上以實現(xiàn)FEM系統(tǒng)。可替換地，兩個或多個半導體裸芯可以被裝配到一個FEM系統(tǒng)中，其中，兩個裸芯很可能包括不同的半導體技術(例如，GaAs HBT和CMOS)，其中，不同的技術的每一個可以相對于其它技術提供某些性能優(yōu)勢。盡管這里在2.4GHz和5GHz頻帶的上下文中公開了某些實施例，但是應理解的是，本公開的多個方面可以被應用到任何合適的或可行的頻率頻帶。例如，某些實施例提供在60GHz無線電頻帶處或其附近操作的集成的FEM。在更高頻率處的操作可以提供增加的傳輸帶寬。
[0045]對于在單個FEM內部結合多個裸芯的系統(tǒng)，裝配復雜性、組件面積、成本、封裝高度(例如，因為在FEM中裸芯到裸芯的接合，取決于所實現(xiàn)的接合的類型)以及總產(chǎn)能(yield)可以是重要的考慮因素。因此，所期望的是將FEM的功能性構造塊的一些或全部以解決制造成本、復雜性、產(chǎn)能、組件大小和可靠性問題的方式集成到單個半導體裸芯中。
[0046]將FEM的多個功能性構造塊集成到一個半導體裸芯中可以引起某些混亂，因為所使用的特定的半導體技術的某一方面對于一個或多個特定的塊可能不夠理想。例如，利用基于砷化鎵(GaAs)的平臺(例如，GaAs HBT)的FEM，可以很好地合適于RF功率放大，而對低損耗、高隔離的開關的集成可能不具有滿意的功能性特性。相反，用于控制的控制器可以優(yōu)選地或者理想地在硅CMOS技術平臺中被完成，所述控制器用于控制例如開關的功能性位置，或者控制在一組放大器裝置之中的哪一個被使能。一般來說，每個技術平臺可以對在給定模塊中的每個構造塊帶來某些優(yōu)點和/或缺點。此外，甚至識別使得集成一個或多個特定構造塊不夠理想的半導體技術平臺的那些方面可能都是有挑戰(zhàn)性的。
[0047]SiGe BiCMOS技術是可以用于提供用于FEM組件的完整的功能性集成的平臺的半導體技術平臺。例如，在某些實施例中，SiGe雙極型晶體管和CMOS FET技術可以連同可能的其它類型的電路元件(諸如電容器、電阻器、互連金屬化等)而結合在一起。
[0048]可以與基于SiGe的器件或組件的設計相關的一個考慮因素是通常與這樣的基底相關聯(lián)的相對較低的電阻率，這樣的基底在某些情況中可能不能提供在其上構建FEM系統(tǒng)的一個或多個元件的理想的基底。例如，低電阻率基底可以與其上面布置的技術元件相互影響而劣化那些元件的個體的性能。此外，在一些情況中，低電阻率基底可以將某些技術元件中的RF信號能量吸收和轉換為熱或其它諧波RF信號。例如，因為向在下面的基底的信號的損耗和/或散射效應(例如，與頻率有關的損耗和相移)，在低電阻率基底上面的傳輸線元件在傳輸RF信號時的效率可能較低。此外，在集電極和SiGe雙極型晶體管下面或周圍和基底之間的結的寄生電容值可以對與所期望的放大的RF輸入信號有關的所不期望的諧波信號的產(chǎn)生具有顯著的影響。同樣地，在三阱NM0S開關中使用的寄生的η阱到基底的結可以產(chǎn)生不期望的諧波信號。因此，這樣的寄生的基底結對產(chǎn)生諧波信號的影響的識別和相互關系，以及利用基底工程減輕其影響，可以極大地影響利用SiGe技術構建的FEM的整體性能。因此，所期望的是集成的FEM設計解決下述目標的一個或多個:實現(xiàn)低損耗無源匹配組件；實現(xiàn)低NPN基底結電容(Cjs)以通過有效的諧波終止阻抗增強NPN效率和線性性能；實現(xiàn)低NFET Cjs以通過隔離和/或防止在下面的基底結的整流消除基底損耗貢獻并增強線性；以及通過基底隔離消除或減少器件基底反饋。如這里所述，某些實施例通過利用被布置在一個或多個SiGe BiCMOS技術元件下面、附近和/或支持一個或多個SiGe BiCMOS技術元件的高電阻率層提供基于SiGe的FEM的改善的性能。
[0049]如這里所討論的，根據(jù)本公開的某些方面，更高的電阻率的基底可以導致顯著地抑制諧波信號的幅度的器件基底結。例如，更高的電阻率的基底可以產(chǎn)生具有更寬耗盡區(qū)的結并且從而降低每單位面積的電容。使用施加的影響器件基底結的信號的這樣的電容的調制可以顯著地少于用傳統(tǒng)的‘更低的電阻率’的基底。相應地，更少的結電容調制可以導致附接到各種電路器件的寄生元件具有增加的靜態(tài)行為以及更少的對信號失真的整體影響的系統(tǒng)。
[0050]這里所公開的某些實施例提供逐漸更便宜和更小的組件大小的WiFi FEM,同時降低設計挑戰(zhàn)并提供功能性集成的益處。將FEM的所有必要的和/或期望的構造塊的功能性集成到單個SiGe BiCMOS技術平臺可以具有高電阻率基底的特征并且可以對上述提出的問題的一個或多個提供解決方案。如下所述的實現(xiàn)方式可以以將與例如電路中的2.4和5GHz信號兩者相關聯(lián)的RF信號的損耗、信號散射和/或有源技術元件的寄生結電容最小化的方式實現(xiàn)。在其它技術(諸如CMOS或雙極型技術)中的在有源半導體技術元件下面、附近和/或支持有源半導體技術元件的高電阻率層或基底的實現(xiàn)方式可以提供類似于通常與SiGeBiCMOS技術相關聯(lián)的益處。
[0051]如下將更加詳細地討論的，結合高電阻率塊狀基底利用SiGe BiCMOS技術的集成的FEM的某些實施例可以簡化某些802.lla/b/g/n/ac WLAN裝置的前端電路設計，并且可以相比于某些其它解決方案提供下述改善的一個或多個，將在下面更加詳細地描述其中的一些:將功能性FEM構造塊結合在單個裸芯中可以允許減少成本、基底面積、封裝大小和高度以及裝配復雜性；利用單個半導體技術平臺可以以減少設計挑戰(zhàn)的方式提供各種功能塊的輸入和輸出阻抗以及對應的匹配網(wǎng)絡的改善的調節(jié)；雙極型和MOSFET晶體管的寄生結電容的周長和面積的減少可以減少這樣的結產(chǎn)生的諧波信號的幅度；與基底相關聯(lián)的損耗的減少可以改善三阱CMOS FET開關的插入損耗；與在基底中的RF信號損耗有關的幅度和頻率兩者的減少可以允許設計出具有一次通過成功的更加可預測的RF電路；與RF信號相移有關的幅度和頻率兩者的減少可以允許在RF放大器中實現(xiàn)更加可預測的諧波阻抗終止；在有源晶體管下面的寄生結的幅度的減少可以提高在各個偏置點處的AC增益；利用高電阻率(HR)注入物(下面將關于圖5A-5G更加詳細地討論)以引入高電阻率基底可以在SiGe技術上允許用于相移器、振蕩器、低噪聲放大器、驅動放大器、功率放大器(多模式、多路徑及其它)和/或濾波器的更高的Q的無源組件；并且改善的芯片內部的連接可以允許更加優(yōu)化的功能塊的布置以滿足特定的封裝引腳設計。
[0052]圖1示出根據(jù)本公開的一個或多個方面的無線裝置100的實施例。本公開的應用不限于無線裝置并且可以被應用到包括RF前端電路的任何類型的電子裝置。在SiGeBiCMOS處理的上下文中的高電阻率基底的應用可以實現(xiàn)將受益于器件基底電容(例如，電纜線驅動器、激光驅動器等)的減少以及減少的諸如諧波的二階調制效應的各種類型的電路。無線裝置100可以包括RF模塊120。在某些實施例中，RF模塊120包括多個信號處理組件。例如，RF模塊120可以包括用于遵照一個或多個無線數(shù)據(jù)傳輸標準對信號放大和/或濾波的分立組件，所述無線數(shù)據(jù)傳輸標準諸如GSM、WCDMA、LTE、EDGE、WiFi等。
[0053]RF模塊120可以包括收發(fā)器電路。在某些實施例中，RF模塊120包括多個收發(fā)器電路，諸如提供關于符合一個或多個不同的無線數(shù)據(jù)通信標準的信號的操作。收發(fā)器電路可以用作確定或設置RF模塊120的一個或多個組件的操作模式的信號源?？商鎿Q地，或者另外，基帶電路150，或者能夠提供一個或多個信號到RF模塊120的一個或多個其它組件可以用作被提供到RF模塊120的信號源。在某些實施例中，除了其它可能的事物以外，RF模塊120可以包括數(shù)字到模擬轉換器(DAC)、用戶接口處理器和/或模擬到數(shù)字轉換器(ADC)。
[0054]RF模塊120被電耦接到基帶電路150，所述基帶電路150處理與由一個或多個天線(例如，95、195)接收的和/或發(fā)送的信號相關聯(lián)的無線電功能。這樣的功能例如可以包括信號調制、編碼、無線電頻移或者其它功能。基帶電路150可以與實時操作系統(tǒng)結合操作以便提供與定時相關的功能。在某些實施例中，基帶電路150包括或連接到中央處理器。例如，基帶電路150和中央處理器可以組合(例如，單個集成電路的部分)，或者可以是獨立的模塊或裝置。
[0055]基帶電路150直接或間接地連接到存儲器模塊140，所述存儲器模塊140包括易失性和/或非易失性存儲器/數(shù)據(jù)存儲器、裝置或介質的一個或多個?？梢员话ㄔ诖鎯ζ髂K140中的存儲裝置的類型的示例包括閃存，所述閃存諸如NAND閃存、DDR SDRAM、移動DDRSRAM或包括諸如硬盤驅動器的磁介質的任何其它合適類型的存儲器。此外，被包括在存儲器模塊140中的存儲器的大小可以基于一個或多個條件、因素或設計偏好而改變。例如，存儲器模塊140可以包含近似256MB，或者任何其它合適的大小，諸如1GB或更多。被包括在無線裝置100中的存儲器的大小可以例如取決于成本、物理空間分配、處理速度等因素。
[0056]無線裝置100包括電力管理模塊160。除了其它可能的事物以外，電力管理模塊160包括電池或其它電源。例如，電力管理模塊可以包括一個或多個鋰離子電池。另外，電力管理模塊160可以包括用于管理從電源到無線裝置100的一個或多個區(qū)域的電力流的控制器模塊。盡管電力管理模塊160可以在這里被描述為除了電力管理控制器還包括電源，但如這里所使用的術語“電源”和“電力管理”可以指電力供應、電力管理之一或兩者，或者任何其它與電力有關的裝置或功能。
[0057]無線裝置100可以包括一個或多個音頻組件170。示例組件可以包括一個或多個揚聲器、耳機、耳機插孔和/或其它音頻組件。此外，音頻組件模塊170可以包括音頻壓縮和/或解壓縮電路(即，“編碼譯碼器”)。除了其它可能的事物之外，可以包括音頻編碼譯碼器，所述音頻編碼譯碼器用于為傳輸、存儲或加密而編碼信號，或者用于為回放或編輯而解碼。
[0058]無線裝置100包括連接性電路130，所述連接性電路130包括在接收和/或處理來自一個或多個外部源的數(shù)據(jù)中使用的一個或多個裝置。為此，連接性電路130可以連接到一個或多個天線195。例如，連接性電路130可以包括一個或多個功率放大器裝置，每個功率放大器裝置連接到天線。例如，天線195可以被用于遵照一個或多個通信協(xié)議的數(shù)據(jù)通信，所述通信協(xié)議諸如WiFi (S卩，遵照IEEE 802.11標準族的一個或多個)或藍牙。所期望的是多個天線和/或功率放大器可以提供遵照不同的無線通信協(xié)議的信號的發(fā)送/接收。除了其它可能的事物之外，連接性電路130可以包括全球定位系統(tǒng)(GPS)接收器。
[0059]連接性電路130可以包括一個或多個其它通信入口或裝置。例如，無線裝置100可以包括用于通過數(shù)據(jù)通信信道與串行總線(USB)、迷你型USB、微型USB、安全數(shù)字(SD)、迷你型SD、微型SD、用戶身份識別模塊(SM)或其它類型的裝置連接的物理插槽或端口。
[0060]無線裝置100包括一個或多個額外組件180。這樣的組件的示例可以包括諸如IXD顯示器的顯示器。顯示器可以是觸屏顯示器。此外，無線裝置100可以包括顯示器控制器，所述控制器可以獨立于基帶電路150和/或單獨的中央處理器或者與基帶電路150和/或單獨的中央處理器集成?？梢员话ㄔ跓o線裝置100中的其它示例組件可以包括一個或多個相機(例如，具有2MP、3.2MP、5MP或其它分辨率的相機)、羅盤、加速計或其它功能性裝置。
[0061]上面結合圖1和無線裝置100描述的組件被提供作為示例，并且是非限制性的。此夕卜，各種所示的組件可以被組合為更少的組件或者分立為額外的組件。例如，基帶電路150可以與RF模塊120至少部分組合。作為另一個示例，RF模塊120可以被分開為單獨的接收器和發(fā)送器部分。
[0062]圖2提供諸如上面關于圖1所示的RF模塊的RF模塊的實施例。RF模塊220包括連接到天線295的開關202。天線295可以在RF模塊220和外部源之間接收和/或發(fā)送無線信號。在某些實施例中，開關202被配置為通過開關202選擇無線信號的傳播路徑。在某些實施例中，開關202的第一配置連接天線和RF模塊220的接收器部分之間的路徑。RF模塊的接收器部分例如可以包括帶通濾波器(BPF) 209，所述帶通濾波器是使在某個范圍或頻帶內的頻率通過，并且抑制或衰減在該范圍之外的頻率的裝置。BPF 209可以被配置為對應于所期望的操作的信道濾掉不需要的RF信號的頻譜。在某些實施例中，RF模塊的接收器部分包括雙頻帶功能，其中，接收器信號被分為對應于不同操作的信道的多個接收器路徑(未示出)。
[0063]接收的信號從帶通濾波器被提供到低噪聲放大器(LNA) 206，所述低噪聲放大器用于放大接收的信號。作為被用于放大可能非常微弱的信號的電子放大器，LNA 206可以是所期望的，以便放大由天線295捕捉的可能相對微弱的信號。盡管LNA被描述為被布置在接收器路徑中的BPF 204之后的一點處，但是LNA 206可以被布置在接收器路徑中的任何合適的位置處。LNA 206可以被布置為在BPF 204之后以便避免放大帶外信號。在某些實施例中，LNA 206被布置在相對靠近天線295以便減少饋線中的損耗，該損耗否則可能降低接收器的靈敏度。
[0064]信號可以從LNA 206被提供到混頻器208，并且進一步被提供到模擬到數(shù)字轉換器(ADC)210?；祛l器208是將接收的RF信號轉換為用于由基帶模塊處理的中間頻率的非線性電路?；祛l器208可以被配置為從施加給它的兩個信號中產(chǎn)生新的頻率，所述兩個信號是諸如接收的RF信號以及來自鎖相環(huán)(PLL)模塊226的信號，所述來自鎖相環(huán)(PLL)模塊226的信號是諸如由與PLL 226結合地操作的本地振蕩器產(chǎn)生的信號。所期望的是ADC210可以將接收的RF信號轉換為用于基帶處理的數(shù)字信號。數(shù)字信號可以由ADC通過數(shù)字控制接口 228提供到無線裝置的一個或多個組件。
[0065]當開關202被置于操作的發(fā)送模式中時，在天線和RF模塊220的收發(fā)器部分之間的路徑被使能。信號可以諸如從基帶處理器或其它模塊通過數(shù)字控制接口 228被提供給RF模塊。例如，信號可以被提供給數(shù)字到模擬轉換器(DAC)218，所述DAC用于將接收的信號轉換為用于由RF模塊發(fā)送的模擬信號。轉換的模擬信號可以被傳送到混頻器模塊216，并且進一步被傳送到功率放大器模塊214，所述功率放大器模塊214放大將被發(fā)送的信號。將在下面參考圖3A和3B更加詳細地描述功率放大器(PA)模塊214。功率放大器可以被耦接到檢測功率放大器模塊中呈現(xiàn)的信號功率的檢測器。將被發(fā)送的信號可以被傳送到低通濾波器(LPF)212，所述低通濾波器從發(fā)送的信號中濾掉噪聲和其它不期望的頻率。在某些實施例中，LPF 212在發(fā)送器路徑中被布置在PA 214之前以便避免放大不期望的信號。信號由RF模塊220利用天線295被發(fā)送。
[0066]RF模塊220還可以包括用于控制RF模塊的各種元件的操作的一個或多個控制模塊222?？刂颇K222可以包括諸如頻帶選擇邏輯、開關控制邏輯和/或放大器使能邏輯的控制功能。
[0067]圖3是可以結合在圖2所示的RF模塊220、圖1的RF模塊120中的功率放大器(PA)模塊314的實施例的框圖。PA模塊314被示出為多級PA模塊。雖然模塊314包括兩級，但是根據(jù)這里所公開的一個或多個實施例的功率放大器模塊可以包括任何合適數(shù)量的增益級。此外，PA模塊314的不同頻帶可以包括不同數(shù)量的增益級。
[0068]為說明示例PA拓撲，在圖3中示出2級低頻帶和高頻帶PA。因為高和低頻帶(諸如802.11a和802.llbg頻帶)PA之間的共性，這里的說明可以集中在高或者低頻帶PA設計之一上；但是，應理解的是，本公開的一個或多個特征可以應用到任何一個頻帶，或其它PA設計。在某些實施例中，可以在輸入阻抗匹配網(wǎng)絡(331A或331B)和/或級間匹配網(wǎng)絡(332A或332B)中實現(xiàn)帶外抑制。在一些實現(xiàn)方式中，輸出匹配網(wǎng)絡(333A或333B)不僅為帶內操作提供最優(yōu)的匹配阻抗，還提供產(chǎn)生最優(yōu)信號線性所期望的諧波阻抗終止。
[0069]功率放大器模塊314可以包括諸如用于兩個獨立信道的多個信號頻帶路徑。功率放大器模塊314可以包括任何合適數(shù)量的放大器級。例如，功率放大器模塊或者功率放大器模塊的一個或多個部分可以包含一個或多個單級和/或多級功率放大器。功率放大器模塊314可以包括被配置為在各種電路組件之間匹配阻抗的一個或多個阻抗匹配網(wǎng)絡。例如，在包括多級功率放大器的實施例中，阻抗匹配電路可以被配置為在功率放大器的一個或多個晶體管級之間匹配阻抗。在某些實施例中，功率放大器模塊包括在功率放大器模塊的輸入部分處的阻抗匹配網(wǎng)絡331A、331B以便在功率放大器模塊314和耦接到功率放大器模塊的一個或多個電路元件之間匹配阻抗，以及輸出阻抗匹配電路333A、333B。在某些實施例中，輸出阻抗匹配網(wǎng)絡333A、333B被配置為將功率放大器模塊314的阻抗與由耦接到功率放大器模塊314的天線示出的阻抗匹配。
[0070]在某些實施例中，功率放大器模塊314包括形成在高電阻率塊狀硅基底上面的一個或多個NPN雙極型晶體管放大器。將在下面參考圖5A-5B和6討論這樣的晶體管結構和形成。在一些實施例中，功率放大器模塊可以具有所有匹配網(wǎng)絡、帶外抑制濾波器、穩(wěn)壓器、偏置電路、邏輯電路、溫度補償、功率檢測器、CMOS兼容開關和/或同向雙工濾波器的高集成度的特征。在某些實施例中，雙頻帶PA設計還可以具有滿足新興的雙頻帶802.llac標準的要求的優(yōu)異的線性的特征。
[0071]圖3B提供可以被用在諸如圖3A所示的功率放大器模塊中的單個功率放大器10的示意圖。功率放大器可以接收RF信號并且向一個或多個晶體管級提供RF信號。在某些實施例中，功率放大器包括雙極結型晶體管(BJT) 20，其中晶體管的基極接收將被放大的RF信號。晶體管20在其發(fā)射極處可以接地并且在晶體管的基極處提供的電壓電平可以控制在集電極部分和發(fā)射極部分之間經(jīng)過的電流。集電極可以提供對應于向功率放大器提供的輸入RF信號的放大的版本的輸出信號。功率放大器的各種其它配置可以根據(jù)這里公開的實施例而被使用并且可以包括包含任何合適的類型或配置的一個或多個晶體管的功率放大器。如上所述，PA 10可以是多級功率放大器模塊的一個放大器。
[0072]在一些實現(xiàn)方式中，圖3A中所示的PA模塊314可以具有用于bg頻帶PA的2級和用于a頻帶PA的3級，并且可以在緊湊尺寸(例如，1.5x1.6mm)的芯片中集成匹配電路、帶外抑制濾波器、功率檢測器和偏置控制。在某些實施例中，bg頻帶PA可以實現(xiàn)具有在18dBm處近似2%的EVM和在19.5dBm處近似3%的近似28dB的增益的輸出功率。a頻帶PA可以被配置為實現(xiàn)具有在18dBm處近似2 %的EVM和在19dBm處近似3 %的EVM的近似32dB的增益的輸出功率。這樣的實施例將不僅滿足規(guī)定的帶外發(fā)射要求，也滿足新興的256QAM 802.llac標準的線性要求。802.llac裝置的誤差向量幅度(EVM)在最高數(shù)據(jù)率處是-32dB，這比802.llg裝置的低7dB。因此，對802.llac功率放大器的線性要求相比于對傳統(tǒng)802.11應用的要求顯著地提高。
[0073]PA模塊314可以包括用于控制一個或多個功率放大器的功率放大器控制器332。盡管不限于此，但控制功率放大器一般指設置、更改或調節(jié)由功率放大器提供的功率放大的量。PA模塊314可以是包括功率放大器控制器和一個或多個功率放大器功能的單個集成的組件。在其它實現(xiàn)方式中，無線裝置100可以包括獨立的功率放大器控制電路和一個或多個功率放大器。
[0074]通常，由于GaAs基底不良的熱特性，基于GaAs的PA線性可能在動態(tài)模式操作中受到損害。GaAs PA設計可能需要外部電路以提高動態(tài)模式線性。在某些實施例中，可以實現(xiàn)更加先進的偏置電路以解決PA級之間的熱差異，這可以導致在動態(tài)模式操作下的在線性和增益兩者中減少的劣化或不出現(xiàn)劣化，同時減少整體電流要求以用802.llac操作所要求的低EVM門檻操作。此外，可以實現(xiàn)各種其它技術以解決與GaAs設計相關聯(lián)的問題。
[0075]PA設計可以基于硅鍺(SiGe)BiCMOS技術，這可以使用或利用用穿硅通孔接地的低阻抗路徑。在某些實施例中，這樣的設計可以容納在近似1.6x1.5mm2的面積中。SiGeBiCMOS是用于bg頻帶PA設計的被檢驗過的技術。但是，在SiGe技術中可能存在與在6GHz處實現(xiàn)具有高增益和線性的放大器相關聯(lián)的某些設計挑戰(zhàn)。在高頻率處產(chǎn)生具有可接受的線性的高功率的一個挑戰(zhàn)是，由于增加的基底損耗和來自低電阻率硅基底的寄生負載，效率與頻率趨向相反。
[0076]如上所討論的，某些傳統(tǒng)的FEM被配置為利用外部開關和/或同向雙工濾波器、LNA和PA操作，其中，一個或多個組件是分立的/獨立的。在某些實施例中，F(xiàn)EM包括單個模塊，或者將這些功能的全部或一些集成的單個芯片。圖4示出根據(jù)這里所公開的一個或多個實施例的前端模塊(FEM)400的框圖。FEM 400可以包括圖2中所示并如上所述的至少部分功能性元件。在某些實施例中，F(xiàn)EM 400提供位于天線和無線裝置的第一中間頻率級之間的一些或全部電路。例如，F(xiàn)EM 400可以包括接收器中的一些或全部組件，所述組件在原始的進入射頻處的信號被轉換為較低的中間頻率之前處理所述信號。根據(jù)這里所公開的實施例的前端模塊可以包括任何合適的數(shù)量或配置的功能性元件。為了方便或其它目的，這里的前端模塊的描述可以包括在某些配置中是不必要或者不期望的一個或多個元件或模塊。此外，這里的各種描述可以省略在特定配置中所期望的一個或多個功能性裝置或模塊。因此，應理解的是，F(xiàn)EM的描述不限于這里所述的所示和/或所述的數(shù)量和或配置的元件。
[0077]圖4包括開關402、一個或多個濾波器404、一個或多個放大器406、控制電路422、阻抗匹配電路431和/或一個或多個檢測器或傳感器424。開關可以是任何合適的開關，諸如，SP2T、SP3T、SP4T或其它類型的開關。FEM 400可以被配置為用作收發(fā)器，就是說，模塊為無線裝置的一個或多個接收器和/或發(fā)送器組件提供處理電路。濾波器404例如可以是諸如低通濾波器、高通濾波器或帶通濾波器、同向雙工濾波器的頻率選擇濾波器，并且可以被用于隔離用于發(fā)送或處理的一個或多個頻率。FEM 400還可以包括諸如低噪聲放大器和/或功率放大器的一個或多個放大器406。在某些實施例中，F(xiàn)EM 400的接收器分支與LNA相關聯(lián)，而FEM 400的發(fā)送器分支與PA相關聯(lián)。在某些實施例中，集成圖4中所示的FEM400使得所公開的組件被組合在單個裸芯上。例如，F(xiàn)EM 400的所有或基本上所有組件或功能性元件可以被布置在單個基底上，所述基底諸如基于硅的基底。FEM 400的各種組件的集成可以提供某些益處，諸如提高的設計的簡潔性、減少的制造成本、減小的尺寸或輪廓和/或其它益處。
[0078]在某些實施例中，與完全地集成相反，F(xiàn)EM 400的各種組件被包含在多個單獨的芯片或裸芯中。例如，對于某些高功率應用，期望的是將FEM 400的無源組件的一些或全部集成進單獨的芯片，或者集成的無源器件(iro)。使用iro對于成本、復雜性、性能和/或其它原因可能是理想的。這樣的實施例可以包括三個單獨的裸芯，第一集成一個或多個功率放大器，第二集成iro并且第三集成開關和/或LNA。
[0079]某些實施例包括利用絕緣體上的硅(SOI)技術制造的1C。絕緣體上的硅(SOI)技術指的是在半導體制造中利用分層的硅-絕緣體-硅基底替代傳統(tǒng)的硅基底以提供器件隔離并減少寄生器件電容，從而可能地提高電路性能?；赟OI的器件與傳統(tǒng)的塊狀硅建成的器件的不同在于硅結形成在電絕緣體上面并由電絕緣體圍繞，所述電絕緣體諸如二氧化硅。在SOI應用的某些實施例中，基極基底是高電阻率(例如，近似lkOhm*cm)基底?；鶚O基底可以具有在其上面布置的相對較薄的氧化層，在所述氧化層上面布置另外的硅層。構造在上部的硅層上的器件可以基本上與塊狀基底以及其相互之間電隔離和熱隔離。絕緣層和最頂上的硅層可以根據(jù)應用廣泛地改變?；赟OI的技術相對于塊狀CMOS處理可以提供下列益處的一個或多個:與構造在塊狀Si基底上的CMOS相比，構造在二氧化硅上的SOICMOS可以需要較不復雜的阱結構；因為η和p阱結構的更大的隔離，可以減少或消除塊狀CMOS電路固有的閂鎖效應；因為相對較薄的摻雜的Si體或阱，與源極和漏極區(qū)域相關聯(lián)的結電容可以被顯著地減少；通過絕緣氧化層可以顯著地減少或消除在源極和漏極區(qū)域下面的寄生結電容，這提高了在匹配性能處的功率消耗；因為可用于由輻射產(chǎn)生的電子空穴對的Si的量相對較小，可以實現(xiàn)在輻射損害容忍中的改進CMOS。
[0080]在某些實施例中，F(xiàn)EM可以包括在絕緣體上的硅(SOI)型裸芯上的LNA和開關。SOI技術可以是所期望的因為SOI裸芯提供相對較高的電阻率的基底，并且因此，無源器件可以促進高Q和低損耗特性。非常適合于基于SOI的制造的雙極型器件被通常用于基于雙極型器件的電流/噪聲性能構建LNA。但是，SOI實現(xiàn)方式相比于塊狀硅技術可能包括增加的基底成本。此外，關于利用SOI技術形成的功率放大器，這樣的設計可能不允許足夠的熱耗散特性。
[0081]在某些實施例中，圖4中所示的FEM 400的組件被集成在利用硅-鍺(SiGe)技術的單個裸芯上。除了其它事物之外，SiGe可以被用于異質結雙極型晶體管，并且可以在混合信號電路和模擬電路1C應用中提供特定的益處。利用傳統(tǒng)的硅處理工具集，SiGe被制造在硅晶片上。SiGe處理可以實現(xiàn)類似于硅CMOS制造的成本的成本，并且可以低于諸如砷化鎵(GaAs)的某些其它異質結技術的成本。
[0082]圖5A示出形成在低電阻率塊狀硅基底上的雙極型晶體管520A的實施例的截面視圖。晶體管520A可以利用SiGe/Si技術形成，并且可以是NPN、PNP或其它類型的晶體管。如上所討論的，硅基底的低電阻率性質可以使得這樣的器件對某些RF應用是不適合的或不期望的。
[0083]盡管SiGe技術通常利用低電阻率塊狀基底構造，如上所述，這樣的低電阻率可以導致可以使得完全的FEM集成不夠可行或不夠理想的某些缺點。例如，由于低電阻率，因為集成在硅表面上的器件之間不良的隔離性而經(jīng)常有反饋。來自一個器件的不需要的信號可以行進通過低電阻率基底而不利地影響其它器件處理其它信號的性能。在某些實施例中，通過替代地將SiGe器件構造在高電阻率基底上或其附近而減少或避免低電阻率基底的影響。這樣的技術可以允許與實現(xiàn)在基于GaAs的技術中的設計方式的類似的設計方式。除了其它優(yōu)點以外，由于硅晶片通常比GaAs晶片便宜，利用SiGe技術可以提供成本優(yōu)勢。
[0084]圖5B示出形成在高電阻率塊狀硅基底上的雙極型晶體管520B的實施例的截面視圖。晶體管520B可以利用SiGe/Si技術形成，并且可以是NPN、PNP或其它類型的晶體管。利用SiGe/Si技術可以允許形成比傳統(tǒng)的Si晶體管具有更快的操作的晶體管。在某些實施例中，圖5B的器件包括高電阻率塊狀基底層，所述高電阻率塊狀基底層諸如具有電阻率特性大于500hm*cm的硅。在某些實施例中，塊狀基底是高電阻率p型硅。高電阻率層例如可以具有大約10000hm*cm的電阻率。如圖5B所示，晶體管520B包括n+型子集電極區(qū)域，所述n+型子集電極區(qū)域例如可以包括大量的砷注入物。但是，取決于所使用的技術，晶體管520B的子集電極和/或其它部分可以包括各種類型/材料。
[0085]在某些器件制造處理中，低電阻率基底(例如，η型外延層(“η-印i”))的外延層可以在塊狀硅基底的頂表面附近形成。例如，在處理期間，砷或來自注入的子集電極區(qū)域的其它材料可能會向外擴散并且重新沉積到硅基底的表面，形成低電阻率層。在某些實施例中，n-epi層可以具有大約l-1000hm*cm的電阻率以及近似1 μπι的厚度。此外，如同可以被用于SiGe/Si器件制造處理中的，在高電阻率硅基底的表面施加二氧化硅可以產(chǎn)生吸引自由載流子的固定電荷并進一步減小表面附近的塊狀電阻率。不期望在表面處形成這樣的層，因為它的低電阻率性質可以導致引起漏電、干擾、高頻率損耗和引起非線性和諧波失真的對外部電場的敏感性的不需要的寄生電流傳導。
[0086]為了至少部分減輕由低電阻率層引起的潛在的問題，可以用至少部分破壞或改變低電阻率層的結構的物質處理晶片。例如，在某些實施例中，氬氣可以被注入到晶片中以至少部分破壞該區(qū)域中的硅晶格。作為惰性氣體的氬是惰性的并且因此不與硅或其它材料產(chǎn)生化學反應。所不期望的是注入晶格破壞媒介并且很靠近有源器件或依賴于單晶體基底的任何器件。因此，在某些實施例中，在至少離開有源器件(諸如雙極型晶體管)預定距離的區(qū)域中有選擇地實施用晶格破壞介質(即，高電阻率注入物)處理晶片。例如，高電阻率注入物可以被注入到離開可能被該注入物不利地影響的器件至少一微米的距離處。在某些實施例中，高電阻率注入物被注入到離開有源器件至少10 μ mo在某些實施例中，高電阻率注入物被注入到離開有源器件5-10 μ m。
[0087]替代上述討論的高電阻率注入物，或者除了上述討論的高電阻率注入物以外，可以使用解決與低電阻率相關聯(lián)的寄生傳導問題的各種其它方法。例如，在某些實施例中，可以用在施加氧化物之前的多晶硅層或者非晶硅層(即，“多陷阱(trap-rich)”層)處理晶片，所述多晶硅層或非晶硅層被配置為鎖定自由載流子，從而抑制在操作頻率處的迀移率。這樣的方法可以適用于SOI應用，并且能夠承受CMOS處理所需要的高溫條件。另外，任何其它合適的或所期望的重建晶片的高電阻率特性的機制可以與這里所公開的實施例相關地被有利地使用。此外，如示出的一個或多個溝槽可以被刻蝕到晶片中，從而阻礙基底中一個或多個溝槽間的載流子的迀移。
[0088]對于某些實施例，半導體晶片(例如，圖5B的雙極型晶體管520B形成在其上的半導體晶片)可以包括具有位于頂平面中的頂表面的第一雜質類型的高電阻率塊狀硅基底(例如，圖5B的高電阻率塊狀硅基底)。此外，例如如圖5B所示，半導體晶片可以包括第二雜質類型的晶體管子集電極區(qū)域，所述晶體管子集電極區(qū)域被布置為至少部分在頂平面下面并且第二雜質類型的低電阻率外延層被布置在頂表面的附近并且位于與頂平面平行的平面中。低電阻率外延層可以至少部分通過來自子集電極區(qū)域的雜質向外擴散而形成。另夕卜，半導體晶片可以包括被布置在頂表面附近并且延伸到頂平面下面的第一雜質類型的低電阻率阱，低電阻率阱的位置離開晶體管子集電極區(qū)域一段距離。該距離可以在5μπι和10 μ m之間。
[0089]在一些情況中，低電阻率阱基本上圍繞晶體管子集電極區(qū)域。此外，第一雜質類型可以是P型并且第二雜質類型可以是η型。可替換地，第一雜質類型可以是η型并且第二雜質類型可以是Ρ型。在一些情況中，位于低電阻率阱和晶體管子集電極區(qū)域之間的區(qū)域具有電阻率特性高于低電阻率阱和子集電極區(qū)域兩者。
[0090]在一些實現(xiàn)方式中，半導體晶片可以包括被布置在所述子集電極區(qū)域和所述低電阻率阱之間并延伸至頂平面下面的溝槽。該溝槽可以通過將高電阻率塊狀硅基底的一部分蝕刻掉而形成。
[0091]在某些實現(xiàn)方式中，子集電極區(qū)域可以是被布置在高電阻率塊狀硅基底上面的SiGe雙極型晶體管的組件。此外，低電阻率阱可以包括砷注入物或硼注入物。此外，半導體晶片可以包括被布置在高電阻率塊狀硅基底的頂表面附近的高電阻率處理物。所述高電阻率處理物的位置可以離開晶體管子集電極區(qū)域的距離大于低電阻率阱的位置離開晶體管子集電極區(qū)域的距離。在一些實現(xiàn)方式中，所述高電阻率處理物可以包括晶格破壞注入物、氬注入物、非晶硅層和/或多晶硅層。
[0092]半導體晶片的某些實施例可以包括具有頂表面位于頂平面中的第一雜質類型的高電阻率塊狀硅基底。此外，半導體晶片可以包括摻雜的漏極區(qū)域和摻雜的源極區(qū)域。摻雜的漏極區(qū)域和摻雜的源極區(qū)域的每一個可以是第二雜質類型并且延伸到頂平面下面。在一些情況中，摻雜的漏極區(qū)域和源極區(qū)域是被布置在高電阻率塊狀基底上面的FET晶體管的組件。此外，半導體可以包括第二雜質類型的低電阻率外延層，所述低電阻率外延層被布置在頂表面的附近并且位于與頂平面平行的平面中。另外，半導體可以包括第一雜質類型的低電阻率阱，所述低電阻率阱被布置在頂表面的附近并且延伸到頂平面的下面。低電阻率阱的位置可以離開摻雜的漏極區(qū)域和源極區(qū)域兩者至少一段距離。此外，低電阻率阱可以包括砷注入物或硼注入物。
[0093]至于前述的示例的一些，在一些情況中，第一雜質類型是ρ型并且第二雜質類型是η型，而在其它情況中，第一雜質類型是η型并且第二雜質類型是ρ型。此外，半導體晶片可以包括被布置在摻雜的漏極或源極區(qū)域和低電阻率阱之間的溝槽。該溝槽可以通過將高電阻率塊狀硅基底的一部分刻蝕掉而形成。
[0094]根據(jù)一些實現(xiàn)方式，半導體晶片可以包括被布置在高電阻率塊狀硅基底的頂表面附近的高電阻率處理物。該高電阻率處理物的位置可以離開摻雜的漏極區(qū)域和摻雜的源極區(qū)域的距離大于低電阻率阱的位置離開摻雜的漏極區(qū)域和源極區(qū)域的距離。此外，所述高電阻率處理物可以包括晶格破壞注入物、氬注入物、非晶硅層和/或多晶硅層。
[0095]盡管高電阻率基底可以是有益于所期望的雙極型晶體管的構建，但是將諸如CMOS的某些器件與低電阻率基底相關聯(lián)是所期望的。因此，在某些實施例中，諸如CMOS FET器件和/或SiGe雙極型HBT器件的一個或多個器件形成在塊狀硅基底上。由于高電阻率基底在某些器件上的不期望的效應，可以在這樣的器件下面或附近注入低電阻率基底(例如，P型注入物(“ρ阱”))。因此，晶體管520可以受益于低電阻率ρ阱擴散和與基底的接觸，以及周圍的高電阻率區(qū)域(下面將更加詳細地討論)。P阱可以包括至少部分圍繞晶體管520B的集電極的邊帶，或者可以是靠近集電極的局部擴散區(qū)。盡管晶體管和基底的某些實施例在這里在NPN、NFET或其它雜質類型的器件的上下文中被描述，但是應理解的是，這里所公開的任何實施例可以包括η型或ρ型集電極、阱和塊狀基底。作為ρ阱邊帶，可以有離開η阱的一個或多個特定臨界距離，所述距離最小化或者充分地減少ΝΡΝ集電極-結電容和諧波的產(chǎn)生。在某些實施例中，沒有Ρ阱的邊帶，集電極η阱不能足夠地與形成在高電阻率基底頂上的n-epi層被隔離開，除非通過某種注入或相反摻雜或深的溝槽使得n-epi層呈現(xiàn)高電阻率而實現(xiàn)隔離。
[0096]在某些實施例中，在圖5B中所示的溝槽和ρ阱之間的區(qū)域中可能會收集一些電荷。因此，所期望的是將溝槽布置為緊靠P阱以便避免這樣的電荷收集。在某些實施例中，諸如圖5B中所示的高電阻率器件不包括子集電極區(qū)域和P阱之間的溝槽。P阱可以用于設立或者限制耗盡區(qū)的寬度，從而增加在η阱/ρ阱結處的電容。圖5Β中所描述的實施例包括被布置在Ρ阱的附近的高電阻率注入物區(qū)域。
[0097]在某些實施例中，ρ阱可以被布置在晶體管520Β和一個或多個無源或有源器件之間，所述晶體管520Β和無源或有源器件的一個或多個被布置在基底上。因此，ρ阱可以提供晶體管520Β和這樣的器件之間的至少部分的電隔離。
[0098]在一些實施例中，半導體裸芯(例如，在其上形成雙極型晶體管520Β的半導體裸芯)可以包括具有高電阻率部分的硅基底。此外，半導體裸芯可以包括雙極型晶體管(例如，雙極型晶體管520Β)，所述雙極型晶體管被布置在所述硅基底上、在所述高電阻率部分上面。雙極型晶體管可以具有硅或硅-鍺合金基極的特征并且可以是功率放大器的組件。可替換地，或者另外，雙極型晶體管可以是用于調節(jié)或產(chǎn)生電子信號的電路的組件。
[0099]如圖5Β所示，在一些情況中，硅基底包括低電阻率外延層(例如，n-epi)。該低電阻率外延層可以在基底的頂表面的第一部分的附近至少部分在高電阻率部分上面形成。在一些情況中，低電阻率外延層包括來自在雙極型晶體管的處理期間向外擴散的晶體管的注入的子集電極區(qū)域的材料。此外，在一些情況中，硅基底的頂表面的至少第二部分包括高電阻率晶格破壞注入物。該硅基底的頂表面的第二部分可以離開雙極型晶體管大于Ιμπι。
[0100]在某些實施例中，半導體裸芯可以包括被布置在高電阻率晶格破壞注入物上面的無源器件。此外，如圖5Β所示，半導體裸芯的硅基底可以包括至少部分圍繞雙極型晶體管的低電阻率阱。另外，半導體裸芯可以包括被布置在所述硅基底上、在所述高電阻率部分上面的有源器件。在一些情況中，低電阻率阱的至少一部分可以被布置在雙極型晶體管和有源器件之間，從而至少部分將有源器件與雙極型晶體管電隔離。在一些實施例中，半導體裸芯可以包括被布置在硅基底上的有源器件和無源器件。在一些這樣的情況中，低電阻率阱至少部分被布置在雙極型晶體管器件與有源器件和無源器件兩者之間。
[0101]在一些情況中，半導體裸芯包括被布置在相反摻雜的高電阻率區(qū)域上面的無源器。硅基底的高電阻率部分可以具有大于5000hm*cm的電阻率值。例如，在一些情況中，硅基底的高電阻率部分具有近似lkOhm*cm的電阻率。
[0102]圖5C示出具有多個電子器件被布置在其上的基底的頂視圖。如圖5C所示，低電阻率ρ型注入物551A可以被布置在數(shù)字1C或器件555的集合下面以減少干擾。然而在某些實施例中，諸如SiGe雙極型器件的一些器件不具有被布置在其周圍的低電阻率注入物。例如，用于RF開關的一個或多個三阱隔離的NMOS器件和/或用于功率放大器的一個或多個雙極型SiGe晶體管不接收下面的低電阻率注入物，但是可以接收被布置在圍繞所述器件邊緣的低電阻率注入物551B。因此，單個晶片或裸芯可以結合高和低電阻率基底區(qū)域兩者。FEM組件的集成可以允許焊線的消除，這可以對改善的性能和/或減小的器件的尺寸作出貢獻。
[0103]如圖5C所示，基底500A的第一部分包括數(shù)字1C 555。例如，1C 555可以與任何非RF器件相關聯(lián)，所述非RF器件諸如控制器、數(shù)字I/0、ADC、DAC等。器件555被布置在低電阻率注入物551A上面。而低電阻率注入物551A被布置在器件555的附近，圍繞或者在低電阻率注入物551下面的基底可以如上所述具有高電阻率特性。所期望的是在這樣的低電阻率區(qū)域上形成器件555以便實現(xiàn)低電阻率基底可能提供的關于各種類型的器件的某些有益特性。例如，低電阻率注入物可以提供器件和基底之間的有效接觸并幫助吸引出作為器件的操作的結果而可以被注入基底的自由載流子。低電阻率注入物551A可以延伸超過器件555的尺寸(footprint)屯的距離。
[0104]將低電阻率注入物布置為過于靠近有源器件可以導致各種問題，所述問題諸如在器件和低電阻率區(qū)域之間的不期望的電容耦合。例如，當?shù)碗娮杪驶走^于靠近有源器件時，可以在器件的η型層和ρ型低電阻率注入物之間形成結電容。這樣的問題可以至少部分破壞使用高電阻率基底的最初目的。因此，在某些實施例中，RF器件556被布置在高電阻率基底501Β上面并且緊靠高電阻率基底501Β。
[0105]為了實現(xiàn)與低電阻率相關聯(lián)的一些益處，低電阻率注入物551Β可以在器件556的附近被注入，但不過于靠近器件556。在某些實施例中，為了避免不期望的耦合或其它結果，低電阻率注入物551不會侵入到器件的預定距離中，或器件的埋設層的預定距離中。關于器件556的各種區(qū)域，器件和低電阻率層551Β之間的距離可以大于近似一微米。這里所公開的某些實施例可以提供至少部分優(yōu)化的低電阻率注入物的布置。例如，在某些實施例中，低電阻率注入物551Β被布置在離開器件556足夠遠的距離處以避免大量的耦合(例如，1 μ m遠)，但又足夠近以高效利用空間(例如，在器件的10-15 μ m內)。
[0106]圖5C示出以圍繞器件556的至少一部分的橢圓區(qū)域的形式的低電阻率層551B。盡管被示出為橢圓，但是區(qū)域551B可以是任何合適或期望的形狀或尺寸，諸如，如在圖?所示的實施例中的在矩形器件周圍的矩形區(qū)域。低電阻率區(qū)域551B關于器件556的徑向軸可以具有特定的寬度d2。
[0107]圖示出被布置在基底上的RF器件的頂視圖。RF器件557例如可以是諸如圖5B所示的NPN晶體管。在某些實施例中，RF器件557被低電阻率區(qū)域或諸如ρ型低電阻率基底(“Ρ阱”)的阱圍繞。低電阻率區(qū)域(“HR”)可以包括深阱。可以使用低電阻率區(qū)域以便限制鄰近的高電阻率注入物區(qū)域中的耗盡對在RF器件557的子集電極和在下面的塊狀基底之間的正電壓的出現(xiàn)的作用。
[0108]如上所述，在實施例中期望的是利用諸如圖?所示的低電阻率區(qū)域(例如，ρ阱)配置低電阻率區(qū)域使得其不過于靠近RF器件557。因此，在某些實施例中，低電阻率區(qū)域被布置為離開RF器件557至少的距離。例如，期望的是低電阻率區(qū)域被布置在離開RF器件557的外邊緣至少1 μπι、3 μπι、5 μπι或10 μm?？梢詢?yōu)化距離dy；以減少各種PN結的結電容。由于PN結的電容是依賴電壓的，因此重要的是距離被配置為使得寄生電容被減少或者最小化。
[0109]如上關于圖5Β描述的，RF器件和低電阻率區(qū)域之間的空間可以由低電阻率外延層占據(jù)基底的上表面處。在某些實施例中，一個或多個溝槽在RF器件和低電阻率注入物之間形成。例如，如圖所示，兩個溝槽可以圍繞RF器件557。這樣的溝槽可以以一些方式形成，并且可以在減少結電容和限制器件557的耗盡區(qū)的寬度中是有用的。根據(jù)這里所公開的實施例的溝槽可以是任何合適的或期望的深度。例如，溝槽可以是深的溝槽，延伸到器件557的子集電極的深度或者延伸到所述深度下面。如上所述，在低電阻率基底區(qū)域的外部，期望的是引入晶格破壞注入物，或者其它結構改變處理以便破壞諸如在基底表面處或附近形成的η-外延或自由載流子區(qū)域的上部低電阻率層，從而對區(qū)域(在圖中被標識為“HR”)重新構造高電阻率特性。HR區(qū)域可以在各個區(qū)域被選擇性地注入以便改善RF和非RF器件的操作。
[0110]無源元件，諸如電阻器、電容器、電感器和傳輸線，可以直接布置在高電阻率區(qū)域上面。如上所述，盡管這樣的高電阻率區(qū)域包括晶格的上層已經(jīng)被破壞的基底，但是這樣的無源組件不需要這樣的上部的晶格，并且可以在高電阻率區(qū)域存在時經(jīng)歷改善的高頻率性會K。
[0111]在一些實施例中，RF模塊或器件(例如，RF器件557)可以包括被配置為容納多個組件的封裝基底。此外，RF模塊可以包括被安裝在所述封裝基底上的裸芯。裸芯可以具有高電阻率基底部分，包括被布置在所述高電阻率基底部分上面的SiGe雙極型晶體管的功率放大器，以及一個或多個無源器件?？商鎿Q地，裸芯可以具有高電阻率基底部分，包括被布置在所述高電阻率基底部分上面的FET晶體管的開關，以及一個或多個無源器件。另外，RF模塊可以包括被配置為在所述裸芯和所述封裝基底之間提供電連接的多個連接器。
[0112]圖5E示出被布置在基底的高電阻率區(qū)域上面的傳輸線的截面視圖。高電阻率區(qū)域例如可以通過用晶格破壞媒介處理硅基底的頂層而形成，所述晶格破壞媒介諸如氬或另外的惰性氣體。高電阻率區(qū)域可以幫助將傳輸線593與周圍的器件隔離，減少高頻率損耗，并且抑制從否則是在下面的自由載流子產(chǎn)生的諧波信號的幅度，所述自由載流子從二氧化硅介電質層中存在的固定電荷被吸引到表面。諸如傳輸線593的無源器件可以存在于具有有源RF器件的單個塊狀硅高電阻率基底上，所述有源RF器件諸如功率放大器雙極型晶體管，其中如圖5C所示，高電阻率區(qū)域或注入物被布置在晶體管的附近，但不侵入到晶體管上或者阻礙晶體管的性能。
[0113]圖5F示出形成在低電阻率塊狀硅基底上的FET晶體管502C的實施例的截面視圖。晶體管502F可以利用SiGe/Si技術形成，并且可以是三阱NFET或其它類型的晶體管。如上所討論的，硅基底的低電阻率性質可以使得這樣的器件對某些RF應用是不適合的或不期望的。
[0114]圖5G示出形成在高電阻率塊狀硅基底上的FET晶體管502G的實施例的截面視圖。晶體管502G可以利用SiGe/Si技術形成，并且可以是三阱NFET或其它類型的晶體管。類似于參考圖5B的上述雙極型器件，晶體管502G可以被布置為在低電阻率區(qū)域或諸如ρ型阱(“P阱”)的阱的附近或者由低電阻率區(qū)域或諸如P型阱(“P阱”)的阱圍繞。P阱可以是深阱，并且可以促進限制與晶體管502G的η型結相關聯(lián)的耗盡區(qū)。在ρ阱的外部，可以是高電阻率區(qū)域，所述高電阻率區(qū)域諸如通過在基底的頂表面上的氬的離子注入而形成的區(qū)域，以至少部分破壞低電阻率外延區(qū)域或者累積在高電阻率塊狀基底的頂表面處或其附近形成的自由電荷。
[0115]通過低電阻率基底ρ阱擴散和提供在離開器件502 —定距離的接觸，以及通過一些注入物或相反地摻雜或深的溝槽而已經(jīng)呈現(xiàn)出高電阻率的周圍的高電阻率區(qū)域，晶體管502G可以實現(xiàn)與鄰近器件的充分的電隔離。例如，在基底上可以布置一個或多個其它無源或有源器件，其中，Ρ阱被布置為至少部分在晶體管502G和這樣的器件之間。關于其它無源器件(例如，在FET器件的形成之后的金屬層形式的電感器)，這樣的器件由于被直接布置在高電阻率區(qū)域上面而可以具有更高的性能，其中，高電阻率區(qū)域通過高電阻率注入物或相反地摻雜或利用一個或多個深的溝槽呈現(xiàn)出高電阻率。晶體管器件502G可以是RF開關電路的一部分，或者可以形成混頻器電路或低噪聲放大器電路或者其它電路模塊的一部分。
[0116]在一些實施例中半導體裸芯(例如，在其上形成圖5G的晶體管502G的半導體裸芯)可以包括具有高電阻率部分的硅基底和被布置在基底上、在高電阻率部分上面的FET晶體管(例如，晶體管502G)。該FET晶體管可以是三阱NMOS器件。此外，F(xiàn)ET晶體管可以是RF開關或混頻器電路的組件。
[0117]在一些情況中，硅基底具有形成在基底的頂表面的第一部分的附近在高電阻率部分的至少一部分上面的低電阻率外延層。低電阻率外延層可以包括來自在FET晶體管的處理期間向外擴散的FET晶體管的注入的子集電極區(qū)域的摻雜物。此外，在一些情況中，硅基底的頂表面的至少第二部分包括高電阻率晶格破壞注入物?；椎捻敱砻娴牡诙糠挚梢噪x開FET晶體管5 μ m到15 μ m。
[0118]半導體器件還可以包括被布置在高電阻率晶格破壞注入物上面的無源器件。此夕卜，硅基底的頂表面的至少第二部分可以包括相反摻雜的高電阻率區(qū)域。另外，硅基底可以包括至少部分圍繞FET晶體管的低電阻率阱。對于某些實施例，半導體裸芯可以包括被布置在所述硅基底上、在所述高電阻率部分上面的有源器件。低電阻率阱的至少一部分可以被布置在FET晶體管和有源器件之間，從而至少部分將有源器件與FET晶體管電隔離。可替換地，半導體裸芯可以包括被布置在硅基底上的有源器件和無源器件。低電阻率阱至少部分可以被布置在FET晶體管器件以及有源器件和無源器件兩者之間。在一些情況中，低電阻率阱基本上圍繞FET晶體管器件。
[0119]在一些實施例中，半導體器件包括被布置在相反摻雜的高電阻率區(qū)域上面的無源器件。硅基底的高電阻率部分可以具有大于5000hm*cm的電阻率值。例如，在一些情況中，硅基底的高電阻率部分具有近似lkOhm*cm或更大的電阻率。
[0120]對于一些實施例，半導體裸芯可以包括具有高電阻率部分的硅基底和被布置在所述基底上、在所述高電阻率部分上面的有源RF器件。另外，半導體裸芯可以包括至少部分圍繞有源RF器件的低電阻率阱。低電阻率阱可以被布置為離開有源RF器件第一距離。該距離可以取決于具體的應用和設計。例如，距離可以在5 μπι和10 μπι之間、在10 μπι和15 μπι之間或大于15ym。在一些情況中，第一距離足夠大以基本上消除有源RF器件和低電阻率阱之間的寄生耦合。此外，低電阻率阱可以包括低電阻率擴散和與硅基底的接觸。可替換地，或者另外，低電阻率阱可以包括P型擴散。此外，低電阻率阱可以包括砷注入物或硼注入物。
[0121]在一些情況中，有源RF器件可以包括多個不同的器件。例如，有源RF器件可以是SiGe雙極型晶體管、三阱NMOS器件或pFET器件。此外，半導體器件可以包括多個額外的層。例如，半導體器件可以包括低電阻率外延層，具有相對較高的電阻以及較差自由載流子傳導特性的高電阻率非晶硅層和/或高電阻率的多晶硅層。
[0122]在一些情況中，半導體器件可以包括被布置為離開器件第二距離的晶格破壞注入物。該晶格破壞注入物可以包括氬。此外，第二距離可以大于第一距離。在一些情況中，第二距離可以在1 μπι和5 μπι之間、在5 μπι和10 μπι之間或大于10 μmD對于一些實施例，晶格破壞注入物被布置為緊靠低電阻率阱的至少一部分。
[0123]類似于圖5G中所示出的示例，在一些情況中，半導體裸芯可以包括被布置在有源RF器件和低電阻率區(qū)域之間的一個或多個溝槽。在一些情況中，與晶體管502G —樣，半導體裸芯可以包括兩個溝槽。
[0124]如這里所公開的，形成在高電阻率塊狀基底上的RF器件可以利用傳統(tǒng)的硅技術形成，或者可以利用SiGe/Si BiCMOS技術而形成。SiGe BiCMOS技術的一個優(yōu)點是相對容易的RF核心和模擬電路的集成。在某些實施例中，RF核心組件可以基于SiGe晶體管和諸如偏置電路、功率放大器、低噪聲放大器、RF開關和功率檢測器的模擬組件。通過允許CMOS邏輯與異質結雙極型晶體管的集成，SiGe可以特別適合于混頻信號電路。異質結雙極型晶體管比傳統(tǒng)的單質結雙極型晶體管具有更高的正向增益和更低的反向增益。這轉化為更好的低電流和高頻性能。作為具有可調節(jié)的帶隙的異質結技術，SiGe可以提供比僅有硅的技術更加靈活的帶隙調節(jié)。
[0125]當相比于基于SOI的應用時，功率放大器在基于SiGe的應用中可以具有改善的熱特性。例如，在基于SOI的應用中，存在于硅和有源器件之間的絕緣體可以具有低的熱傳導性，至少部分防止由PA器件產(chǎn)生的熱的耗散。如在其它基于硅的應用中，基于SiGe的晶體管可以構造在半隔離基底上，允許熱通過基底被消除。此外，通過提供集成CMOS和雙極型技術的能力，SiGe應用可以提供改善的線性。
[0126]SiGe應用可以構造在具有η型擴散的高電阻率塊狀硅基底上。更高的電阻率可以提尚晶體管級的性能，并且允許在單個芯片上的例如尚Q無源組件、濾波器、開關和放大器的集成。與構造在高電阻率基底上的FEM相關聯(lián)的無源組件的性能可以主要依賴于與基底相關地使用的后端金屬的類型。
[0127]如上所討論的，傳統(tǒng)的SiGe技術結合具有諸如大約10-500hm*cm的相對較低的電阻率的塊狀硅。相反地，這里所述的某些優(yōu)選的實施例涉及提供利用改進的或相同的處理流程在其上構造晶體管和/或其它器件的高電阻率基底。利用高電阻率BiCMOS SiGe技術的FEM的集成相比其它技術可以提供某些優(yōu)點，諸如將開關和PA晶體管兩者集成到塊狀基底中的能力。例如，在高電阻率應用中，晶體管結電容(Cjs)可以被充分地減少，諸如以10的因數(shù)或者更多減少。另外，與塊狀基底相關聯(lián)的Cjs系列電阻組件相比于用低電阻率基底所獲得的可以增加高達10-100倍或者更多。作為結果，可以基本上消除功率損耗。除了其他事物以外，來自塊狀基底的低寄生貢獻可以提供鄰近電路和/或鄰近器件之間的改善的RF隔離，以及由于在下面的低損耗硅區(qū)域的更低的損耗。來自塊的低寄生貢獻將進一步減輕否則受到限制的阻抗調諧，所述阻抗調諧對最優(yōu)化地匹配用于線性或飽和的功率放大器應用的功率放大器級諧波頻率是必要的。
[0128]當將在下面的基底從低電阻率轉化為高電阻率時，可以出現(xiàn)各種挑戰(zhàn)。例如，當塊狀基底的電阻率被改變時，與被布置在η型擴散上的有源組件相關聯(lián)的耗盡寬度趨向于比在低電阻率基底中更大。諸如一個或多個數(shù)量級的耗盡寬度的這樣的增加是不可忽略的。大的耗盡寬度可以造成某些問題，諸如允許RF或DC信號干擾到鄰近器件或者可能干擾到晶片的后部。
[0129]圖6是用于在SiGe BiCMOS技術元件附近實現(xiàn)高電阻率層或基底并且將FEM組件集成到單個裸芯的流程600的流程圖。在某些優(yōu)選的實施例中，所述流程以最小化與電路中的雙頻帶信號、信號散射和有源技術元件的寄生結電容相關聯(lián)的RF信號的損耗的方式進行。所述流程涉及在方框610處提供高電阻率塊狀硅基底的至少一部分，所述硅基底可以例如利用硅種產(chǎn)生。當產(chǎn)生高電阻率基底時，期望的是以保持具有相對嚴格的控制的電阻率的方式來進行，所述相對嚴格的控制的電阻率可以主要取決于基底中存在的氧沉淀物
(Oi)的量。就是說，期望的是產(chǎn)生出電阻率和固有的載流子類型(ρ相對于η)在接下來的處理期間不易于被大量改變的基底。在某些實施例中，在塊狀基底中的過量的氧沉淀物可以導致在制造SiGe和CMOS的處理期間基底的類型的改變，諸如從ρ型到η型。類型改變可以引起耗盡寬度的大量增加，導致器件之間的干擾串擾或擊穿。
[0130]如上面結合圖5Β、?所述，流程600還可以包括在方框620處，在晶片的某些區(qū)域中注入低電阻率注入物。例如，這樣的低電阻率注入物可以被配置為使得各種RF器件可以至少部分被注入物圍繞，和/或各種非RF器件可以在注入物上形成。低電阻率注入物可以通過限制耗盡寬度而允許一個或多個器件和在下面的基底之間的有效地接觸。
[0131]在方框630處，一個或多個有源器件在基底上形成。這樣的器件的示例可以包括各種類型的晶體管。在方框650處，一個或多個無源器件(電阻器、電感器等)可以在基底上形成。無源器件可以有利地形成在基底的區(qū)域上，其中基底的表面已經(jīng)被處理為將基底在其表面處或其表面附近恢復為高電阻率。在某些實施例中，流程600允許在高電阻率硅基底上的諸如功率放大器的RF器件的集成。
[0132]如上所述，在高電阻率硅晶片的制造處理期間，相對較低電阻率的硅的外延層可以形成在晶片的上表面上。因此，流程600可以包括步驟640，所述步驟640涉及在所選擇的區(qū)域破壞低電阻率外延層的至少一部分以恢復基底在這些區(qū)域中的高電阻率特性。該步驟在方框640中被示出，并且可以通過用氬氣處理基底的表面而進行，從而至少部分破壞在該區(qū)域中的晶格。
[0133]在某些實施例中，半導體裸芯可以通過提供高電阻率塊狀硅基底的至少一部分(例如，與圖6的方框610相關聯(lián)的處理)并在高電阻率塊狀硅基底上形成一個或多個雙極型晶體管(例如，與圖6的方框630相關聯(lián)的處理)的方法而被制造。此外，所述方法可以包括在高電阻率塊狀硅基底的頂表面上注入低電阻率基底并在低電阻率基底上布置一個或多個數(shù)字電路器件。
[0134]在一些情況中，半導體裸芯可以通過提供高電阻率塊狀硅基底的至少一部分并且在高電阻率塊狀硅基底上形成一個或多個FET晶體管的方法被制造。此外，所述方法可以包括在高電阻率塊狀硅基底的頂表面上注入低電阻率基底并在低電阻率基底上布置一個或多個數(shù)字電路器件。
[0135]另一制造半導體裸芯的方法可以包括提供高電阻率塊狀硅基底的至少一部分并且在高電阻率塊狀硅基底上面形成一個或多個有源RF器件。另外，所述方法可以包括在高電阻率塊狀硅基底的頂表面上離開一個或多個有源RF器件第一距離處注入低電阻率阱。此外，所述方法可以包括在離開一個或多個有源RF器件第二距離處注入高電阻率注入物。該第二距離可以大于10 μπι。此外，第二距離可以在5 μπι和15 μπι之間。在一些情況中，第二距離大于第一距離。
[0136]圖7Α-7Β示出可以結合這里所公開的特征的一個或多個的前端模塊的實施例的示例布局。FEM可以根據(jù)任何合適的配置被設計，例如基于應用規(guī)范或要求。所示出的FEM可以包括圖中沒有示出的一個或多個元件或器件。此外，如上所述，圖7A-7C中所示出的FEM可以是集成的。
[0137]圖7A示出諸如被配置用于WLAN操作的FEM的FEM 700A的實施例的示意圖。圖7A所示的FEM 700A是單頻帶前端模塊。例如，F(xiàn)EM 700A可以被配置為在2.4GHz (g頻帶)處或其附近操作。如所示出的，F(xiàn)EM 704通過開關702A連接到天線端口 795A。連接開關702A和天線端口的線可以包括諸如電容器C1的一個或多個無源器件。FEM 700A包括發(fā)送器路徑和接收器路徑。發(fā)送器路徑包括功率放大器714A，所述功率放大器714A如所示出的可以連接到檢測器輸入。當開關702A在第一位置時，在發(fā)送器部分和天線之間的路徑形成。FEM 700A還包括作為FEM的接收器部分的一部分的低噪聲放大器706A。另外，接收器部分包括具有開關707A的旁路分支，所述開關707A由控制輸入控制。當開關被接合時，從天線提供的信號可以繞過低噪聲放大器706A。在利用SiGe BiCMOS技術集成FEM 700A的某些實施例中，開關707A可以有利地與被包括在FEM 700A中的無源和/或其它器件集成。
[0138]圖7B中所示出的前端模塊700B也是單頻帶前端FEM。例如前端模塊可以被配置為用于在大約5GHz頻率范圍(a頻帶)處操作。圖7A和7B的不同在于，圖7A示出三位開關(SP3)，而圖5B的前端模塊包括兩位開關(SP2) 702B。圖7A和7B可以分別對應于g頻帶和a頻帶操作。
[0139]如圖7A和7B所示，根據(jù)本公開的某些方面的FEM可以包括用于在發(fā)送和接收模式、不同操作的頻帶或其它用處之間切換的一個或多個開關(702A、702B)。但是，在某些實施例中，除了一個或多個開關以外，或者替代一個或多個開關，在FEM中包括一個或多個同向雙工器濾波器。如這里所述的FEM的集成可以有利地允許這樣的同向雙工器與其它前端1C組件集成。例如，某些實施例提供利用同向雙工器濾波器和開關的組合在低頻帶/高頻帶和接收器/發(fā)送器模式中交替的雙頻帶收發(fā)器功能。
[0140]在某些實施例中，F(xiàn)EM可以包括雙頻帶結構。圖8示出包括g頻帶和a頻帶操作電路的雙頻帶FEM的實施例。FEM 800包括兩個獨立的開關，每一個用于兩個頻帶中的一個。在某些實施例中，F(xiàn)EM 800包括用于兩個頻帶的諸如四或五位開關的單個開關。所示出的FEM 850進一步包括兩個天線(895、896)，每個天線與操作的獨立的頻帶有關。在某些實施例中，前端模塊被配置在2.4GHz的g頻帶，以及5GHz的a頻帶中操作。每個頻帶包括接收器和發(fā)送器部分兩者。如上所討論的，接收器和/或發(fā)送器部分可以包括一個或多個放大器。這樣的放大器可以是單級或多級放大器。例如，所示出的功率放大器(814A和814B)是三級放大器。此外，F(xiàn)EM 800可以包括一個或多個濾波器(未示出)。在某些實施例中，如這里所述，F(xiàn)EM 800的組件的一些或全部利用SiGe BiCMOS技術被集成在單個裸芯中。
[0141]圖9提供根據(jù)這里所公開的一個或多個實施例的集成的前端模塊900的示意圖。FEM 900是被配置為在2.4GHz頻帶(g頻帶)和5GHz頻帶(a頻帶)兩者中操作的雙頻帶模塊。盡管示出的FEM 900在雙頻帶2.4GHz和5GHz FEM的上下文中被描述，但是應理解的是，這里所述的特征在被配置用于在一個或多個其它頻帶中操作的前端模塊具有適用性。
[0142]FEM 900包括耦接到具有四個位置的開關的天線端口 995。天線的兩個位置對應于前端模塊的接收器路徑，一個用于2.4GHz頻帶，以及另一個用于5GHz頻帶。開關剩下的兩個位置對應于FEM 900的發(fā)送器路徑，類似于接收器部分，每個用于相關頻帶的一個。FEM 900包括與操作的g頻帶模式有關的兩級功率放大器914A以及與操作的a頻帶模式有關的三級放大器914B。發(fā)送器部分的每個頻帶可以包括用于無線裝置的功率放大器和例如天線或其它組件之間的匹配阻抗的一個或多個匹配的濾波器。FEM 900還包括用于控制諸如開關902的前端模塊的一個或多個元件的控制邏輯模塊922。
[0143]FEM 900包括檢測器模塊924，所述檢測器模塊924用于檢測發(fā)送器部分的一個或多個線上的信號以提供用于輸出功率調整的數(shù)據(jù)。與檢測器模塊924有關，F(xiàn)EM 900可以包括一個或多個耦合器(925A、925B)，諸如定向耦合器，或其它類型的耦合器。耦合器925A、925B使能發(fā)送器部分和檢測器模塊924之間的功率耦合。在一些實現(xiàn)方式中，功率檢測可以在驅動和輸出級之間的級間匹配電路處實現(xiàn)。在中間級處的功率檢測可以大體上與實際輸出功率成比例。此外，通過在除了放大器的輸出以外的位置處耦接到發(fā)送器部分可以有利地提供與天線失配中的至少部分隔離，使得功率讀取的穩(wěn)定性得到提高。
[0144]在某些實施例中，集成的前端模塊(例如，F(xiàn)EM 900)可以包括具有高電阻率部分的硅基底以及被布置在所述硅基底上、在所述高電阻率部分上面的具有硅或硅-鍺合金基極的特征的雙極型晶體管。高電阻率部分可以具有大于5000hm*cm的電阻率值。在一些情況中，電阻率可以是近似lkOhm*cm。此外，集成的前端模塊可以包括開關，所述開關可以是SP4T或SP5T開關。
[0145]雙極型晶體管可以是功率放大器模塊的一部分。在這種情況下，功率放大器模塊可以包括被配置為在第一頻率頻帶中放大RF信號的第一功率放大器裝置，以及被配置在與第一頻率頻帶分開的第二頻率頻帶中放大RF信號的第二功率放大器裝置。第一頻率頻帶可以包括2.4GHz并且第二頻率頻帶可以包括5GHz。此外，第一功率放大器裝置可以被配置為根據(jù)IEEE 802.llb/g的規(guī)范放大RF信號，并且第二功率放大器裝置可以被配置為根據(jù)IEEE 802.lla/ac規(guī)范放大RF信號。在一些情況中，功率放大器模塊包括多級功率放大器。關于一些實現(xiàn)方式，第一功率放大器裝置是兩級功率放大器并且第二功率放大器裝置是三級功率放大器。在一些配置中，前端模塊包括至少部分耦接到功率放大器模塊的功率檢測器模塊。
[0146]在一些設計中，前端模塊可以包括被布置在硅基底上面的至少一個無源器件。此夕卜，前端模塊可以包括低噪聲放大器模塊。在一些實現(xiàn)方式中，低噪聲放大器模塊可以包括低噪聲放大器旁路開關。
[0147]半導體裸芯的某些實施例可以包括硅基底，所述硅基底包括高電阻率部分并且被配置為容納多個組件。此外，半導體裸芯可以包括被布置在硅基底上的RF前端電路。該RF前端電路可以包括被布置在高電阻率部分上面的具有硅或硅-鍺合金基極的特征的雙極型晶體管。此外，RF前端電路可以被配置為處理遵照IEEE 802.llac無線通信標準的無線信號。此外，RF前端電路在一些實現(xiàn)方式中包括無源濾波器。
[0148]在某些實施例中，射頻(RF)模塊包括被配置為容納多個組件的封裝基底。此外，RF模塊可以包括被安裝在所述封裝基底上的裸芯。該裸芯可以包括高電阻率基底部分、開關、包括被布置在所述高電阻率基底部分上面的SiGe雙極型晶體管的功率放大器，以及一個或多個無源器件。此外，RF模塊可以包括被配置為在所述裸芯和所述封裝基底之間提供電連接的多個連接器。在一些情況中，封裝基底具有小于3.0mm2的面積并且RF模塊的高度可以小于0.5mm。
[0149]在特定的實施例中，RF器件可以包括被配置為處理RF信號的基帶電路部件以及被布置在具有高電阻率部分的基底上的RF前端電路。RF前端電路可以包括開關、一個或多個無源器件以及包括雙極型晶體管的功率放大器，所述雙極型晶體管被布置在高電阻率部分上面具有硅或硅-鍺合金基極的特征。另外，RF器件可以包括與RF前端電路的至少一部分通信的天線以促進RF信號的發(fā)送和接收。
[0150]這里所公開的前端模塊的實施例可以被配置為符合諸如802.llac(見圖11的802.llac頻帶增益/抑制規(guī)范)的一個或多個無線通信標準的頻帶增益和抑制規(guī)范。在利用砷化鎵基底構建的遵照802.llac的FEM中，共存濾波可以利用例如五階帶通功率放大器濾波器實現(xiàn)。圖10A示出可以與在2.4GHz頻率處操作的2級GaAs FEM 一起使用的五階帶通濾波器的實施例。圖10A的濾波器包括在半隔離GaAs基底上的高Q電感器。圖10A中所示的各種器件可以取任何所期望的值。例如，在某些實施例中，器件具有等于或近似等于下述的值:C1 = 3.0pF ；C2 = 4.8pF ；C3 = 3.0pF ；C4 = 3.3pF ；C5 = 3.3pF ；L1 = 1.6nH ；L2 = 1.2nH ;和 L3 = 1.2nH。
[0151]由于相應的濾波器實現(xiàn)方式的固有地更高的插入損耗，利用低電阻率塊狀基底在2級SiGe實現(xiàn)方式中可能難以實現(xiàn)滿意的增益/抑制特性。但是，在某些實施例中，可以與六階橢圓濾波一起使用3級SiGe放大器以實現(xiàn)足夠的性能。由于來自更高階濾波和低電阻率塊狀硅基底的損耗的增加，可能需要三級，而不是二級。因此，關于低電阻率的基于SiGe的技術，期望的是利用六階橢圓濾波器實現(xiàn)共存濾波，以便滿足802.llac的規(guī)范。圖10B示出可以在基于SiGe的遵照802.llac的FEM中使用的六階橢圓濾波器的實施例。圖10B所示的各種器件可以取任何所期望的值。例如，在某些實施例中，器件具有等于或近似等于下述的值:C1 = 1.5pF ；C2 = 7.3pF ；C3 = 5.0pF ；L1 = 6.4nH ；L2 = 0.7nH ；L3 = 1.2nH ；L4 = 4.4nH ；L5 = 4.0nH ；and L6 = 5.4nH。
[0152]圖11示出與2級GaAs性能相比的利用如圖10B所示的濾波器的3級低電阻率的SiGe FEM的潛在性能。如圖11所示，在這樣的SiGe實施例中的增益可能需要被提高以滿足在2.4-2.5GHz處的增益要求。這樣的增益增加可以用額外的高頻預驅動級實現(xiàn)，從而需要額外的增益級。這樣的帶內增益斜率問題可以使得低電阻率的基于SiGe的解決方案在某些方面比其它解決方案(例如，基于GaAs的解決方案)較不理想。
[0153]但是如這里所述，高電阻率SiGe的解決方案可以允許遵照802.llac的FEM使用可與2級GaAs的性能相比擬的2級解決方案。這樣的2級解決方案可以有利地提供滿意的性能而不需要額外增加為提供如圖10B所示的6階濾波器所需要的電流消耗、物理尺寸并整體增加電路的復雜性。
[0154]在某些實施例中，集成的前端模塊可以通過提供高電阻率塊狀硅基底的至少一部分并且在高電阻率塊狀硅基底上形成一個或多個晶體管的方法形成。在一些情況中，所述方法還可以包括在一個或多個晶體管周圍注入低電阻率區(qū)域。
[0155]圖12A-12D示出被配置用于FEM模塊的封裝配置的實施例，所述FEM模塊例如包括功率放大器模塊、低噪聲放大器模塊和開關。在圖12A和12C的實施例中，F(xiàn)EM包括兩個單獨的裸芯(被標為“U1”和“U2”)，所述兩個單獨的芯片集體地提供FEM功能。該兩個裸芯在各個區(qū)域處由焊線連接。另外，裸芯通過焊線連接到電路板或鉛框架封裝上的連接墊，所述兩個裸芯被布置在所述電路板或鉛框架封裝上。
[0156]關于圖12B和12D，F(xiàn)EM包括單個集成的裸芯(被標為“U1”)，所述裸芯提供所有必要的FEM功能。圖12B的FEM根據(jù)上述實施例可以是集成的FEM。例如，F(xiàn)EM可以包括BiCMOS SiGe技術，所述技術如上所述可以允許FEM的各種組件的集成。如所示出的，圖12B和12D的FEM相比12A和12C所示的FEM占據(jù)更小的封裝尺寸和輪廓。為容納圖12B和12D的FEM所需要的這種空間上的減小可以允許更加緊湊的無線裝置的設計。隨著對越來越小的電子裝置的需求的增長，將FEM組件集成到單個芯片可能變得越來越是所期望的。
[0157]雖然已經(jīng)描述了集成的前端模塊的各種實施例，但是本領域的普通技術人員應該清楚更多的實施例和實現(xiàn)方式是可能的。例如，結合各種FEM組件的集成的FEM的實施例可以應用到不同類型的無線通信裝置中。另外，集成的FEM的實施例可應用到期望緊湊的、高性能的設計的系統(tǒng)。這里所述的一些實施例可以被與諸如移動電話的無線裝置相關地使用。但是，這里所述的一個或多個特征可以被用于使用RF信號的任何其它系統(tǒng)或設備。
[0158]除非上下文清楚地另外要求，否則貫穿說明書和權利要求，詞語“包括”和“包含”等應以包含性的含義來解釋，而非排他性或窮舉性的含義；也就是說，以“包括但不限于”的含義來解釋。如這里通常使用的，詞語“耦接”指代可以直接連接或通過一個或多個中間元件連接的兩個或多個元件。此外，當在本申請中使用時，詞語“這里”、“在上面”、“在下面”和類似意思的詞語應指代本申請整體，而非本申請的任何特定部分。當上下文允許時，上面的具體實現(xiàn)方式中的、使用單數(shù)或復數(shù)的詞語也可以分別包括復數(shù)或單數(shù)。在提到兩個或多個項的列表時的詞語“或”，該詞語覆蓋對該詞語的全部下列解釋:列表中的任何項，列表中的全部項以及列表中的項的任何組合。
[0159]對本發(fā)明的實施例的上面的詳細描述意圖不是窮舉性的或將本發(fā)明限制為上面公開的精確形式。如相關領域技術人員將理解的，雖然為了說明的目的在上面描述了本發(fā)明的具體實施例和示例，在本發(fā)明的范圍內各種等效修改是可能的。例如，雖然以給定順序呈現(xiàn)過程或塊，替換實施例可以執(zhí)行具有不同順序的步驟的例程，或采用具有不同順序的塊的系統(tǒng)，并且可以刪除、移動、添加、細分、組合和/或修改一些過程或塊?？梢砸远喾N不同方式實現(xiàn)這些過程或塊中的每一個。此外，雖然過程或塊有時被示出為串行執(zhí)行，可替換地，這些過程或塊可以并行執(zhí)行，或可以在不同時間執(zhí)行。
[0160]這里提供的本發(fā)明的教導可以應用于其它系統(tǒng)，而不一定是上面描述的系統(tǒng)?？梢越M合在上面描述的各種實施例的元件和動作以提供進一步的實施例。
[0161]雖然已描述了本發(fā)明的某些實施例，但是這些實施例僅作為示例呈現(xiàn)，并且意圖不是限制本公開的范圍。實際上，這里描述的新方法和系統(tǒng)可以以多種其它形式實施；此夕卜，可以做出這里描述的方法和系統(tǒng)的形式上的各種省略、替代和改變，而不背離本公開的精神。所附權利要求及其等效物意圖覆蓋將落入本公開的范圍和精神內的這種形式或修改。
【權利要求】
1.一種半導體裸芯，包括: 硅基底，具有高電阻率部分；以及 雙極型晶體管，被布置在所述硅基底上、在所述高電阻率部分上面。
2.如權利要求1所述的半導體裸芯，其中，所述雙極型晶體管是具有硅或硅-鍺合金基極的特征的雙極型晶體管。
3.如權利要求1所述的半導體裸芯，其中，所述雙極型晶體管是功率放大器的組件。
4.如權利要求1所述的半導體裸芯，其中，所述雙極型晶體管是用于調節(jié)或產(chǎn)生電子信號的電路的組件。
5.如權利要求1所述的半導體裸芯，其中，所述硅基底包含形成在所述基底的頂表面的第一部分附近至少部分在所述高電阻率部分上面的低電阻率外延層。
6.如權利要求5所述的半導體裸芯，其中，所述低電阻率外延層包含在所述雙極型晶體管的處理期間向外擴散的來自所述晶體管的注入的子集電極區(qū)域的材料。
7.如權利要求5所述的半導體裸芯，其中，所述硅基底的頂表面的至少第二部分包含尚電阻率晶格破壞注入物。
8.如權利要求7所述的半導體裸芯，其中，所述硅基底的頂表面的所述第二部分離開所述雙極型晶體管大于1 μπι。
9.如權利要求7所述的半導體裸芯，還包括被布置在所述高電阻率晶格破壞注入物上面的無源器件。
10.如權利要求1所述的半導體裸芯，其中，所述硅基底包含至少部分圍繞所述雙極型晶體管的低電阻率阱。
11.如權利要求10所述的半導體裸芯，還包括被布置在所述硅基底上、在所述高電阻率部分上面的有源器件，所述低電阻率阱的至少一部分被布置在所述雙極型晶體管和所述有源器件之間，從而至少部分將所述有源器件與所述雙極型晶體管電隔離。
12.如權利要求10所述的半導體裸芯，還包括被布置在所述硅基底上的有源器件和無源器件，其中，所述低電阻率阱被布置為至少部分在所述雙極型晶體管器件與所述有源器件和所述無源器件兩者之間。
13.如權利要求1所述的半導體裸芯，還包括被布置在相反摻雜的高電阻率區(qū)域上面的無源器件。
14.如權利要求1所述的半導體裸芯，其中，所述高電阻率部分具有大于5000hm*cm的電阻率值。
15.如權利要求1所述的半導體裸芯，其中，所述高電阻率部分具有近似lkOhm*cm的電阻率。
16.一種制造半導體裸芯的方法，包括: 提供高電阻率塊狀硅基底的至少一部分；以及 在所述高電阻率塊狀硅基底上形成一個或多個雙極型晶體管。
17.如權利要求16所述的方法，還包括在高電阻率塊狀硅基底的頂表面上注入低電阻率基底以及在所述低電阻率基底上布置一個或多個數(shù)字電路器件。
18.一種射頻(RF)模塊，包括: 封裝基底，被配置為容納多個組件； 裸芯，被安裝在所述封裝基底上，所述裸芯具有高電阻率基底部分、包含被布置在所述高電阻率基底部分上面的SiGe雙極型晶體管的功率放大器、以及一個或多個無源器件；以及 多個連接器，被配置為在所述裸芯和所述封裝基底之間提供電連接。
19.一種半導體裸芯，包括: 具有高電阻率部分的硅基底；以及 FET晶體管，被布置在所述基底上、在所述高電阻率部分上面。
20.如權利要求19所述的半導體裸芯，其中，所述FET晶體管是三阱NMOS器件。
21.如權利要求19所述的半導體裸芯，其中，所述FET晶體管是RF開關的組件。
22.如權利要求19所述的半導體裸芯，其中，所述FET晶體管是混頻器電路的組件。
23.如權利要求19所述的半導體裸芯，其中，所述硅基底具有形成在基底的頂表面的第一部分的附近、在高電阻率部分的至少一部分上面的低電阻率外延層。
24.如權利要求23所述的半導體裸芯，其中，所述低電阻率外延層包含在所述FET晶體管的處理期間向外擴散的來自所述FET晶體管的注入的子集電極區(qū)域的摻雜物。
25.如權利要求23所述的半導體裸芯，其中，硅基底的頂表面的至少第二部分包含高電阻率晶格破壞注入物。
26.如權利要求25所述的半導體裸芯，其中，所述基底的頂表面的所述第二部分離開所述FET晶體管5 μ m到15 μ m。
27.如權利要求25所述的半導體裸芯，還包括被布置在所述高電阻率晶格破壞注入物上面的無源器件。
28.如權利要求23所述的半導體裸芯，其中，所述硅基底的頂表面的至少第二部分包含相反摻雜的高電阻率區(qū)域。
29.如權利要求19所述的半導體裸芯，其中，所述硅基底包含至少部分圍繞所述FET晶體管的低電阻率阱。
30.如權利要求29所述的半導體裸芯，還包括被布置在所述硅基底上、在所述高電阻率部分上面的有源器件，所述低電阻率阱的至少一部分被布置在所述FET晶體管和所述有源器件之間，從而至少部分將所述有源器件與所述FET晶體管電隔離。
31.如權利要求29所述的半導體裸芯，還包括被布置在所述硅基底上的有源器件和無源器件，所述低電阻率阱被布置為至少部分在所述FET晶體管器件與所述有源器件和所述無源器件兩者之間。
32.如權利要求31所述的半導體裸芯，其中，所述低電阻率阱基本上圍繞所述FET晶體管器件。
33.如權利要求19所述的半導體裸芯，還包括被布置在相反摻雜的高電阻率區(qū)域上面的無源器件。
34.如權利要求19所述的半導體裸芯，其中，所述高電阻率部分具有大于5000hm*cm的電阻率值。
35.如權利要求19所述的半導體裸芯，其中，所述高電阻率部分具有近似lkOhm*cm或更大的電阻率。
36.一種制造集成的前端模塊的方法，包括: 提供高電阻率塊狀硅基底的至少一部分；以及 在所述高電阻率塊狀硅基底上形成一個或多個FET晶體管。
37.如權利要求36所述的方法，還包括在高電阻率塊狀硅基底的頂表面上注入低電阻率基底以及在所述低電阻率基底上布置一個或多個數(shù)字電路器件。
38.一種射頻(RF)模塊，包括: 封裝基底，被配置為容納多個組件； 裸芯，被安裝在所述封裝基底上，所述裸芯具有高電阻率基底部分、包含被布置在所述高電阻率基底部分上面的FET晶體管的開關、以及一個或多個無源器件；以及多個連接器，被配置為在所述裸芯和所述封裝基底之間提供電連接。
39.一種半導體裸芯，包括: 具有高電阻率部分的硅基底； 有源RF器件，被布置在基底上、在所述高電阻率部分上面；以及低電阻率阱，至少部分圍繞所述有源RF器件，所述低電阻率阱被布置為離開所述有源RF器件第一距離。
40.如權利要求39所述的半導體裸芯，其中，所述低電阻率阱包含低電阻率擴散以及與所述硅基底的接觸。
41.如權利要求39所述的半導體裸芯，其中，所述低電阻率阱包含p型擴散。
42.如權利要求39所述的半導體裸芯，其中，所述低電阻率阱包含砷注入物。
43.如權利要求39所述的半導體裸芯，其中，所述低電阻率阱包含硼注入物。
44.如權利要求39所述的半導體裸芯，其中，所述有源RF器件是SiGe雙極型晶體管。
45.如權利要求39所述的半導體裸芯，其中，所述有源RF器件是三阱NMOS器件。
46.如權利要求39所述的半導體裸芯，其中，所述有源RF器件是pFET器件。
47.如權利要求39所述的半導體裸芯，其中，所述第一距離在1μ m和5 μ m之間。
48.如權利要求39所述的半導體裸芯，其中，所述第一距離在5μ m和10 μ m之間。
49.如權利要求39所述的半導體裸芯，其中，所述第一距離在ΙΟμπι和15μπι之間。
50.如權利要求39所述的半導體裸芯，其中，所述第一距離大于15μπι。
51.如權利要求39所述的半導體裸芯，還包括低電阻率外延層。
52.如權利要求39所述的半導體裸芯，還包含具有相對較高的電阻以及較差的自由載流子傳導屬性的高電阻率非晶硅層。
53.如權利要求39所述的半導體裸芯，還包含高電阻率多晶硅層。
54.如權利要求39所述的半導體裸芯，還包含被布置為離開所述器件第二距離的晶格破壞注入物。
55.如權利要求54所述的半導體裸芯，其中，所述晶格破壞注入物包含氬。
56.如權利要求54所述的半導體裸芯，其中，所述第二距離大于所述第一距離。
57.如權利要求54所述的半導體裸芯，其中，所述第二距離在1μ m和5 μ m之間。
58.如權利要求54所述的半導體裸芯，其中，所述第二距離在5μ m和10 μ m之間。
59.如權利要求54所述的半導體裸芯，其中，所述第二距離大于10μπι。
60.如權利要求54所述的半導體裸芯，其中，所述晶格破壞注入物被布置為緊靠低電阻率阱的至少一部分。
61.如權利要求39所述的半導體裸芯，還包括被布置在所述有源RF器件和所述低電阻率區(qū)域之間的一個或多個溝槽。
62.如權利要求61所述的半導體裸芯，其中，所述一個或多個溝槽由兩個溝槽組成。
63.如權利要求39所述的半導體裸芯，其中，所述第一距離足夠大以基本上消除所述有源RF器件和所述低電阻率阱之間的寄生耦合。
64.一種制造半導體裸芯的方法，包括: 提供尚電阻率塊狀娃基底的至少一部分； 在所述高電阻率塊狀硅基底上面形成一個或多個有源RF器件；以及 在所述高電阻率塊狀硅基底的頂表面上離開所述一個或多個有源RF器件第一距離注入低電阻率阱。
65.如權利要求64所述的方法，還包括離開所述一個或多個有源RF器件第二距離注入高電阻率注入物。
66.如權利要求65所述的方法其中，所述第二距離大于10μπι。
67.如權利要求65所述的方法其中，所述第二距離大于所述第一距離。
68.如權利要求64所述的方法，其中，所述第一距離在5μ m和15 μ m之間。
69.—種半導體晶片，包括: 具有位于頂平面中的頂表面的第一雜質類型的高電阻率塊狀硅基底； 至少部分被布置在所述頂平面下面的第二雜質類型的晶體管子集電極區(qū)域； 被布置在頂表面的附近并且位于與所述頂平面平行的平面中的所述第二雜質類型的低電阻率外延層；以及 被布置在所述頂表面附近并且延伸到所述頂平面下面的所述第一雜質類型的低電阻率阱，所述低電阻率阱的位置離開所述晶體管子集電極區(qū)域一段距離。
70.如權利要求69所述的晶片，其中，所述低電阻率阱基本上圍繞所述晶體管子集電極區(qū)域。
71.如權利要求69所述的晶片，其中，所述第一雜質類型是p型并且所述第二雜質類型是η型。
72.如權利要求69所述的晶片，其中，所述第一雜質類型是η型并且所述第二雜質類型是Ρ型。
73.如權利要求69所述的晶片，其中，位于所述低電阻率阱和所述晶體管子集電極區(qū)域之間的區(qū)域具有高于所述低電阻率阱和所述子集電極區(qū)域兩者的電阻率特性。
74.如權利要求69所述的晶片，還包括被布置在所述子集電極區(qū)域和所述低電阻率阱之間并延伸到所述頂平面下面的溝槽。
75.如權利要求74所述的晶片，其中，所述溝槽通過將所述高電阻率塊狀硅基底的一部分刻蝕掉而形成。
76.如權利要求69所述的晶片，其中，所述子集電極區(qū)域是被布置在所述高電阻率塊狀硅基底上面的SiGe雙極型晶體管的組件。
77.如權利要求69所述的晶片，其中，所述低電阻率阱包括砷注入物。
78.如權利要求69所述的晶片，其中，所述低電阻率阱包括硼注入物。
79.如權利要求69所述的晶片，還包括被布置在所述高電阻率塊狀硅基底的頂表面附近的高電阻率處理物。
80.如權利要求79所述的晶片，其中，所述高電阻率處理物的位置離開所述晶體管子集電極區(qū)域的距離大于所述低電阻率阱的位置離開所述晶體管子集電極區(qū)域的距離。
81.如權利要求79所述的晶片，其中，所述高電阻率處理物包含晶格破壞注入物。
82.如權利要求79所述的晶片，其中，所述高電阻率處理物包含氬注入物。
83.如權利要求79所述的晶片，其中，所述高電阻率處理物包含非晶硅層。
84.如權利要求79所述的晶片，其中，所述高電阻率處理物包含多晶硅層。
85.如權利要求69所述的晶片，其中，所述低電阻率外延層至少部分通過來自所述子集電極區(qū)域的雜質的向外擴散而形成。
86.如權利要求69所述的晶片，其中，所述距離在5μπι和10 μm之間。
87.一種半導體晶片，包括: 具有位于頂平面中的頂表面的第一雜質類型的高電阻率塊狀硅基底； 摻雜的漏極區(qū)域和摻雜的源極區(qū)域，所述漏極區(qū)域和源極區(qū)域的每一個是第二雜質類型并延伸到所述頂平面下面； 被布置在頂表面的附近并且位于與所述頂平面平行的平面中的所述第二雜質類型的低電阻率外延層；以及 被布置在所述頂表面附近并且延伸到所述頂平面下面的所述第一雜質類型的低電阻率阱，所述低電阻率阱的位置離開所述摻雜的漏極區(qū)域和源極區(qū)域兩者至少一段距離。
88.如權利要求87所述的晶片，其中，所述第一雜質類型是ρ型并且所述第二雜質類型是η型。
89.如權利要求87所述的晶片，其中，所述第一雜質類型是η型并且所述第二雜質類型是Ρ型。
90.如權利要求87所述的晶片，還包括被布置在所述摻雜的漏極區(qū)域和源極區(qū)域與所述低電阻率阱之間的溝槽。
91.如權利要求90所述的晶片，所述溝槽通過將所述高電阻率塊狀硅基底的一部分刻蝕掉而形成。
92.如權利要求87所述的晶片，其中，所述摻雜的漏極區(qū)域和源極區(qū)域是被布置在所述高電阻率塊狀基底上面的FET晶體管的組件。
93.如權利要求87所述的晶片，其中，所述低電阻率阱包含砷注入物。
94.如權利要求87所述的晶片，其中，所述低電阻率阱包含硼注入物。
95.如權利要求87所述的晶片，還包括被布置在所述高電阻率塊狀硅基底的頂表面附近的高電阻率處理物。
96.如權利要求95所述的晶片，其中，所述高電阻率處理物的位置離開摻雜的漏極區(qū)域和摻雜的源極區(qū)域的距離大于所述低電阻率阱的位置離開所述摻雜的漏極區(qū)域和源極區(qū)域的距離。
97.如權利要求95所述的晶片，其中，所述高電阻率處理物包括晶格破壞注入物。
98.如權利要求95所述的晶片，其中，所述高電阻率處理物包含氬注入物。
99.如權利要求95所述的晶片，其中，所述高電阻率處理物包含非晶硅層。
100.如權利要求95所述的晶片，其中，所述高電阻率處理物包含多晶硅層。
101.—種集成的肖U端申旲塊，包括: 具有高電阻率部分的硅基底；以及 被布置在所述硅基底上、在所述高電阻率部分上面的具有硅或硅-鍺合金基極的特征的雙極型晶體管。
102.如權利要求101所述的前端模塊，還包括被布置在所述硅基底上的開關。
103.如權利要求102所述的前端模塊，其中，所述開關是SP4T開關。
104.如權利要求102所述的前端模塊，其中，所述開關是SP5T開關。
105.如權利要求101所述的前端模塊，其中，所述雙極型晶體管是功率放大器模塊的一部分。
106.如權利要求105所述的前端模塊，其中，所述功率放大器模塊包含被配置為在第一頻率頻帶中放大RF信號的第一功率放大器裝置以及被配置為在與所述第一頻率頻帶分開的第二頻率頻帶中放大RF信號的第二功率放大器裝置。
107.如權利要求106所述的前端模塊，其中，2.4GHz被包含在所述第一頻率頻帶中，并且5GHz被包含在所述第二頻率頻帶中。
108.如權利要求106所述的前端模塊，其中，所述第一功率放大器裝置被配置為根據(jù)IEEE 802.llb/g規(guī)范放大RF信號并且所述第二功率放大器裝置被配置為根據(jù)IEEE802.lla/ac規(guī)范放大RF信號。
109.如權利要求106所述的前端模塊，其中，所述第一功率放大器裝置是兩級功率放大器并且所述第二功率放大器裝置是三級功率放大器。
110.如權利要求105所述的前端模塊，其中，所述功率放大器模塊包含多級功率放大器。
111.如權利要求105所述的前端模塊，還包括至少部分耦接到所述功率放大器模塊的功率檢測器模塊。
112.如權利要求101所述的前端模塊，還包括被布置在所述硅基底上面的至少一個無源器件。
113.如權利要求101所述的前端模塊，其中，所述高電阻率部分具有大于5000hm*cm的電阻率值。
114.如權利要求101所述的前端模塊，其中，所述高電阻率部分具有近似lkOhm*cm的電阻率。
115.如權利要求101所述的前端模塊，還包括低噪聲放大器模塊。
116.如權利要求115所述的前端模塊，其中，所述低噪聲放大器模塊包含低噪聲放大器旁路開關。
117.—種制造集成的前端模塊的方法，包括: 提供高電阻率塊狀硅基底的至少一部分；以及 在所述高電阻率塊狀硅基底上形成一個或多個晶體管。
118.如權利要求117所述的方法，還包括在所述一個或多個晶體管周圍注入低電阻率區(qū)域。
119.一種半導體裸芯，包括: 硅基底，包含高電阻率部分并且被配置為容納多個組件；以及 RF前端電路，被布置在所述硅基底上，所述RF前端電路包含被布置在所述高電阻率部分上面的具有硅或硅-鍺合金基極的特征的雙極型晶體管。
120.如權利要求119所述的半導體裸芯，其中，所述RF前端電路被配置為遵照所述IEEE 802.1 lac無線通信標準處理無線信號。
121.如權利要求119所述的半導體裸芯，其中，所述RF前端電路包含無源濾波器。
122.一種射頻(RF)模塊，包括: 封裝基底，被配置為容納多個組件； 裸芯，被安裝在所述封裝基底上，所述裸芯具有高電阻率基底部分、開關、包含被布置在所述高電阻率基底部分上面的SiGe雙極型晶體管的功率放大器以及一個或多個無源器件；以及 被配置為在所述裸芯和所述封裝基底之間提供電連接的多個連接器。
123.如權利要求122所述的RF模塊，其中，所述封裝基底具有小于3.0mm 2的面積。
124.如權利要求122所述的RF模塊，還包括高度，所述高度小于0.5mm。
125.一種射頻(RF)器件，包括: 基帶電路部件，被配置為處理RF信號； RF前端電路，被布置在具有高電阻率部分的基底上，所述RF前端電路包含開關、一個或多個無源器件以及功率放大器，所述功率放大器包含被布置在所述高電阻率部分上面的具有硅或硅-鍺合金基極的特征的雙極型晶體管；以及 天線，與所述RF前端電路的至少一部分通信以促進所述RF信號的發(fā)送和接收。
【文檔編號】H01L29/78GK104508827SQ201380040230
【公開日】2015年4月8日 申請日期:2013年6月25日 優(yōu)先權日:2012年6月28日
【發(fā)明者】M.J.麥克帕特林, M.M.多爾蒂 申請人:天工方案公司