晶圓級芯片tsv封裝結構及其封裝方法
【專利摘要】本發(fā)明公開了一種晶圓級芯片的TSV封裝結構及其封裝方法，該TSV封裝結構包括若干個芯片單元，每個芯片單元包括硅層，硅層上形成有若干個TSV深孔，每個TSV深孔的底部下方形成有金屬焊墊，且TSV深孔的最大直徑小于金屬焊墊的最小邊長，硅層、TSV深孔的底部和側壁上都覆蓋有一層絕緣層，TSV深孔的底部上覆蓋的絕緣層上開設有一個窗口，絕緣層和窗口上覆蓋形成一金屬層，金屬層腐蝕形成設計的金屬線路，金屬焊墊通過金屬線路與外界進行電性聯(lián)通。本發(fā)明能夠減少成本，提高TSV深孔部位金屬的覆蓋性，從而提高高深寬比TSV深孔的封裝良率。
【專利說明】晶圓級芯片TSV封裝結構及其封裝方法

【技術領域】
[0001]本發(fā)明涉及一種半導體芯片的晶圓級封裝結構及封裝方法，尤其涉及一種利用銅金屬做聯(lián)通線路和焊盤的晶圓級芯片TSV封裝結構及其封裝方法。

【背景技術】
[0002]晶圓級封裝(Wafer Level Packaging ;WLP)是IC封裝方式的一種,是整片晶圓生產(chǎn)完成后，直接在晶圓上進行封裝，完成之后才切割制成單顆1C。
[0003]目前，在半導體芯片的晶圓級封裝過程中，通常采用鋁作為金屬線路和焊盤的材料，但需要形成一定厚度的鋁金屬層才能保證線路順利導通。在一些高深寬比TSV深孔的封裝中，由于鋁金屬的覆蓋性不佳，在濺鍍鋁金屬后，TSV深底部的金屬焊墊上仍無鋁金屬覆蓋，導致金屬焊墊電路無法與外界進行電性聯(lián)通。


【發(fā)明內容】

[0004]為了解決上述技術問題，本發(fā)明提出一種晶圓級芯片TSV封裝結構及其封裝方法，能夠減少成本，提高TSV深孔部位金屬的覆蓋性，從而提高高深寬比TSV深孔的封裝良率。
[0005]本發(fā)明的技術方案是這樣實現(xiàn)的:
[0006]一種晶圓級芯片的TSV封裝結構，包括若干個芯片單元，每個芯片單元包括硅層，所述硅層上形成有若干個TSV深孔，每個TSV深孔的底部下方形成有金屬焊墊，且所述TSV深孔的最大直徑小于所述金屬焊墊的最小邊長，所述硅層、所述TSV深孔的底部和側壁上都覆蓋有一層絕緣層，所述TSV深孔的底部上覆蓋的絕緣層上開設有一個窗口，所述絕緣層和所述窗口上覆蓋形成一金屬層，所述金屬層腐蝕形成設計的金屬線路，所述金屬焊墊通過所述金屬線路與外界進行電性聯(lián)通。
[0007]作為本發(fā)明的進一步改進，所述TSV深孔貫穿所述硅層，所述TSV深孔為沿其底部到其開口的直徑逐漸變小的斜孔和沿其底部到其開口的直徑均相等的直孔中的一種，且所述TSV深孔的深度不大于所述硅層的厚度。
[0008]作為本發(fā)明的進一步改進，所述窗口的直徑不大于所述TSV深孔的底部的直徑；所述窗口的深度不小于所述絕緣層的厚度。
[0009]作為本發(fā)明的進一步改進，所述金屬層包括一層阻擋層和一層銅金屬層，所述銅金屬層位于所述阻擋層背向所述絕緣層的一側。
[0010]作為本發(fā)明的進一步改進，所述金屬線路包括在所述硅層表面的絕緣層上形成的第一金屬線路、在所述TSV深孔的側壁的絕緣層上形成的第二金屬線路和在所述窗口內形成的第三金屬線路；所述第一金屬線路延伸形成設定大小的圓形接觸點，所述第二金屬線路覆蓋住所述側壁上的絕緣層，所述第三金屬線路覆蓋住所述底部上的絕緣層，并透入覆蓋住所述窗口，所述金屬焊墊通過所述第一、第二、第三金屬線路與外界進行電性聯(lián)通。
[0011]作為本發(fā)明的進一步改進，所述阻擋層為鈦金屬層和鈦銅合金層中的一種。
[0012]一種晶圓級芯片的TSV封裝結構的封裝方法，包括如下步驟:
[0013]I)提供包含若干個所述芯片單元的晶圓，每個芯片單元包括硅層，所述硅層的表面上形成有若干個TSV深孔，且每個TSV深孔的底部下方形成有金屬焊墊，所述金屬焊墊的最小邊長大于所述TSV深孔的最大直徑；
[0014]2)通過物理和化學方法中一種，在所述硅層接觸到外界空氣的表面上覆蓋一層絕緣層，且所述絕緣層覆蓋住所述TSV深孔的底部和側壁；
[0015]3)通過物理和化學方法中的至少一種，在所述TSV深孔的底部上覆蓋的絕緣層上開設一個窗口，使所述金屬焊墊與外界可以接觸；
[0016]4)通過物理和化學方法中的至少一種，在步驟3形成的絕緣層的表面和所述窗口上沉積形成金屬層，所述金屬層包括先沉積形成的一層阻擋層和在所述阻擋層上沉積形成的一層銅金屬層；
[0017]5)將步驟4所形成的金屬層腐蝕成設計的金屬線路，所述金屬線路包括在所述硅層表面的絕緣層上形成的第一金屬線路、在所述TSV深孔的側壁的絕緣層上形成的第二金屬線路和在所述窗口內形成的第三金屬線路；所述第一金屬線路延伸形成設定大小的圓形接觸點，所述第二金屬線路覆蓋住所述側壁上的絕緣層，所述第三金屬線路覆蓋住所述底部上的絕緣層，并透入覆蓋住所述窗口，所述金屬焊墊通過所述第一、第二、第三金屬線路與外界進行電性聯(lián)通；
[0018]作為本發(fā)明的進一步改進，所述阻擋層為鈦金屬層和鈦銅合金層中的一種。
[0019]作為本發(fā)明的進一步改進，通過光刻顯影、藥液腐蝕和干法刻蝕金屬方式中的至少一種將步驟4所形成的金屬層腐蝕成設計的金屬線路。
[0020]本發(fā)明的有益效果是:本發(fā)明提供一種晶圓級芯片TSV封裝結構及其封裝方法，首先，在晶圓芯片單元的硅層、TSV深孔的底部和側壁上都覆蓋有一層絕緣層；接著，在TSV深孔的底部上覆蓋的絕緣層上開設有一個窗口，在絕緣層和窗口上覆蓋形成一金屬層，金屬層包括阻擋層和和銅金屬層，阻擋層可為鈦金屬層和鈦銅合金層中的一種；最后，將金屬層腐蝕形成設計好的金屬線路，從而使金屬焊墊通過金屬線路與外界進行電性聯(lián)通。上述結構中，由于銅的導電性比鋁優(yōu)良，導通電路所需要的銅金屬層厚度要遠小于鋁金屬層，因此使用銅金屬的綜合成本要小于鋁金屬。此外，對于深度較大的TSV深孔的濺鍍，銅金屬的覆蓋性要比鋁金屬優(yōu)良，從而也提高了高深寬比TSV深孔的封裝良率。

【專利附圖】

【附圖說明】
[0021]圖1為本發(fā)明結構示意圖；
[0022]圖2為圖1中A處放大結構示意圖；
[0023]圖3為圖2中B-B向剖面結構示意圖；
[0024]圖4為圖3中C處放大結構示意圖。
[0025]結合附圖，作以下說明:
[0026]I——芯片單元 2——TSV深孔
[0027]3——金屬焊墊 4——絕緣層
[0028]5——窗口6——阻擋層
[0029]7——銅金屬層 8——金屬線路
[0030]9——接觸點10——硅層

【具體實施方式】
[0031]如圖1、圖2、圖3和圖4所示，一種晶圓級芯片的TSV封裝結構，包括若干個芯片單元I，每個芯片單元包括硅層10，所述硅層上形成有若干個TSV深孔2，每個TSV深孔的底部下方形成有金屬焊墊3，且所述TSV深孔的最大直徑小于所述金屬焊墊的最小邊長，所述硅層、所述TSV深孔的底部和側壁上都覆蓋有一層絕緣層4，所述TSV深孔的底部上覆蓋的絕緣層上開設有一個窗口 5，所述絕緣層和所述窗口上覆蓋形成一金屬層，所述金屬層腐蝕形成設計的金屬線路8，所述金屬焊墊通過所述金屬線路與外界進行電性聯(lián)通。
[0032]優(yōu)選的，所述TSV深孔貫穿所述硅層，所述TSV深孔為沿其底部到其開口的直徑逐漸變小的斜孔和沿其底部到其開口的直徑均相等的直孔中的一種，且所述TSV深孔的深度不大于所述硅層的厚度。
[0033]優(yōu)選的，所述窗口的直徑不大于所述TSV深孔的底部的直徑；所述窗口的深度不小于所述絕緣層的厚度。
[0034]優(yōu)選的，所述金屬層包括一層阻擋層6和一層銅金屬層7，所述銅金屬層位于所述阻擋層背向所述絕緣層的一側。
[0035]優(yōu)選的，所述金屬線路包括在所述硅層表面的絕緣層上形成的第一金屬線路、在所述TSV深孔的側壁的絕緣層上形成的第二金屬線路和在所述窗口內形成的第三金屬線路；所述第一金屬線路延伸形成設定大小的圓形接觸點9，所述第二金屬線路覆蓋住所述側壁上的絕緣層，所述第三金屬線路覆蓋住所述底部上的絕緣層，并透入覆蓋住所述窗口，所述金屬焊墊通過所述第一、第二、第三金屬線路與外界進行電性聯(lián)通。
[0036]優(yōu)選的，所述阻擋層為鈦金屬層和鈦銅合金層中的一種。
[0037]—種晶圓級芯片的TSV封裝結構的封裝方法，包括如下步驟:
[0038]I)提供包含若干個所述芯片單元的晶圓，每個芯片單元包括硅層，所述硅層的表面上形成有若干個TSV深孔，且每個TSV深孔的底部下方形成有金屬焊墊，所述金屬焊墊的最小邊長大于所述TSV深孔的最大直徑；
[0039]2)通過物理和化學方法中一種，在所述硅層接觸到外界空氣的表面上覆蓋一層絕緣層，且所述絕緣層覆蓋住所述TSV深孔的底部和側壁；
[0040]3)通過物理和化學方法中的至少一種，在所述TSV深孔的底部上覆蓋的絕緣層上開設一個窗口，使所述金屬焊墊與外界可以接觸；
[0041]4)通過物理和化學方法中的至少一種，在步驟3形成的絕緣層的表面和所述窗口上沉積形成金屬層，所述金屬層包括先沉積形成的一層阻擋層和在所述阻擋層上沉積形成的一層銅金屬層；
[0042]5)將步驟4所形成的金屬層腐蝕成設計的金屬線路，所述金屬線路包括在所述硅層表面的絕緣層上形成的第一金屬線路、在所述TSV深孔的側壁的絕緣層上形成的第二金屬線路和在所述窗口內形成的第三金屬線路；所述第一金屬線路延伸形成設定大小的圓形接觸點，所述第二金屬線路覆蓋住所述側壁上的絕緣層，所述第三金屬線路覆蓋住所述底部上的絕緣層，并透入覆蓋住所述窗口，所述金屬焊墊通過所述第一、第二、第三金屬線路與外界進行電性聯(lián)通；
[0043]優(yōu)選的，所述阻擋層為鈦金屬層和鈦銅合金層中的一種。
[0044]優(yōu)選的，通過光刻顯影、藥液腐蝕和干法刻蝕金屬方式中的至少一種將步驟4所形成的金屬層腐蝕成設計的金屬線路。
[0045]綜上，本發(fā)明晶圓級芯片的TSV封裝結構及其封裝方法，首先，在晶圓芯片單元的硅層、TSV深孔的底部和側壁上都覆蓋有一層絕緣層；接著，在TSV深孔的底部上覆蓋的絕緣層上開設有一個窗口，在絕緣層和窗口上覆蓋形成一金屬層，金屬層包括阻擋層和和銅金屬層，阻擋層可為鈦金屬層和鈦銅合金層中的一種；最后，將金屬層腐蝕形成設計好的金屬線路，從而使金屬焊墊通過金屬線路與外界進行電性聯(lián)通。上述結構中，由于銅的導電性比鋁優(yōu)良，導通電路所需要的銅金屬層厚度要遠小于鋁金屬層，因此使用銅金屬的綜合成本要小于鋁金屬。此外，對于深度較大的TSV深孔的濺鍍，銅金屬的覆蓋性要比鋁金屬優(yōu)良，從而也提高了高深寬比TSV深孔的封裝良率。
[0046]以上實施例是參照附圖，對本發(fā)明的優(yōu)選實施例進行詳細說明。本領域的技術人員通過對上述實施例進行各種形式上的修改或變更，但不背離本發(fā)明的實質的情況下，都落在本發(fā)明的保護范圍之內。
【權利要求】
1.一種晶圓級芯片的TSV封裝結構，包括若干個芯片單元(1)，每個芯片單元包括硅層(10)，所述硅層上形成有若干個TSV深孔(2)，每個TSV深孔的底部下方形成有金屬焊墊(3)，且所述TSV深孔的最大直徑小于所述金屬焊墊的最小邊長，所述硅層、所述TSV深孔的底部和側壁上都覆蓋有一層絕緣層(4)，其特征在于:所述TSV深孔的底部上覆蓋的絕緣層上開設有一個窗口( 5 )，所述絕緣層和所述窗口上覆蓋形成一金屬層，所述金屬層腐蝕形成設計的金屬線路(8)，所述金屬焊墊通過所述金屬線路與外界進行電性聯(lián)通。
2.根據(jù)權利要求1所述的晶圓級芯片TSV封裝結構，其特征在于:所述TSV深孔貫穿所述硅層，所述TSV深孔為沿其底部到其開口的直徑逐漸變小的斜孔和沿其底部到其開口的直徑均相等的直孔中的一種，且所述TSV深孔的深度不大于所述硅層的厚度。
3.根據(jù)權利要求2所述的晶圓級芯片TSV封裝結構，其特征在于:所述窗口的直徑不大于所述TSV深孔的底部的直徑；所述窗口的深度不小于所述絕緣層的厚度。
4.根據(jù)權利要求3所述的晶圓級芯片TSV封裝結構，其特征在于:所述金屬層包括一層阻擋層(6)和一層銅金屬層(7)，所述銅金屬層位于所述阻擋層背向所述絕緣層的一側。
5.根據(jù)權利要求4所述的晶圓級芯片TSV封裝結構，其特征在于:所述金屬線路包括在所述硅層表面的絕緣層上形成的第一金屬線路、在所述TSV深孔的側壁的絕緣層上形成的第二金屬線路和在所述窗口內形成的第三金屬線路；所述第一金屬線路延伸形成設定大小的圓形接觸點(9)，所述第二金屬線路覆蓋住所述側壁上的絕緣層，所述第三金屬線路覆蓋住所述底部上的絕緣層，并透入覆蓋住所述窗口，所述金屬焊墊通過所述第一、第二、第三金屬線路與外界進行電性聯(lián)通。
6.根據(jù)權利要求4所述的晶圓級芯片TSV封裝結構，其特征在于:所述阻擋層為鈦金屬層和鈦銅合金層中的一種。
7.—種如權利要求5所述的晶圓級芯片的TSV封裝結構的封裝方法，其特征在于，包括如下步驟: 1)提供包含若干個所述芯片單元的晶圓，每個芯片單元包括硅層，所述硅層的表面上形成有若干個TSV深孔，且每個TSV深孔的底部下方形成有金屬焊墊，所述金屬焊墊的最小邊長大于所述TSV深孔的最大直徑； 2)通過物理和化學方法中一種，在所述硅層接觸到外界空氣的表面上覆蓋一層絕緣層，且所述絕緣層覆蓋住所述TSV深孔的底部和側壁； 3)通過物理和化學方法中的至少一種，在所述TSV深孔的底部上覆蓋的絕緣層上開設一個窗口，使所述金屬焊墊與外界可以接觸； 4)通過物理和化學方法中的至少一種，在步驟3形成的絕緣層的表面和所述窗口上沉積形成金屬層，所述金屬層包括先沉積形成的一層阻擋層和在所述阻擋層上沉積形成的一層銅金屬層； 5)將步驟4所形成的金屬層腐蝕成設計的金屬線路，所述金屬線路包括在所述硅層表面的絕緣層上形成的第一金屬線路、在所述TSV深孔的側壁的絕緣層上形成的第二金屬線路和在所述窗口內形成的第三金屬線路；所述第一金屬線路延伸形成設定大小的圓形接觸點，所述第二金屬線路覆蓋住所述側壁上的絕緣層，所述第三金屬線路覆蓋住所述底部上的絕緣層，并透入覆蓋住所述窗口，所述金屬焊墊通過所述第一、第二、第三金屬線路與外界進行電性聯(lián)通。
8.根據(jù)權利要求6所述的晶圓級芯片的TSV封裝結構的封裝方法，其特征在于:所述阻擋層為鈦金屬層和鈦銅合金層中的一種。
9.根據(jù)權利要求6所述的晶圓級芯片的TSV封裝結構的封裝方法，其特征在于:通過光刻顯影、藥液腐蝕和干法刻蝕金屬方式中的至少一種將步驟4所形成的金屬層腐蝕成設計的金屬線路。
【文檔編號】H01L23/48GK104465564SQ201410003908
【公開日】2015年3月25日 申請日期:2014年1月6日 優(yōu)先權日:2014年1月6日
【發(fā)明者】王曄曄, 范俊, 沈建樹, 張春艷, 黃小花, 戴青, 陸明, 廖建亞, 朱琳, 張良 申請人:昆山西鈦微電子科技有限公司