包括垂直溝道pmos晶體管的可變電阻存儲(chǔ)器件及其制造方法
【專利摘要】提供一種具有垂直溝道的半導(dǎo)體器件、包括所述半導(dǎo)體器件的可變電阻存儲(chǔ)器件以及所述半導(dǎo)體器件的制造方法。具有垂直溝道的所述半導(dǎo)體器件包括：垂直柱體，形成在半導(dǎo)體襯底上，并且包括內(nèi)部部分和包圍內(nèi)部部分的外部部分；結(jié)區(qū)，形成在垂直柱體的外部部分中；以及柵極，被形成為包圍垂直柱體。垂直柱體的內(nèi)部部分具有比垂直柱體的外部部分小的晶格常數(shù)。
【專利說明】包括垂直溝道PMOS晶體管的可變電阻存儲(chǔ)器件及其制造方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2013年8月19日向韓國知識(shí)產(chǎn)權(quán)局提交的申請?zhí)枮?0-2013-0097818的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過弓I用合并于此。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明構(gòu)思涉及一種半導(dǎo)體集成電路器件及其制造方法，更具體而言，涉及一種包括具有垂直溝道的PMOS晶體管的可變電阻存儲(chǔ)器件及其制造方法。

【背景技術(shù)】
[0004]隨著移動(dòng)數(shù)字信息通信和電子消費(fèi)行業(yè)的快速發(fā)展，對現(xiàn)有的電荷控制的器件的研究會(huì)遇到限制。因而，需要發(fā)展非現(xiàn)有的電荷控制的器件的新功能的存儲(chǔ)器件。具體地，需要開發(fā)具有大容量、超高速度、以及超低功率的下一代存儲(chǔ)器件，以滿足對主信息裝置中的大容量的存儲(chǔ)器的需求。
[0005]目前，利用電阻器件作為存儲(chǔ)媒介的可變電阻存儲(chǔ)器件已經(jīng)被提出了作為下一代存儲(chǔ)器件?？勺冸娮璐鎯?chǔ)器件的典型的實(shí)例是相變隨機(jī)存取存儲(chǔ)器(PCRAM)、電阻RAM(ReRAM)、以及磁阻 RAM (MRAM)0
[0006]每個(gè)可變電阻存儲(chǔ)器件可以包括開關(guān)器件和電阻器件，并且可以根據(jù)電阻器件的狀態(tài)來存儲(chǔ)數(shù)據(jù)“O”或“I”。
[0007]即使在可變電阻存儲(chǔ)器件中，優(yōu)先改善集成密度，并且在有限的和小的面積中集成盡可能多的存儲(chǔ)器單元。
[0008]為了滿足要求，可變電阻存儲(chǔ)器件也采用三維(3D)晶體管結(jié)構(gòu)。3D晶體管可以包括溝道和包圍柵，所述溝道沿與半導(dǎo)體襯底的表面垂直的方向延伸，所述包圍柵被形成為包圍溝道。
[0009]3D晶體管需要高操作電流以保持高電阻可變特性。


【發(fā)明內(nèi)容】

[0010]根據(jù)本發(fā)明構(gòu)思的一個(gè)示例性實(shí)施例，提供了一種半導(dǎo)體器件。所述半導(dǎo)體器件可以包括:垂直柱體,形成在半導(dǎo)體襯底上并且包括內(nèi)部部分和包圍內(nèi)部部分的外部部分；結(jié)區(qū)，形成在垂直柱體的外部部分中；以及柵極，被形成為包圍垂直柱體，其中，垂直柱體的內(nèi)部部分具有比垂直柱體的外部部分小的晶格常數(shù)。
[0011]根據(jù)本發(fā)明構(gòu)思的另一個(gè)示例性實(shí)施例，提供了一種可變電阻存儲(chǔ)器件。所述可變電阻存儲(chǔ)器件可以包括:柱體，包括溝道區(qū)、位于溝道區(qū)下方的源極、以及位于溝道區(qū)上的漏極；柵極，被形成為包圍柱體的外周緣；加熱電極，形成在漏極之上；以及可變電阻層，形成在加熱電極上，其中，柱體的溝道區(qū)以如下方式形成:使得通過溝道區(qū)與形成有源極和漏極的區(qū)域中的至少一個(gè)區(qū)域的結(jié)將壓應(yīng)力提供至溝道區(qū)。
[0012]根據(jù)本發(fā)明構(gòu)思的另一個(gè)示例性實(shí)施例，提供了一種制造半導(dǎo)體器件的方法。所述方法可以包括以下步驟:在半導(dǎo)體襯底上形成第一半導(dǎo)體層，其中，第一半導(dǎo)體層具有比半導(dǎo)體襯底小的晶格常數(shù)；將第一半導(dǎo)體層、和半導(dǎo)體襯底的一部分圖案化以形成初級(jí)柱體；在初級(jí)柱體的外周緣上形成具有與半導(dǎo)體襯底相同的材料的第二半導(dǎo)體層以形成柱體；在柱體的上部中形成漏極并且在柱體的下部中形成源極；以及形成柵極以包圍柱體的外周緣。
[0013]在以下標(biāo)題為“【具體實(shí)施方式】”的部分描述這些和其他的特點(diǎn)、方面以及實(shí)施例。

【專利附圖】

【附圖說明】
[0014]從如下結(jié)合附圖的詳細(xì)描述中將更加清楚地理解本公開的主題的以上和其他的方面、特征和其他的優(yōu)點(diǎn)，其中:
[0015]圖1至圖5是說明制造根據(jù)本發(fā)明構(gòu)思的一個(gè)實(shí)施例的具有垂直溝道的半導(dǎo)體器件的方法的截面圖；
[0016]圖6是說明包括根據(jù)本發(fā)明構(gòu)思的一個(gè)實(shí)施例的具有垂直溝道的半導(dǎo)體器件的可變電阻存儲(chǔ)器件的截面圖；
[0017]圖7是說明根據(jù)本發(fā)明構(gòu)思的一個(gè)實(shí)施例的具有垂直溝道的半導(dǎo)體器件的立體圖；
[0018]圖8至圖10是說明制造根據(jù)本發(fā)明構(gòu)思的另一個(gè)實(shí)施例的具有垂直溝道的半導(dǎo)體器件的制造方法的截面圖。

【具體實(shí)施方式】
[0019]在下文中，將參照附圖更詳細(xì)地描述示例性實(shí)施例。本文參照截面圖描述示例性實(shí)施例，截面圖是示例性實(shí)施例和中間結(jié)構(gòu)的示意性圖示。照此，可以預(yù)料到圖示的形狀變化是緣于例如制造技術(shù)和/或公差。因而，示例性實(shí)施例不應(yīng)被解釋為局限于本文所說明的區(qū)域的特定形狀、而是可以包括例如緣于制造的形狀差異。在附圖中，為了清楚起見，可能對層和區(qū)域的長度和尺寸進(jìn)行夸大。附圖中相同的附圖標(biāo)記表示相同的元件。還要理解的是，當(dāng)提及一層在另一層或襯底“上”時(shí)，其可以直接在另一層或襯底上、或者還可以存在中間層。也應(yīng)當(dāng)注意的是，在本說明書中，“連接/耦接”不僅表示一個(gè)部件與另一個(gè)部件直接耦接，還表示一個(gè)部件經(jīng)由中間部件與另一個(gè)部件間接耦接。另外，只要未在句子中特意提及，單數(shù)形式可以包括復(fù)數(shù)形式。
[0020]本文參照截面和/或平面圖描述本發(fā)明構(gòu)思，截面圖和/或平面圖是本發(fā)明構(gòu)思的示例性實(shí)施例的示意性圖示。然而，本發(fā)明構(gòu)思的實(shí)施例不應(yīng)當(dāng)被解釋為限制于本發(fā)明構(gòu)思。盡管將示出和描述本發(fā)明構(gòu)思的一些實(shí)施例，但是對于本領(lǐng)域的普通技術(shù)人員將理解的是，在不脫離本發(fā)明構(gòu)思的原理和精神的情況下可以對這些示例性實(shí)施例進(jìn)行變化。
[0021]參見圖1，制備半導(dǎo)體襯底200。半導(dǎo)體襯底200可以是例如硅(Si)襯底，包含諸如N型雜質(zhì)的第一導(dǎo)電雜質(zhì)。N型雜質(zhì)可以包括磷(P)或砷(As)。第一半導(dǎo)體層210和第二半導(dǎo)體層220被順序沉積在半導(dǎo)體襯底200上。第一半導(dǎo)體層210可以由晶格常數(shù)小于由硅(Si)形成的半導(dǎo)體襯底200的晶格常數(shù)的材料形成。第一半導(dǎo)體層210可以包括以下之一:碳化硅(SiC)、氮化鋁(A1N)、氮化鎵(GaN)、硫化鋅(ZnS)、氧化鋅(ZnO)、硒化鋅(ZnSe)、硫化鎘(CdS)、磷化硼(BP)、氮化銦(InN)、硒化鎘(CdSe)。第一半導(dǎo)體層210可以是在隨后的工藝中實(shí)質(zhì)形成溝道的區(qū)域。第一半導(dǎo)體層210的厚度可以通過考慮溝道的長度來確定。例如，第一半導(dǎo)體層210可以通過考慮載流子遷移率特性經(jīng)由外延生長方法生長成單晶結(jié)構(gòu)。第二半導(dǎo)體層220可以形成在第一半導(dǎo)體層210上。第二半導(dǎo)體層220可以由與半導(dǎo)體襯底200相同的材料例如硅(Si)形成。第二半導(dǎo)體層220可以是要在隨后的工藝中形成漏極區(qū)的區(qū)域。第二半導(dǎo)體層220的長度可以通過考慮漏極區(qū)域的寬度來確定。
[0022]參見圖2，第二半導(dǎo)體層220、第一半導(dǎo)體層210、以及半導(dǎo)體襯底200的一部分可以被圖案化以形成初級(jí)柱體PU。初級(jí)柱體Pll可以具有比要形成的垂直溝道小的線寬。附圖標(biāo)記220a、210a、以及200a分別表示圖案化的第二半導(dǎo)體層、圖案化的第一半導(dǎo)體層以及半導(dǎo)體襯底的圖案化的部分。
[0023]參見圖3，第三半導(dǎo)體層225可以形成在圖2中所標(biāo)出的初級(jí)柱體Pll的外壁上。例如，第三半導(dǎo)體層225可以由與半導(dǎo)體襯底的圖案化的部分200a和圖案化的第二半導(dǎo)體層220a相同的材料諸如硅(Si )材料形成。第三半導(dǎo)體層225可以利用外延生長方法形成在形成有圖2中所標(biāo)出的初級(jí)柱體Pll的半導(dǎo)體襯底的所得的結(jié)構(gòu)上。第三半導(dǎo)體層225可以利用諸如各向異性刻蝕方法的間隔件刻蝕方法形成在圖2中所標(biāo)出的初級(jí)柱體Pll的外壁上。因此,用于形成垂直溝道的柱體P完成。柱體P的內(nèi)部部分由具有比柱體P的外部部分的材料小的晶格常數(shù)的材料形成。即，要實(shí)質(zhì)形成溝道的溝道區(qū)和非溝道區(qū)的區(qū)域可以由彼此不同的半導(dǎo)體材料形成，并且溝道區(qū)可以被形成為以非溝道區(qū)的區(qū)域包圍。溝道區(qū)可以由具有比非溝道區(qū)的區(qū)域小的晶格常數(shù)的材料形成。
[0024]參見圖4，柵絕緣層230可以形成在柱體P上和半導(dǎo)體襯底200的暴露出的表面上。柵絕緣層230可以包括經(jīng)由氧化方法形成的氧化硅(S12)層。柵絕緣層230可以包括諸如氧化鉭(TaO)層、氧化鈦(T1)層、鈦酸鋇(BaT1)層、鋯酸鋇(BaZrO)層、氧化鋯(ZrO)層、氧化鉿(HfO )層、氧化鑭(LaO )層、氧化招(Al O )層、氧化乾(YO )層、氧化錯(cuò)娃(Zr S i O )層的金屬氧化物層、或金屬氮化物層、或者它們的組合，經(jīng)由沉積方法來沉積。
[0025]參見圖5，第二導(dǎo)電雜質(zhì)(例如，諸如含硼(B)的離子的P型雜質(zhì))被注入至柱體P的上部區(qū)域(與第二半導(dǎo)體層相對應(yīng)的區(qū)域)和下部區(qū)域(與半導(dǎo)體襯底相對應(yīng)的區(qū)域)，以在柱體P的上部區(qū)域中形成漏極D，并且在柱體P的下部區(qū)域中形成源極，因而定義了 PMOS晶體管。源極可以形成在整個(gè)半導(dǎo)體襯底200 (即半導(dǎo)體襯底200中限定的整個(gè)有源區(qū))中，以作為公共源極CS操作。漏極D可以采用輕摻雜漏極(LDD)方式來形成，以減小短溝道效應(yīng)，諸如柵致漏極泄漏(GIDL)。接著，包圍柵240可以形成在柱體P的外周緣上。可以例如通過將柵導(dǎo)電層沉積在形成有柵絕緣層230的半導(dǎo)體襯底的所得結(jié)構(gòu)的表面上并且利用各向異性刻蝕方法來刻蝕柵導(dǎo)電層來形成包圍柵240。包圍柵240可以被形成為具有比柱體P低的高度。包圍柵240可以被形成為對應(yīng)于實(shí)質(zhì)溝道區(qū)，即圖案化的第一半導(dǎo)體層210a的區(qū)域。包圍柵240可以包括選自以下的至少一種:例如，鎢(W)、銅(Cu)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、氮化鑰(MoN)、氮化鈮(NbN)、氮化鈦硅(TiSiN)、氮化鈦鋁(TiAIN)、氮化鈦硼(TiBN)、氮化鋯硅(ZrSiN)、氮化鎢硅(WSiN)、氮化鎢硼(WBN)、氮化鋯鋁(ZrAIN)、氮化鑰硅(MoSiN)、氮化鑰鋁(MoAIN)、氮化鉭硅(TaSiN)、氮化鉭鋁(TaAIN)、鈦(Ti)、鑰(Mo)、鉭(Ta)、硅化鈦(TiSi)、硅化鉭(TaSi)、鈦鎢(TiW)、氮氧化鈦(T1N)、氮氧化鈦鋁(TiAlON)、氮氧化鎢(WON)、氮氧化鉭(TaON)、以及摻雜的多晶硅。接著，層間絕緣層245可以被形成為掩埋在形成有包圍柵240的半導(dǎo)體襯底上的所得結(jié)構(gòu)中。
[0026]如圖6中所示，加熱電極250和圖案化的可變電阻層255順序形成在漏極D上，以形成可變電阻存儲(chǔ)器件?？梢酝ㄟ^在形成有層間絕緣層245半導(dǎo)體襯底上的所得結(jié)構(gòu)上順序形成加熱電極層和可變電阻層并且圖案化加熱電極層和可變電阻層來形成加熱電極250和圖案化的可變電阻層255。圖案化的可變電阻層255可以包括用于ReRAM的PCMO層、用于PCRAM的硫族化物層、用于MRAM的磁性層、用于自旋轉(zhuǎn)移力矩磁阻RAM (STTMRAM)的磁化反轉(zhuǎn)器件層、或者用于聚合物RAM (PoRAM)的聚合物層。
[0027]如圖7中所示，根據(jù)一個(gè)實(shí)施例的PMOS晶體管可以形成為使得要實(shí)質(zhì)形成溝道的圖案化的第一半導(dǎo)體層210a可以由晶格常數(shù)小于非溝道區(qū)的區(qū)域的材料形成，非溝道區(qū)的區(qū)域包括例如半導(dǎo)體襯底的圖案化的部分200a、圖案化的第二半導(dǎo)體層220a、以及第三半導(dǎo)體層225。因此，可以在半導(dǎo)體襯底200和圖案化的第一半導(dǎo)體層210a之間的結(jié)界面處、以及圖案化的第一半導(dǎo)體層210a和圖案化的第二半導(dǎo)體層220a之間的結(jié)界面處產(chǎn)生晶格常數(shù)差異，且因而可以將壓應(yīng)力施加至圖案化的第一半導(dǎo)體層210a。在將壓應(yīng)力施加至要形成溝道的圖案化的第一半導(dǎo)體層210a時(shí)，空穴是主要遷移的PMOS晶體管的空穴遷移率可以相當(dāng)大地增大，且因而PMOS晶體管的電流驅(qū)動(dòng)能力可以改善。
[0028]另外，圖案化的第一半導(dǎo)體層210a的外周緣被具有不同于圖案化的第一半導(dǎo)體層210a的晶格常數(shù)的第三半導(dǎo)體層225包圍，以經(jīng)由圖案化的第一半導(dǎo)體層210a和第三半導(dǎo)體層225之間的橫向結(jié)進(jìn)一步地施加額外的壓應(yīng)力至圖案化的第一半導(dǎo)體層210a。
[0029]如圖8中所示，初級(jí)柱體Pll的圖案化的第一半導(dǎo)體層210a可以由疊層形成，該疊成包括第一子半導(dǎo)體層210-1、第二子半導(dǎo)體層210-2、以及第三子半導(dǎo)體層210-3。當(dāng)圖案化的第一半導(dǎo)體層210a由SiC形成時(shí),第一子半導(dǎo)體層210-1和第三子半導(dǎo)體層210-3可以是所包含的碳(C)含量低于SiC中C的化學(xué)計(jì)量比的SiC層(在下文中，被稱作為低C濃度SiC層)，并且第二子半導(dǎo)體層210-2可以是所包含的C含量高于SiC中C的化學(xué)計(jì)量比的SiC層(在下文中，被稱作為高C濃度SiC層)。當(dāng)SiC層中C的含量增大時(shí)，SiC層的晶格常數(shù)趨向于減小。因此，具有最小晶格常數(shù)的材料形成在圖案化的第一半導(dǎo)體層210a的實(shí)質(zhì)有效的溝道區(qū)中，以減小溝道中的電子遷移率并且最大化溝道中的空穴遷移率。
[0030]如圖9中所示，圖案化的第一半導(dǎo)體層212按漏極的長度進(jìn)一步延伸，以形成沒有圖2中的圖案化的第二半導(dǎo)體層220a的初級(jí)柱體PU。因此，漏極D可以形成在圖案化的第一半導(dǎo)體層212的上部中。
[0031]如圖10中所示，圖案化的第一半導(dǎo)體層215可以按漏極的長度延伸，以形成沒有圖2中的圖案化的第二半導(dǎo)體層220a的初級(jí)柱體P11，如圖9中所示。圖案化的第一半導(dǎo)體層215可以由低C濃度SiC層215-1和高C濃度SiC層215-2形成。圖案化的第一半導(dǎo)體層215的配置可以朝漏極D的方向減小溝道的晶格常數(shù)，以增加PMOS晶體管的漏極電流。
[0032]根據(jù)本實(shí)施例，在具有內(nèi)部部分和被形成為包圍內(nèi)部部分的外部部分的柱體結(jié)構(gòu)中，內(nèi)部部分由具有比外部部分小的晶格常數(shù)的材料形成。因此，壓應(yīng)力被施加至隨后要形成溝道的柱體的內(nèi)部部分，由此改善PMOS晶體管的電流驅(qū)動(dòng)能力。
[0033]本發(fā)明的以上實(shí)施例是說明性的，而不是限制性的。各種替換和等同形式是可以的。本發(fā)明不限于本文描述的實(shí)施例。本發(fā)明也不限于任何特定類型的半導(dǎo)體器件?？紤]到本公開的內(nèi)容，其他增加、刪減或修改是明顯的，并且意在落入所附權(quán)利要求的范圍內(nèi)。
[0034]通過以上實(shí)施例可以看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案。
[0035]技術(shù)方案L 一種半導(dǎo)體器件,包括:
[0036]垂直柱體，所述垂直柱體形成在半導(dǎo)體襯底上，并且包括內(nèi)部部分和包圍所述內(nèi)部部分的外部部分；
[0037]結(jié)區(qū)，所述結(jié)區(qū)形成在所述垂直柱體的所述外部部分中；以及
[0038]柵極，所述柵極被形成為包圍所述垂直柱體，其中，所述垂直柱體的所述內(nèi)部部分的晶格常數(shù)小于所述垂直柱體的所述外部部分的晶格常數(shù)。
[0039]技術(shù)方案2.如技術(shù)方案I所述的半導(dǎo)體器件，其中，所述垂直柱體包括:
[0040]第一半導(dǎo)體層，所述第一半導(dǎo)體層形成在所述半導(dǎo)體襯底上；
[0041]第二半導(dǎo)體層，所述第二半導(dǎo)體層形成在所述第一半導(dǎo)體層上；以及
[0042]第三半導(dǎo)體層，所述第三半導(dǎo)體層形成在所述第一半導(dǎo)體層和所述第二半導(dǎo)體層的外周緣上，其中，所述第一半導(dǎo)體層構(gòu)成所述垂直柱體的所述內(nèi)部部分，并且其中，所述半導(dǎo)體襯底、所述第二半導(dǎo)體層以及所述第三半導(dǎo)體層構(gòu)成所述垂直柱體的所述外部部分。
[0043]技術(shù)方案3.如技術(shù)方案2所述的半導(dǎo)體器件，其中，構(gòu)成所述垂直柱體的所述外部部分的所述半導(dǎo)體襯底、所述第二半導(dǎo)體層以及所述第三半導(dǎo)體層中的至少之一包括硅Si材料。
[0044]技術(shù)方案4.如技術(shù)方案3所述的半導(dǎo)體器件，其中，所述第一半導(dǎo)體層包括以下之一:SiC、AlN、GaN、ZnS、ZnO、ZnSe、CdS、BP、InN 以及 CdSe0
[0045]技術(shù)方案5.如技術(shù)方案3所述的半導(dǎo)體器件，其中，當(dāng)所述第一半導(dǎo)體層是SiC層時(shí)，所述第一半導(dǎo)體層由順序?qū)盈B的包含低于SiC中C的化學(xué)計(jì)量比的C含量的低C濃度SiC層、包含高于SiC中C的化學(xué)計(jì)量比的C含量的高C濃度SiC層、以及包括低于SiC中C的化學(xué)計(jì)量比的C含量的低C濃度SiC層形成。
[0046]技術(shù)方案6.如技術(shù)方案2所述的半導(dǎo)體器件，其中，所述結(jié)區(qū)包括源極和漏極，所述源極形成在所述半導(dǎo)體襯底中，而所述漏極形成在所述第二半導(dǎo)體層中。
[0047]技術(shù)方案7.如技術(shù)方案I所述的半導(dǎo)體器件，其中，所述垂直柱體包括:
[0048]第一半導(dǎo)體層，所述第一半導(dǎo)體層形成在所述半導(dǎo)體襯底上；以及
[0049]第二半導(dǎo)體層，所述第二半導(dǎo)體層形成在所述第一半導(dǎo)體層的外周緣上，其中，所述第一半導(dǎo)體層構(gòu)成所述垂直柱體的所述內(nèi)部部分，并且其中，所述半導(dǎo)體襯底和所述第二半導(dǎo)體層構(gòu)成所述垂直柱體的所述外部部分。
[0050]技術(shù)方案8.如技術(shù)方案7所述的半導(dǎo)體器件，其中，所述結(jié)區(qū)包括源極和漏極，所述源極形成在所述半導(dǎo)體襯底中，而所述漏極形成在所述第一半導(dǎo)體層的上部中。
[0051]技術(shù)方案9.如技術(shù)方案8所述的半導(dǎo)體器件，其中，所述第一半導(dǎo)體層包括以下之一:SiC、AlN、GaN、ZnS、ZnO、ZnSe、CdS、BP、InN 以及 CdSe0
[0052]技術(shù)方案10.如技術(shù)方案8所述的半導(dǎo)體器件，其中，當(dāng)所述第一半導(dǎo)體層是SiC層時(shí)，所述第一半導(dǎo)體層由順序?qū)盈B的包含低于SiC中C的化學(xué)計(jì)量比的C含量的低C濃度SiC層、包含高于SiC中C的化學(xué)計(jì)量比的C含量的高C濃度SiC層、以及包含低于SiC中C的化學(xué)計(jì)量比的C含量的低C濃度SiC層形成。
[0053]技術(shù)方案11.如技術(shù)方案I所述的半導(dǎo)體器件，還包括柵絕緣層，所述柵絕緣層形成在所述垂直柱體與所述柵極之間、以及所述半導(dǎo)體襯底與所述柵極之間。
[0054]技術(shù)方案12.—種可變電阻存儲(chǔ)器件，包括:
[0055]柱體，所述柱體包括溝道區(qū)、位于所述溝道區(qū)之下的源極、以及位于所述溝道區(qū)上的漏極；
[0056]柵極，所述柵極被形成為包圍所述柱體的外周緣；
[0057]加熱電極，所述加熱電極形成在所述漏極之上；以及
[0058]可變電阻層，所述可變電阻層形成在所述加熱電極上，其中，所述柱體的所述溝道區(qū)以如下方式形成:使得通過所述溝道區(qū)與形成有所述源極和所述漏極的區(qū)域中的至少一個(gè)區(qū)域的結(jié)將壓應(yīng)力提供至所述溝道區(qū)。
[0059]技術(shù)方案13.如技術(shù)方案12所述的可變電阻存儲(chǔ)器件，其中，所述溝道區(qū)由晶格常數(shù)小于形成有所述源極和所述漏極的區(qū)域中的至少一個(gè)區(qū)域的晶格常數(shù)的材料形成。
[0060]技術(shù)方案14.如技術(shù)方案12所述的可變電阻存儲(chǔ)器件，還包括:
[0061]半導(dǎo)體層，所述半導(dǎo)體層被形成為在所述溝道區(qū)與所述柵極之間包圍所述溝道區(qū)的外周緣；以及
[0062]柵絕緣層，所述柵絕緣層被插入在所述半導(dǎo)體層和所述柵極之間，其中，所述半導(dǎo)體層由與形成有所述源極的區(qū)域相同的材料形成。
[0063]技術(shù)方案15.—種制造半導(dǎo)體器件的方法，所述方法包括以下步驟:
[0064]在半導(dǎo)體襯底上形成第一半導(dǎo)體層，其中，所述第一半導(dǎo)體層的晶格常數(shù)小于所述半導(dǎo)體襯底的晶格常數(shù)；
[0065]將所述第一半導(dǎo)體層、和所述半導(dǎo)體襯底的一部分圖案化，以形成初級(jí)柱體；
[0066]在所述初級(jí)柱體的外周緣上形成第二半導(dǎo)體層以形成柱體，所述第二半導(dǎo)體層具有與所述半導(dǎo)體襯底相同的材料；
[0067]在所述柱體的上部中形成漏極，并且在所述柱體的下部中形成源極；以及
[0068]形成柵極以包圍所述柱體的外周緣。
[0069]技術(shù)方案16.如技術(shù)方案15所述的方法，還包括以下步驟:
[0070]在形成所述第一半導(dǎo)體層的步驟和將所述第一半導(dǎo)體層和所述半導(dǎo)體襯底的一部分圖案化的步驟之間，在所述第一半導(dǎo)體層上形成第三半導(dǎo)體層，所述第三半導(dǎo)體層具有與所述半導(dǎo)體襯底相同的材料；以及
[0071]在將所述第一半導(dǎo)體層和所述半導(dǎo)體襯底的一部分圖案化的步驟期間，將所述第三半導(dǎo)體層圖案化以形成初級(jí)柱體。
[0072]技術(shù)方案17.如技術(shù)方案16所述的方法，其中，所述半導(dǎo)體襯底、所述第二半導(dǎo)體層以及所述第三半導(dǎo)體層中的至少之一包括硅Si材料。
[0073]技術(shù)方案18.如技術(shù)方案16所述的方法，其中，所述半導(dǎo)體襯底、所述第一半導(dǎo)體層、所述第二半導(dǎo)體層以及所述第三半導(dǎo)體層中的至少之一經(jīng)由外延生長方法來形成。
[0074]技術(shù)方案19.如技術(shù)方案15所述的方法,其中,所述第一半導(dǎo)體層包括以下之一:SiC、AIN、GaN、ZnS、ZnO、ZnSe, CdS, BP、InN 以及 CdSe0
[0075]技術(shù)方案20.如技術(shù)方案15所述的方法，其中，形成所述第一半導(dǎo)體層的步驟包括以下步驟:
[0076]在所述半導(dǎo)體襯底上形成低C濃度SiC層，所述低C濃度SiC層包含低于SiC中C的化學(xué)計(jì)量比的C含量；以及
[0077]在所述低C濃度SiC層上形成高C濃度SiC層，所述高C濃度SiC層包含高于SiC中C的化學(xué)計(jì)量比的C含量。
【權(quán)利要求】
1.一種半導(dǎo)體器件,包括: 垂直柱體，所述垂直柱體形成在半導(dǎo)體襯底上，并且包括內(nèi)部部分和包圍所述內(nèi)部部分的外部部分； 結(jié)區(qū)，所述結(jié)區(qū)形成在所述垂直柱體的所述外部部分中；以及 柵極，所述柵極被形成為包圍所述垂直柱體，其中，所述垂直柱體的所述內(nèi)部部分的晶格常數(shù)小于所述垂直柱體的所述外部部分的晶格常數(shù)。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述垂直柱體包括: 第一半導(dǎo)體層，所述第一半導(dǎo)體層形成在所述半導(dǎo)體襯底上； 第二半導(dǎo)體層，所述第二半導(dǎo)體層形成在所述第一半導(dǎo)體層上；以及 第三半導(dǎo)體層，所述第三半導(dǎo)體層形成在所述第一半導(dǎo)體層和所述第二半導(dǎo)體層的外周緣上，其中，所述第一半導(dǎo)體層構(gòu)成所述垂直柱體的所述內(nèi)部部分，并且其中，所述半導(dǎo)體襯底、所述第二半導(dǎo)體層以及所述第三半導(dǎo)體層構(gòu)成所述垂直柱體的所述外部部分。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其中，構(gòu)成所述垂直柱體的所述外部部分的所述半導(dǎo)體襯底、所述第二半導(dǎo)體層以及所述第三半導(dǎo)體層中的至少之一包括硅Si材料。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其中，所述第一半導(dǎo)體層包括以下之一:SiC、AlN、GaN、ZnS, ZnO, ZnSe, CdS, BP、InN 以及 CdSe0
5.如權(quán)利要求3所述的半導(dǎo)體器件，其中，當(dāng)所述第一半導(dǎo)體層是SiC層時(shí)，所述第一半導(dǎo)體層由順序?qū)盈B的包含低于SiC中C的化學(xué)計(jì)量比的C含量的低C濃度SiC層、包含高于SiC中C的化學(xué)計(jì)量比的C含量的高C濃度SiC層、以及包括低于SiC中C的化學(xué)計(jì)量比的C含量的低C濃度SiC層形成。
6.如權(quán)利要求2所述的半導(dǎo)體器件，其中，所述結(jié)區(qū)包括源極和漏極，所述源極形成在所述半導(dǎo)體襯底中，而所述漏極形成在所述第二半導(dǎo)體層中。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述垂直柱體包括: 第一半導(dǎo)體層，所述第一半導(dǎo)體層形成在所述半導(dǎo)體襯底上；以及 第二半導(dǎo)體層，所述第二半導(dǎo)體層形成在所述第一半導(dǎo)體層的外周緣上，其中，所述第一半導(dǎo)體層構(gòu)成所述垂直柱體的所述內(nèi)部部分，并且其中，所述半導(dǎo)體襯底和所述第二半導(dǎo)體層構(gòu)成所述垂直柱體的所述外部部分。
8.如權(quán)利要求7所述的半導(dǎo)體器件，其中，所述結(jié)區(qū)包括源極和漏極，所述源極形成在所述半導(dǎo)體襯底中，而所述漏極形成在所述第一半導(dǎo)體層的上部中。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其中，所述第一半導(dǎo)體層包括以下之一:SiC、AlN、GaN、ZnS, ZnO, ZnSe, CdS, BP、InN 以及 CdSe0
10.如權(quán)利要求8所述的半導(dǎo)體器件，其中，當(dāng)所述第一半導(dǎo)體層是SiC層時(shí)，所述第一半導(dǎo)體層由順序?qū)盈B的包含低于SiC中C的化學(xué)計(jì)量比的C含量的低C濃度SiC層、包含高于SiC中C的化學(xué)計(jì)量比的C含量的高C濃度SiC層、以及包含低于SiC中C的化學(xué)計(jì)量比的C含量的低C濃度SiC層形成。
【文檔編號(hào)】H01L45/00GK104425713SQ201410006953
【公開日】2015年3月18日 申請日期:2014年1月7日 優(yōu)先權(quán)日:2013年8月19日
【發(fā)明者】樸南均 申請人:愛思開海力士有限公司