使用半導(dǎo)體工藝的現(xiàn)有操作生產(chǎn)高性能無源器件的制作方法
【專利摘要】本發(fā)明在一個總體方面涉及半導(dǎo)體加工方法，所述方法可包括形成設(shè)置在P型硅基板內(nèi)的N型硅區(qū)域。所述方法還可以包括在所述P型硅基板中形成場氧化物(FOX)層，其中所述FOX層包括暴露出所述N型硅區(qū)域的至少一部分的開口。所述方法還可以包括形成降低表面場(RESURF)氧化物(ROX)層，所述層具有設(shè)置在所述暴露的N型硅區(qū)域上的第一部分和設(shè)置在所述FOX層上的第二部分，其中所述ROX層包括與所述暴露的N型硅區(qū)域接觸的第一介電層和設(shè)置在所述第一介電層上的第二介電層。所述方法還可以包括形成摻雜多晶硅層，所述層具有設(shè)置在所述ROX層的所述第一部分上的第一部分和設(shè)置在所述ROX層的所述第二部分上的第二部分。
【專利說明】使用半導(dǎo)體工藝的現(xiàn)有操作生產(chǎn)高性能無源器件
【技術(shù)領(lǐng)域】
[0001 ] 本說明書涉及使用半導(dǎo)體工藝生產(chǎn)無源電氣器件。
【背景技術(shù)】
[0002]在典型的半導(dǎo)體工藝中，使用多個互相排斥的工藝步驟生產(chǎn)單獨的半導(dǎo)體器件。例如，在半導(dǎo)體工藝中，通常使用專門的光刻、掩膜和離子注入工藝步驟來產(chǎn)生電阻器結(jié)構(gòu)，諸如多晶硅電阻器結(jié)構(gòu)。又如，在半導(dǎo)體工藝中，可對專門的光刻掩膜和離子注入工藝步驟進行具體調(diào)整以產(chǎn)生電容器結(jié)構(gòu)。這些專門的工藝步驟會使各個晶片的成本和周期時間增加多達5%或更多，這在產(chǎn)品毛利率和晶圓廠產(chǎn)能方面都會有顯著影響。因此，存在對解決現(xiàn)有技術(shù)的不足并提供其他新的創(chuàng)新特征的系統(tǒng)、方法和設(shè)備的需要。

【發(fā)明內(nèi)容】

[0003]在一個總體方面，一種半導(dǎo)體加工方法可包括形成設(shè)置在P型娃基板內(nèi)的N型娃區(qū)域。該方法還可以包括在P型硅基板中形成場氧化物(FOX)層，其中FOX層包括暴露出N型硅區(qū)域的至少一部分的開口。該方法還可以包括形成降低表面場(RESURF)氧化物(ROX)層，該層具有設(shè)置在暴露的N型硅區(qū)域上的第一部分和設(shè)置在FOX層上的第二部分，其中ROX層包括與暴露的N型硅區(qū)域接觸的第一介電層和設(shè)置在第一介電層上的第二介電層。該方法還可以包括形成摻雜多晶硅層，該層具有設(shè)置在ROX層的第一部分上的第一部分和設(shè)置在ROX層的第二部分上的第二部分。
[0004]一個或多個具體實施例的細節(jié)在附圖和下文的【具體實施方式】中示出。其他特征通過【具體實施方式】和附圖以及通過權(quán)利要求書將顯而易見。
【專利附圖】

【附圖說明】
[0005]圖1是框圖，示出了根據(jù)實施例的電阻器結(jié)構(gòu)的側(cè)面剖視圖。
[0006]圖2是示意圖，示出了多晶硅電阻器的掩膜層次俯視圖。
[0007]圖3是框圖，示出了根據(jù)實施例的另一電阻器結(jié)構(gòu)的側(cè)面剖視圖。
[0008]圖4是框圖，示出了根據(jù)實施例的電容器結(jié)構(gòu)的側(cè)面剖視圖。
[0009]圖5是示意圖，示出了電容器結(jié)構(gòu)的掩膜層次俯視圖。
[0010]圖6A至6M是示意圖，示出了半導(dǎo)體工藝中的至少一些工藝步驟的剖視圖。
[0011]圖7是示意圖，示出了可使用圖6A至6M中所示的半導(dǎo)體工藝形成的電容器結(jié)構(gòu)的剖視圖。
[0012]圖8是流程圖，示出了根據(jù)實施例的半導(dǎo)體加工方法。
[0013]圖9是流程圖，示出了根據(jù)實施例形成電阻器結(jié)構(gòu)的方法。
[0014]圖1OA和IOB是流程圖，示出了根據(jù)實施例在半導(dǎo)體工藝中形成電容器結(jié)構(gòu)的方法。【具體實施方式】
[0015]本公開涉及可使用半導(dǎo)體工藝中的一個或多個工藝步驟生產(chǎn)的半導(dǎo)體器件，這些步驟與用于生產(chǎn)其他半導(dǎo)體器件的一個或多個工藝步驟重疊或?qū)?yīng)。例如，用于生產(chǎn)第一半導(dǎo)體器件(例如，有源半導(dǎo)體器件)的一部分的工藝步驟可用于生產(chǎn)第二半導(dǎo)體器件(例如，無源半導(dǎo)體器件)的一部分。換句話講，給定的工藝步驟可用于生產(chǎn)集成電路內(nèi)不同半導(dǎo)體器件的不同部分。可以為通常用于生產(chǎn)第一半導(dǎo)體器件的部分的現(xiàn)有工藝步驟的給定工藝步驟可按意想不到的方式用于生產(chǎn)第二半導(dǎo)體器件的一部分。
[0016]本公開可涉及用于生產(chǎn)多種器件的工藝，這些器件包括多晶硅電阻器、電容器、雙極結(jié)型晶體管(BJT)器件(例如，NPN BJT器件、PNP BJT器件)、互補金屬氧化物半導(dǎo)體(CMOS)器件(例如，P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET) (PM0SFET或PM0S)器件、N型MOSFET (NM0SFET或NM0S)器件、橫向擴散金屬氧化物半導(dǎo)體(LDMOS)器件(例如，N型LDMOS (LNDMOS)器件、P型LDMOS (LPDMOS)器件)等等。包括至少BJT器件、CMOS器件和LDMOS器件的半導(dǎo)體工藝可稱為BCDMOS工藝。
[0017]圖1是框圖，示出了根據(jù)實施例的電阻器結(jié)構(gòu)100的側(cè)面剖視圖。電阻器結(jié)構(gòu)100可使用通常用于生產(chǎn)其他類型的半導(dǎo)體器件的半導(dǎo)體工藝中的一個或多個工藝步驟產(chǎn)生。該一個或多個工藝步驟可按意想不到的方式用于產(chǎn)生電阻器結(jié)構(gòu)100。
[0018]如圖1所示，電阻器結(jié)構(gòu)100包括設(shè)置在降低表面場(RESURF)氧化物130 (也可以稱為RESURF氧化物層或ROX層)上的多晶硅電阻器120。RESURF氧化物層130可包括第一氧化物(介電)層130a和第二氧化物(介電)層130b。在圖1所示的電阻器結(jié)構(gòu)100中，第一氧化物層130a包括熱(熱生長的)氧化物層，并且第二氧化物層130b包括沉積的氧化物層，諸如原硅酸四乙酯(TEOS)。RESURF氧化物130可使用其他氧化物和/或氧化物的組合具體實施，并且具體實施RESURF氧化物層130的多種方法在下文例如相對于圖6A-6M進行描述。
[0019]在電阻器結(jié)構(gòu)100中，將RESURF氧化物層130設(shè)置在場氧化物140 (也可以稱為場氧化物層或FOX層)上。場氧化物140可設(shè)置在硅基板150上(或中)。在某些實施例中，場氧化物層140可使用娃局部氧化(LOCOS)工藝形成，以氧化娃基板150的一部分。在不例性實施例中，RESURF氧化物層130用于形成高壓LDMOS晶體管(例如，LNDMOS晶體管或LPDMOS晶體管)的漂移區(qū)場介電板(其也可以稱為場板)，并且還以意想不到的方式用于電阻器結(jié)構(gòu)100。在圖1所示的電阻器結(jié)構(gòu)100中，與傳統(tǒng)電阻器(多晶硅電阻器)結(jié)構(gòu)相比，RESURF氧化物層130 (設(shè)置在多晶硅電阻器120與場氧化物140之間)的使用，導(dǎo)致多晶硅電阻器120具有明顯更低的相對基板150的寄生電容(低于20%以上)。
[0020]取決于特定的實施例，電阻器結(jié)構(gòu)100的硅基板150可包括注入(例如，摻雜)到基板150中的阱區(qū)(該區(qū)域也可以在一些實施例中稱為注入物)。在一些實施例中，這樣的阱區(qū)可以為包含P型摻雜劑(例如，硼⑶)的區(qū)域(其可以稱為P型阱區(qū)或稱為P阱區(qū))或可以為包含N型摻雜劑(例如，磷⑵、砷(As))的區(qū)域(其可以稱為N型阱區(qū)或稱為N阱區(qū))。在一些實施例中，注入工藝(也可以稱為植入工藝)可包括摻雜劑類型(例如，摻雜劑具有N型導(dǎo)電型(也可以稱為N型摻雜劑)、摻雜劑具有P型導(dǎo)電型(也可以稱為P型摻雜劑))、摻雜劑水平(或劑量)、角度、持續(xù)時間、加速度等等。在一些實施例中，N型導(dǎo)電或摻雜劑可稱為第一導(dǎo)電型或摻雜劑，而P型導(dǎo)電或摻雜劑可以稱為第二導(dǎo)電型或摻雜劑，反之亦然。在其他實施例中，電阻器結(jié)構(gòu)100的硅基板150可包括外延層(N型或P型)、掩埋層(N型或P型)或多種其他類型的硅基板。
[0021]如圖1所示，多晶硅電阻器120 (其也可以稱為多晶硅層)包括硅化物部分(或?qū)?122、123，并包括摻雜部分124、125。在一些實施例中，摻雜部分124、125的一者或多者可包含P型摻雜劑或N型摻雜劑。在一些實施例中，摻雜部分124和/或摻雜部分125可以重摻雜，使得硅化物部分122和/或硅化物部分123與摻雜部分124和/或摻雜部分125之間的接觸是歐姆接觸，而不是與其相對的整流接觸。多晶硅120的本征區(qū)127設(shè)置在摻雜部分124、125之間和硅化物部分122、123之間。
[0022]在一些實施例中，摻雜部分124、125可稱為接觸區(qū)。在一些實施例中，多晶硅120的本征區(qū)127 (其設(shè)置在多晶硅電阻器120的中央部分內(nèi))可稱為本征部分。在其他實施例中，多晶硅電阻器120可均勻地重摻雜(以得到較低的薄層電阻以形成具有較低電阻值的電阻器結(jié)構(gòu))并且硅化物部分122、123可設(shè)置在多晶硅電阻器120的中央部分上而非摻雜部分124、125上，從而允許不需要摻雜部分124、125。這樣的布置在圖3中示出并在下文進一步詳細描述。
[0023]氧化物110設(shè)置在本征區(qū)127上，其可以為電阻器保護氧化物(RPO)、自對準(zhǔn)硅化物氧化物、層間電介質(zhì)或硅化物阻擋氧化物。在一些實施例中，硅化物部分122、123 (其可以稱為自對準(zhǔn)硅化物部分)可以與氧化物110自對準(zhǔn)。
[0024]在圖1中，從基板150到氧化物110或從氧化物110到基板150的方向可稱為垂直方向。與垂直方向正交或基本上正交的方向可稱為水平方向或稱為橫向方向。沿著從氧化物Iio (其朝著圖1的頂部取向)到基板150 (其朝著圖1的底部取向)的垂直方向的深度可以為深度漸增方向。除非另外指明，否則本文所述的側(cè)面剖視圖均與剛才描述的圖1的取向相似地取向。
[0025]如上指出，使用用在生產(chǎn)其他不同類型半導(dǎo)體器件的半導(dǎo)體工藝中的其他地方的光刻/掩膜步驟、蝕刻步驟和/或注入步驟(例如，摻雜步驟)產(chǎn)生電阻器結(jié)構(gòu)100。換句話講，用于生產(chǎn)其他類型半導(dǎo)體器件(例如，高壓(HV)LDMOS晶體管)的半導(dǎo)體工藝中的某些工藝步驟(例如，與RESURF氧化物層130相關(guān)的工藝步驟)可與用于產(chǎn)生電阻器結(jié)構(gòu)100的工藝步驟相對應(yīng)(例如，可與之共同進行，可與之同時進行)。這種工藝步驟中的對應(yīng)可在生產(chǎn)多種不同類型的半導(dǎo)體器件時在半導(dǎo)體工藝中提高效率并且還產(chǎn)生具有改善的性能特性(例如，較低的寄生電容)的電阻器結(jié)構(gòu)。
[0026]在示例性實施例中，電阻器結(jié)構(gòu)100可使用半導(dǎo)體工藝中的一個或多個其他工藝步驟產(chǎn)生，這些工藝步驟與用在用于生產(chǎn)BJT器件、CMOS器件和LDMOS器件的BCDMOS工藝中的一個或多個工藝步驟重疊或?qū)?yīng)。在其中在BCDMOS工藝中產(chǎn)生電阻器結(jié)構(gòu)100的示例性實施例中，用于摻雜LDMOS器件的一部分的注入工藝可用于摻雜多晶硅電阻器120的一部分(或全部)。換句話講，用于摻雜LDMOS器件的一部分的注入工藝可以是用于共同(或同時)摻雜電阻器結(jié)構(gòu)100的至少一部分的相同注入工藝。
[0027]具體地講，對于圖1所示的電阻器結(jié)構(gòu)100，用于產(chǎn)生作為LNDMOS器件(例如，HVLNDMOS器件)的主體區(qū)的P-區(qū)域(例如，相對輕的P型摻雜劑水平)的注入工藝也可用于產(chǎn)生電阻器結(jié)構(gòu)100(其可以為高值多晶硅電阻器(HVPR))的本征區(qū)127。作為另一個具體例子，多晶硅電阻器100的摻雜部分124、125可使用與P+區(qū)域(例如，相對高的P型摻雜劑濃度)相關(guān)的注入工藝產(chǎn)生，該工藝可以是與用于產(chǎn)生PMOS器件(例如，低壓(LV)PMOS器件)的源極區(qū)的P+區(qū)域和/或漏極區(qū)的P+區(qū)域相同的注入工藝。作為再一個例子，用于CMOS器件、LDMOS器件和/或BJT器件的硅化物工藝或自對準(zhǔn)硅化物工藝也可用于產(chǎn)生電阻器結(jié)構(gòu)100的硅化物部分122、123。
[0028]在一些實施例中，HV LDMOS器件(例如，HV LNDMOS器件、HVLPDM0S器件)或LV MOS器件(例如，LV PMOS器件、LV NMOS器件)可被構(gòu)造成以IOV至100V (以絕對值)的電壓(例如，擊穿電壓)工作。在一些實施例中，HV LDMOS器件或LV MOS器件可被構(gòu)造成以低于IOV的電壓或高于100V的電壓(以絕對值)工作。在一些實施例中，HV LDMOS器件可被構(gòu)造成以低于IOV的電壓或高于100V的電壓(以絕對值)工作。在一些實施例中，LV LDMOS器件(例如，LV LNDMOS器件、LV LPDMOS器件)或LV MOS器件(例如，LV PMOS器件、LV NMOS器件)可被構(gòu)造成以IV至8V (以絕對值)的電壓(例如，擊穿電壓)工作。在一些實施例中，LVLDMOS器件或LV MOS器件可被構(gòu)造成以低于IV的電壓或高于8V的電壓(以絕對值)工作。具體的工作電壓和/或擊穿電壓(以及其他器件參數(shù))可取決于特定的技術(shù)分代。
[0029]在一些實施例中，注入工藝可與另外的工藝步驟相關(guān)或可包括另外的工藝步驟，這些工藝步驟包括光刻/掩膜步驟、蝕刻步驟和/或注入步驟。用于共同(或同時)形成兩個單獨的半導(dǎo)體器件的兩個單獨特征的工藝(例如，注入工藝)或工藝步驟(例如，注入步驟)可以為用于在共同的時間周期(例如，與第二時間周期重疊或?qū)?yīng)的第一時間周期)中在相同的條件下使用單個工藝或單個工藝步驟等形成兩個單獨特征的工藝或工藝步驟。這不排除另外的(例如，在前、在后的)工藝步驟以進一步加工(例如，限定、修改)一個或多個特征。在一些實施例中，可將工藝稱為包括一組工藝步驟。
[0030]在半導(dǎo)體工藝(例如，BCDMOS工藝)期間晶片的成本和周期時間可通過使用現(xiàn)有工藝或工藝步驟加以改善以產(chǎn)生電阻器結(jié)構(gòu)100，諸如以上述方式。在一些實施例中，成本和周期時間可改善多達5%或更多。成本和周期時間可得到改善，因為專門用于生產(chǎn)多晶硅電阻器并且已用于生產(chǎn)多晶硅電阻器許多年的光刻/掩膜、蝕刻和/或離子注入工藝步驟可得以避免或從半導(dǎo)體工藝中消除。因此，現(xiàn)有工藝或工藝步驟以意想不到的方式使用并在產(chǎn)生電阻器結(jié)構(gòu)100時實現(xiàn)有益的結(jié)果(例如，降低的寄生電容)，因為這些現(xiàn)有工藝步驟之前未用于(例如，用于BCDMOS工藝)產(chǎn)生多晶硅電阻器結(jié)構(gòu)?？傊壳拔从糜谏a(chǎn)多晶硅電阻器的半導(dǎo)體工藝的現(xiàn)有工藝步驟可有效地用于產(chǎn)生多晶硅電阻器結(jié)構(gòu)100。在一些實施例中，可將工藝步驟(例如，注入工藝步驟)稱為步驟(例如，注入步驟)。
[0031]如上所述，電阻器結(jié)構(gòu)100可以為相對高值多晶硅電阻器(HVPR)，而在其他實施例中，電阻器結(jié)構(gòu)100可以為相對低值多晶娃電阻器(LVPR)。例如,在一些實施例中，多晶硅電阻器120的薄層電阻值可以在約1000歐姆(Ω)每平方(sq)與5000 Ω/sq之間(例如1000 Ω /sq、2000 Ω /sq、3000 Ω /sq、4000 Ω /sq、5000 Ω /sq)。在其他實施例中，多晶硅電阻器120的電阻值可低于1000 Ω/sq (例如，LVPR實施例)或大于5000 Ω/sq (例如，HVPR實施例)。
[0032]圖2是示意圖，示出了多晶硅電阻器結(jié)構(gòu)200的掩膜層次俯視圖。在示例性實施例中，電阻器結(jié)構(gòu)200可與圖1所示的電阻器結(jié)構(gòu)100相對應(yīng)，或可與其他電阻器結(jié)構(gòu)相對應(yīng)。如圖2所示，將多晶硅層220設(shè)置在RESURF氧化物230上，后者繼而設(shè)置在場氧化物(未不出)和娃基板(未不出)上。多晶娃層220包括設(shè)置在多晶娃層220的娃化物部分222,223之間的本征區(qū)227。多晶硅層220的本征區(qū)227也設(shè)置在多晶硅層220的摻雜部分224,225之間。如圖2所示，觸點252,253 (或通孔)在相應(yīng)的硅化物部分222,223和金屬部分262、263 (或?qū)?之間垂直設(shè)置(從圖中進出)。在該實施例中，未示出設(shè)置在多晶硅層220上的氧化物(諸如上文相對于圖1所述的氧化物110)。
[0033]圖3是框圖，示出了根據(jù)實施例的另一電阻器結(jié)構(gòu)300的側(cè)面剖視圖。與電阻器結(jié)構(gòu)100 —樣，電阻器結(jié)構(gòu)300可使用通常用于生產(chǎn)其他類型的半導(dǎo)體器件的半導(dǎo)體工藝中的一個或多個工藝步驟產(chǎn)生。該一個或多個工藝步驟可按意想不到的方式用于產(chǎn)生電阻器結(jié)構(gòu)300。
[0034]如圖3所示，電阻器結(jié)構(gòu)300包括設(shè)置在降低表面場(RESURF)氧化物330上的摻雜多晶硅320 (其也可以稱為摻雜多晶硅層)。與圖1中的RESURF氧化物層130 —樣，RESURF氧化物層330包括第一氧化物(介電)層330a和第二氧化物(介電)層330b。在圖3所示的電阻器結(jié)構(gòu)300中，第一氧化物層330a包括熱(熱生長的)氧化物層，并且第二氧化物層330b可包括沉積的氧化物層，諸如TE0S。在其他實施例中，可以使用其他氧化物和/或氧化物組合。具體實施這樣的RESURF氧化物層的多種方法在下文例如相對于圖6A-6M進行描述。
[0035]在電阻器結(jié)構(gòu)300中，RESURF氧化物層330設(shè)置在場氧化物340上。場氧化物340可設(shè)置在硅基板350上(或中)。在某些實施例中，場氧化物層340可使用硅局部氧化(LOCOS)工藝形成，以氧化硅基板350的一部分。在示例性實施例中，以與相對于RESURF氧化物130討論的類似方式，將RESURF氧化物層330用于形成高壓LDMOS晶體管(例如，LNDMOS晶體管或LPDMOS晶體管)的漂移區(qū)場介電板(其也可以稱為場板)并且還以意想不到的方式用于電阻器結(jié)構(gòu)300。在圖3所示的電阻器結(jié)構(gòu)300中，與在電阻器結(jié)構(gòu)100中使用RESURF氧化物層130 —樣使用RESURF氧化物層330，導(dǎo)致?lián)诫s多晶硅320與傳統(tǒng)電阻器(多晶硅電阻器)結(jié)構(gòu)相比具有明顯更低的相對基板350的寄生電容(例如，取決于特定的實施例，可以從10%至70%)。
[0036]取決于特定的實施例，電阻器結(jié)構(gòu)300的硅基板350可包括阱區(qū)。在其他實施例中，電阻器結(jié)構(gòu)300的硅基板350可包括外延層(N型或P型)、掩埋層(N型或P型)或多種其他類型的硅基板。
[0037]也如圖3所示，摻雜的多晶硅320包括硅化物部分(或?qū)?322、323，它們與(重)摻雜的多晶硅320 —起可產(chǎn)生歐姆接觸。在該實施例中，硅化物部分322、323可用作摻雜多晶硅320的電觸點，其在形成電阻器結(jié)構(gòu)300時可以使用通孔352和353以及金屬互連360和365電連接到其他電路器件。電阻器結(jié)構(gòu)300還包括層間絕緣體(電介質(zhì))380，其可以在示例性實施例中包括硼磷硅酸鹽玻璃(BPSG)。層間絕緣體380也可以用作電阻器保護氧化物。
[0038]電阻器結(jié)構(gòu)300 (以與電阻器結(jié)構(gòu)100類似的方式)使用用在生產(chǎn)其他不同類型半導(dǎo)體器件的半導(dǎo)體工藝中的其他地方的光刻/掩膜步驟、蝕刻步驟和/或注入步驟(例如，摻雜步驟)產(chǎn)生。換句話講，用于生產(chǎn)其他類型半導(dǎo)體器件(例如，高壓(HV)LDMOS晶體管)的半導(dǎo)體工藝中的某些工藝步驟(例如，與RESURF氧化物層330相關(guān)的工藝步驟)可與用于產(chǎn)生電阻器結(jié)構(gòu)300的工藝步驟相對應(yīng)(例如，可與之共同進行，可與之同時進行)。這種工藝步驟中的對應(yīng)可在生產(chǎn)多種不同類型的半導(dǎo)體器件時在半導(dǎo)體工藝中提高效率并且還產(chǎn)生具有改善的性能特性(例如，較低的寄生電容)的電阻器結(jié)構(gòu)。在示例性實施例中，與電阻器結(jié)構(gòu)100 —樣，電阻器結(jié)構(gòu)300可使用半導(dǎo)體工藝中的一個或多個其他工藝步驟產(chǎn)生，這些工藝步驟與用在用于生產(chǎn)BJT器件、CMOS器件和LDMOS器件的BCDMOS工藝中的一個或多個工藝步驟重疊或?qū)?yīng)。
[0039]具體地講，對于圖3所示的電阻器結(jié)構(gòu)300，摻雜多晶硅320可使用與P+區(qū)域(例如，相對高的P型摻雜劑濃度)相關(guān)的注入工藝產(chǎn)生，該工藝可以是與用于產(chǎn)生PMOS器件(例如，低壓(LV)PMOS器件)的源極區(qū)的P+區(qū)域和/或漏極區(qū)的P+區(qū)域相同的注入工藝，以產(chǎn)生LVPR。作為再一個例子，用于CMOS器件、LDMOS器件和/或BJT器件的硅化物工藝或自對準(zhǔn)硅化物工藝也可用于產(chǎn)生電阻器結(jié)構(gòu)300的硅化物部分322、323。當(dāng)然，用于形成其他半導(dǎo)體器件的特征的其他工藝步驟可用于共同形成電阻器結(jié)構(gòu)300的特征。
[0040]與電阻器結(jié)構(gòu)100 —樣，在半導(dǎo)體工藝(例如，BCDMOS工藝)期間晶片的成本和周期時間可通過使用現(xiàn)有工藝或工藝步驟加以改善以產(chǎn)生電阻器結(jié)構(gòu)300，諸如以本文所述的方式。在一些實施例中，成本和周期時間可改善多達5%或更多。成本和周期時間可得到改善，因為專門用于生產(chǎn)多晶硅電阻器并且已用于生產(chǎn)多晶硅電阻器許多年的光刻/掩膜、蝕刻和/或離子注入工藝步驟可得以避免或從半導(dǎo)體工藝中消除。
[0041]因此，現(xiàn)有工藝或工藝步驟以意想不到的方式使用并在產(chǎn)生電阻器結(jié)構(gòu)300時實現(xiàn)有益的結(jié)果(例如，降低的寄生電容)，因為這些現(xiàn)有工藝步驟之前未用于(例如，用于BCDMOS工藝)產(chǎn)生多晶娃電阻器結(jié)構(gòu)?？傊壳拔从糜谏a(chǎn)多晶娃電阻器的半導(dǎo)體工藝的現(xiàn)有工藝步驟可有效地用于產(chǎn)生多晶硅電阻器結(jié)構(gòu)300。
[0042]圖4是框圖，示出了根據(jù)實施例的電容器結(jié)構(gòu)400的側(cè)面剖視圖。與電阻器結(jié)構(gòu)100和300—樣，電容器結(jié)構(gòu)400可使用通常用于生產(chǎn)其他類型的半導(dǎo)體器件的半導(dǎo)體工藝中的一個或多個工藝步驟產(chǎn)生。該一個或多個工藝步驟可按意想不到的方式用于產(chǎn)生電容器結(jié)構(gòu)400。
[0043]如圖4所示，電容器結(jié)構(gòu)400包括設(shè)置在降低表面場(RESURF)氧化物430上的摻雜多晶娃(層)420。摻雜多晶娃420可用作電容器結(jié)構(gòu)400中的頂部(上部)導(dǎo)電板。
[0044]對于圖4所示的電容器結(jié)構(gòu)400，摻雜多晶硅420可使用與P+區(qū)域(例如，相對高的P型摻雜劑濃度)相關(guān)的注入工藝產(chǎn)生，該工藝可以是與用于產(chǎn)生PMOS器件(例如，低壓(LV)PMOS器件)的源極區(qū)的P+區(qū)域和/或漏極區(qū)的P+區(qū)域相同的注入工藝，以便產(chǎn)生具有較低電阻值的電容器結(jié)構(gòu)400的上部導(dǎo)電板。
[0045]同樣在電容器結(jié)構(gòu)400中，RESURF氧化物層430可使用本文所述的技術(shù)產(chǎn)生(例如，可包括多個氧化物/介電層)。RESURF氧化物層430用作電容器結(jié)構(gòu)400的介電層(例如，在兩個導(dǎo)電板之間)。在示例性實施例中，以與相對于RESURF氧化物層130和330討論的類似方式，將RESURF氧化物層430用于形成高壓LDMOS晶體管(例如，LNDMOS晶體管或LPDMOS晶體管)的漂移區(qū)場介電板(其也可以稱為場板)并且還以意想不到的方式用于電容器結(jié)構(gòu)400。在圖4所示的電容器結(jié)構(gòu)400中，以意想不到的方式使用RESURF氧化物層430產(chǎn)生電容器的介電層允許產(chǎn)生擊穿電壓在30V和200V之間(與5V和20V之間的擊穿電壓相比)的電容器結(jié)構(gòu)。當(dāng)然，用于形成其他半導(dǎo)體器件的特征的其他工藝步驟可用于共同形成電容器結(jié)構(gòu)400的特征。
[0046]在電容器結(jié)構(gòu)400中，將RESURF氧化物層430設(shè)置在N型硅區(qū)域455上。RESURF氧化物層430可使用多種不同的方法產(chǎn)生，諸如本文所述的那些方法。例如，RESURF氧化物430可以是與RESURF氧化物130和/或330相同的RESURF氧化物。在電容器結(jié)構(gòu)400中，N型硅區(qū)域455被用作底部(下部)導(dǎo)電板，并可以多種方式形成，諸如本文所述的那些方式。例如，N型硅區(qū)域455可包括N阱區(qū)、高壓N阱區(qū)、掩埋的N型硅層和高摻雜的N型硅區(qū)域，諸如使用下文相對于圖6A至6M所討論的工藝步驟產(chǎn)生的那些區(qū)域。
[0047]如圖4所示，將N型硅區(qū)域455設(shè)置在場氧化物區(qū)域440之間。在某些實施例中，N型硅區(qū)域455可設(shè)置在場氧化物440中的開口內(nèi)，其中場氧化物440中的開口限定周邊，在其中暴露出N型硅區(qū)域455 (例如，用于隨后形成RESURF氧化物層430)。
[0048]如圖4所示，N型硅區(qū)域455和場氧化物440可設(shè)置在硅基板350內(nèi)。在某些實施例中，場氧化物440可使用娃局部氧化(LOCOS)工藝形成以氧化娃基板450的一部分,其中場氧化物440中的開口使用氮化物(阻擋)掩膜產(chǎn)生以阻擋(或防止)在N型硅區(qū)域455的范圍內(nèi)形成場氧化物。
[0049]取決于特定的實施例，電容器結(jié)構(gòu)400的娃基板450可包括P型娃基板。例如,娃基板450可包括P型外延層和P型掩埋層或其他基板類型的至少一種。用于產(chǎn)生(或提供)娃基板450的多個實施例在下文相對于圖6A至6M進行討論。
[0050]也如圖4所示，N型硅區(qū)域455和摻雜多晶硅420分別包括產(chǎn)生歐姆接觸的硅化物部分(或?qū)?422、423。在示例性實施例中，用于CMOS器件、LDMOS器件和/或BJT器件的硅化物工藝或自對準(zhǔn)硅化物工藝也可用于產(chǎn)生電容器結(jié)構(gòu)400的硅化物部分422、423。在該實施例中，硅化物部分422、423可用作摻雜多晶硅420和N型硅區(qū)域454的電觸點，其在形成電容器結(jié)構(gòu)400時可以使用通孔452和453以及金屬互連460和465電連接到其他電路器件。電容器結(jié)構(gòu)400還包括層間絕緣體(電介質(zhì))480，其可以在示例性實施例中包括硼磷硅酸鹽玻璃(BPSG)。層間絕緣體480也可以用作電容器保護氧化物。
[0051]電容器結(jié)構(gòu)400 (以與電阻器結(jié)構(gòu)100和300類似的方式)使用用在生產(chǎn)其他不同類型半導(dǎo)體器件的半導(dǎo)體工藝中的其他地方的光刻/掩膜步驟、蝕刻步驟和/或注入步驟(例如，摻雜步驟)產(chǎn)生。換句話講，用于生產(chǎn)其他類型半導(dǎo)體器件(例如，高壓(HV)LDMOS晶體管)的半導(dǎo)體工藝中的某些工藝步驟(例如，與RESURF氧化物層430相關(guān)的工藝步驟)可與用于產(chǎn)生電容器結(jié)構(gòu)400的工藝步驟相對應(yīng)(例如，可與之共同進行，可與之同時進行)。這種工藝步驟中的對應(yīng)可在生產(chǎn)多種不同類型的半導(dǎo)體器件時在半導(dǎo)體工藝中提高效率并且還產(chǎn)生具有改善的性能特性(例如，較低的寄生電容)的電阻器結(jié)構(gòu)。在示例性實施例中，電容器結(jié)構(gòu)400可使用半導(dǎo)體工藝中的一個或多個其他工藝步驟產(chǎn)生，這些工藝步驟與用在用于生產(chǎn)BJT器件、CMOS器件和LDMOS器件的BCDMOS工藝中的一個或多個工藝步驟重疊或?qū)?yīng)。
[0052]與電阻器結(jié)構(gòu)100和300 (以及本文所述的其他結(jié)構(gòu))一樣，在半導(dǎo)體工藝(例如，BCDMOS工藝)期間晶片的成本和周期時間可通過使用現(xiàn)有工藝或工藝步驟加以改善以產(chǎn)生電容器結(jié)構(gòu)400，諸如以本文所述的方式。在一些實施例中，成本和周期時間可改善多達5%或更多。成本和周期時間可得到改善，因為專門用于生產(chǎn)多晶硅電阻器并且已用于生產(chǎn)多晶硅電阻器許多年的光刻/掩膜、蝕刻和/或離子注入工藝步驟可得以避免或從半導(dǎo)體工藝中消除。
[0053]因此，現(xiàn)有工藝或工藝步驟以意想不到的方式使用并在產(chǎn)生電容器結(jié)構(gòu)400時實現(xiàn)有益的結(jié)果(例如，提高的擊穿電壓)，因為這些現(xiàn)有工藝步驟之前未用于(例如，用于BCDMOS工藝)產(chǎn)生電容器結(jié)構(gòu)?？傊?，目前未用于產(chǎn)生電容器結(jié)構(gòu)的半導(dǎo)體工藝的現(xiàn)有工藝步驟可有效地用于產(chǎn)生電容器結(jié)構(gòu)400。
[0054]圖5是框圖，示出了根據(jù)實施例的電容器結(jié)構(gòu)500的掩膜層次俯視圖。在示例性具體實施中，電容器結(jié)構(gòu)500可與圖4中所示的電容器結(jié)構(gòu)400相對應(yīng)，或可與其他電容器結(jié)構(gòu)相對應(yīng)。如圖5所示，將摻雜多晶硅層520設(shè)置在RESURF氧化物(未示出)上。RESURF氧化物繼而又設(shè)置在N型硅區(qū)域555上。N型硅區(qū)域通過場氧化物540中的開口暴露出來，諸如本文所述。多晶硅層520和N型硅區(qū)域555包括硅化物部分522和523。如圖5所示，觸點552、553 (或通孔)在相應(yīng)的硅化物部分522、523與金屬部分(或互連層)諸如圖4所示的互連層460和465之間垂直設(shè)置(從圖中進出)。在該實施例中，未示出設(shè)置在電容器結(jié)構(gòu)500上的電介質(zhì)(諸如上文相對于圖4所述的電介質(zhì)480)。
[0055]圖6A至6M是示意圖，示出了半導(dǎo)體工藝中的至少一些工藝步驟的剖視圖，該工藝可用于生產(chǎn)LDMOS器件610 (例如，HV LDMOS器件、LNDMOS器件)、多晶硅電阻器640和/或BJT器件680 (各自如圖6M中的器件所示)。另外，圖6A至6M中所示的工藝步驟也可用于在生產(chǎn)LDMOS器件610、多晶硅電阻器640和BJT器件680的同時在電容器區(qū)域701中產(chǎn)生如圖7所示的電容器結(jié)構(gòu)700。因此，為了舉例說明和清楚起見，圖7的電容器結(jié)構(gòu)700將結(jié)合圖6A至6M的討論加以描述。
[0056]具體地講，在該實施例中，多晶硅電阻器640、電容器700和/或BJT器件680的部分可使用半導(dǎo)體工藝中的一個或多個工藝步驟產(chǎn)生，這些步驟與用于生產(chǎn)LDMOS器件610的一個或多個工藝步驟重疊或?qū)?yīng)。LDMOS器件610、多晶硅電阻器640和BJT器件680在器件600 (也可以稱為集成電路)中集成。在其他實施例中，圖7中所示的電容器結(jié)構(gòu)700也可在器件600中集成。
[0057]在器件600中，LDMOS器件610在器件600的LDMOS區(qū)域611內(nèi)產(chǎn)生，多晶硅電阻器640在器件600的電阻器區(qū)域641內(nèi)產(chǎn)生，并且BJT器件680在器件600的BJT區(qū)域681內(nèi)產(chǎn)生。如圖6M所示，BJT器件680包括集電極650、基極660和發(fā)射極670。如上指出，電容器700可通過圖7中所示的電容器區(qū)域701產(chǎn)生。
[0058]雖然圖6A至6M是示出BCDMOS工藝的工藝步驟的剖視示意圖，但是本文所述的技術(shù)可適用于多種半導(dǎo)體工藝。通過圖6A至6M所示的剖視圖示出的工藝步驟的順序以舉例的方式給出。
[0059]因此，簡化了多個工藝步驟和/或未示出中間工藝步驟。在一些實施例中，可按與所示的不同的順序執(zhí)行本文所述的工藝步驟的至少一些。另外，并非所有的要素都在各附圖中用參考編號重新標(biāo)記以簡化附圖。在一些實施例中，本文所述的氧化物可包括或可以為電介質(zhì)(包括低k電介質(zhì))、二氧化硅、熱生長氧化物、沉積的氧化物等的任何組合。
[0060]如圖6A所示，器件600包括基板603以及設(shè)置在LDMOS區(qū)域611中的基板603與P型掩埋區(qū)601之間的N型掩埋區(qū)602。P型掩埋區(qū)601和N型掩埋區(qū)602可使用一系列工藝步驟形成，這些步驟包括注入工藝步驟、氧化工藝步驟、外延生長步驟等。在一些實施例中，N型掩埋區(qū)602和P型掩埋區(qū)601的至少一部分可在按順序形成(例如，以堆疊方式形成，在不同的時間周期中通過居間工藝步驟或?qū)釉诒舜酥闲纬?的一個或多個外延層(例如，P型外延層)中形成。例如，第一 P型外延層可在基板603上形成，而第二 P型外延層可在第一 P型外延層上形成。外延層的厚度可為約0.5 μ m至3 μ m。在一些實施例中，外延層的一個或多個的厚度可低于約0.5 μ m或高于約3 μ m。在一些實施例中,外延層可具有不同的厚度。
[0061]外延層(若在基板603上形成)和基板603可統(tǒng)稱為硅器件區(qū)域605。硅器件區(qū)域605的頂部表面T在圖6A中以虛線不出。娃器件區(qū)域605的頂部表面T可以為在水平方向?qū)?zhǔn)的基本上平的頂部表面T，并且垂直方向可基本上垂直于頂部表面T。雖然頂部表面T和硅器件區(qū)域605可能并非在各圖中都予以示出，但是這些特征在后續(xù)附圖中提及。
[0062]如圖6A所示，高壓N阱(HVNWELL)區(qū)612在P型掩埋區(qū)601中形成。在一些實施例中，HVNWELL區(qū)612可使用HVNWELL光刻工藝和N型注入工藝(例如，HVNWELL注入工藝)形成。
[0063]如果在基板603上形成兩個外延層而第一外延層設(shè)置在第二外延層與基板603之間，則HVNWELL區(qū)612的深度可約等于設(shè)置在第一外延層上的第二外延層的深度。在一些實施例中，HVNWELL區(qū)612的深度可小于第二外延層的深度，或者可超過第二外延層的深度，使得HVNWELL區(qū)612的至少一部分設(shè)置在第一外延層中。在一些實施例中，HVNWELL區(qū)612的至少一部分可設(shè)置在基板630中。
[0064]在該實施例中，在形成HVNWELL區(qū)612后，形成氮化物層606。氮化物層606的一些部分在LDMOS區(qū)域611中形成，氮化物層606的一些部分在BJT區(qū)域681中形成(例如，在集電極、基極和發(fā)射極之間的部分)。氮化物層606在一些實施例中可以為沉積層，并可使用包括光刻工藝步驟、蝕刻步驟等的多個加工步驟形成。
[0065]在形成氮化物層606后，形成場氧化物604。場氧化物604可具有與氮化物層606的部分中的至少一些接觸或設(shè)置在這些部分之下的部分。如圖6A所示，場氧化物604的至少一部分可設(shè)置在硅器件區(qū)域605的頂部表面T之上并且場氧化物604的至少一部分可設(shè)置在娃器件區(qū)域605的頂部表面T之下。在一些實施例中，場氧化物604可使用LOCOS工藝
作為硅局部氧化(LOCOS)而形成。在一些實施例中，場氧化物604的厚度可在2000 j矣(A)
與6000A (例如，3000人、4500A, 5000A)之間。雖然未在圖6A中示出，但是在一些
實施例中，可以進行緩沖氧化、墊氧化、犧牲氧化等。氮化物層606可稱為形成場氧化物604的阻擋掩膜，因為氮化物層606阻擋(防止)形成場氧化物604。氮化物層606也可以在形成圖7所示的電容器結(jié)構(gòu)700 (或上面討論的電容器結(jié)構(gòu)400和500)時使用，以便防止在N型硅區(qū)域712 (其可以在形成場氧化物704之前或之后形成)中形成場氧化物704。電容器結(jié)構(gòu)700中的N型硅區(qū)域712被配置成用作電容器結(jié)構(gòu)700的兩個導(dǎo)電板之一而工作。
[0066]圖6B是剖視示意圖，示出了移除氮化物層606后的器件600。移除氮化物層606后，可在器件600的至少一些部分上形成P阱(阻擋)掩膜608 (或其部分)。未被P阱掩膜608掩膜(或通過P阱掩膜608暴露出來)的器件600的部分將用P型摻雜劑摻雜以形成一個或多個P阱區(qū)609，其在圖6C中示出。如圖6B所示，P阱掩膜608在LDMOS區(qū)域611的至少一些部分上以及在BJT區(qū)域681的至少一些部分上形成。除了包括抗穿通(APT)注入、N閾值電壓(NVT)注入、深隔離注入等的其他類型的注入外，P阱區(qū)609還可以使用P阱注入形成。在此整篇說明書中，掩膜(例如，阻擋掩膜)可以為或可以包含光致抗蝕劑或其他材料，諸如氮化物。[0067]如圖6C所示，若干P阱區(qū)609在橫向于HVNWELL區(qū)域612的LDMOS區(qū)域611中形成，使得HVNWELL區(qū)域612設(shè)置在P阱區(qū)609之間(例如，設(shè)置在兩個P阱區(qū)609之間)。另夕卜，也如圖6C所示，P阱區(qū)609 (例如，P阱區(qū)609的另一部分)在場氧化物604和電阻器區(qū)域641之下形成。因此，P阱區(qū)609具有至少一個設(shè)置在電阻器區(qū)域641中的場氧化物604與P型掩埋區(qū)601之間的部分。雖然未在圖6B中示出，但是在一些實施例中，P阱掩膜608的至少一些部分可在電阻器區(qū)域641的至少一些部分上形成，使得P阱區(qū)609的至少一些部分可不在場氧化物604之下形成。在一些實施例中，不同類型的P型區(qū)可在電阻器區(qū)域641的P型掩埋區(qū)601內(nèi)形成。相似地，雖然未在圖7中示出，但是P阱掩膜608的至少一些其他部分可在電容器區(qū)域701 (在其中形成電容器結(jié)構(gòu)700)的至少一些部分上形成，以防止在電容器區(qū)域701中形成P阱區(qū)。
[0068]在一些實施例中，用于形成P阱區(qū)609的P阱注入工藝可用于在BJT器件(未示出)(例如NPN BJT器件)的基極中形成P阱區(qū)。在該實施例中，用于形成P阱區(qū)609的P阱注入工藝不用于形成BJT器件680的基極660。在一些實施例中，P阱摻雜或注入工藝可用于形成BJT器件680的至少一部分。
[0069]圖6D是剖視示意圖，示出了在器件600的至少一些部分上形成N阱掩膜613 (或其部分)。未被N阱掩膜613掩膜(或通過N阱掩膜613暴露出來)的器件600的部分(例如，LDMOS區(qū)域611)將用N型摻雜劑摻雜以形成一個或多個N阱區(qū)615。在該實施例中，將N阱區(qū)615在LDMOS區(qū)域611的HVNWELL區(qū)域612內(nèi)形成。除了包括APT注入、P閾值電壓(PVT)注入等的其他類型的注入外，N阱區(qū)615還可以使用N阱注入形成。在某些實施例中，N阱掩膜也可以在圖7所示的電容器區(qū)域701的至少一些部分中形成，以阻擋形成N阱區(qū)615。在一些實施例中，電容器結(jié)構(gòu)700的N型硅區(qū)域712可包括以通過圖6D所示并相對于圖6D所述的相似方式形成的N阱區(qū)615。在其他實施例中，N型區(qū)域712可使用其他工藝或半導(dǎo)體工藝的工藝步驟形成N型區(qū)域712可使用半導(dǎo)體工藝的其他工藝或工藝步驟形成，諸如相對于圖6A-6M所述的那些。
[0070]在一些實施例中，用于形成N阱區(qū)615的N阱注入工藝可用于在BJT器件(未示出)(例如，PNP BJT器件)的基極中形成N阱區(qū)。在該實施例中，用于形成N阱區(qū)615的N阱注入工藝不用于形成BJT器件680的基極660中的摻雜區(qū)。換句話講，將N阱摻雜或注入工藝從BJT器件680中排除。在一些實施例中，N阱摻雜或注入工藝可用于形成BJT器件680的至少一部分。
[0071]如圖6E所示，RESURF氧化物620在器件600上形成。在一些實施例中，RESURF氧化物620可以為熱氧化物和沉積氧化物的任何組合。在一些實施例中，RESURF氧化物620可包括設(shè)置在熱牛長的氧化物層上的沉積氧化物層，反之亦然。在一些實施例中，熱氧化物
的厚度可在約IOA與IOOOA之間，并且沉積氧化物的厚度可在約IOA與1500人之間。例如，RESURF氧化物620可包含約200A的熱氧化物和約800A的沉積氧化物。在一些實施例
中，RESURF氧化物可包括設(shè)置在熱生長氧化物層上的沉積氧化物層，其中沉積氧化物層的厚度為熱生長氧化物層的厚度的至少四倍。雖然未在圖6E中示出，但是在一些實施例中，在器件600上形成的犧牲氧化物可在器件600上形成RESURF氧化物620之前移除。在一個實施例中，RESURF氧化物620可用于形成LDMOS器件600的場板并且還以意想不到的方式用于形成電阻器640 (或電阻器結(jié)構(gòu)100、200、300)的特征和/或電容器700 (或電容器結(jié)構(gòu)400、500)的特征，諸如使用本文所述的方法。
[0072]圖6F是剖視示意圖，示出了在移除圖6E所示的RESURF氧化物620的至少一些部分以形成RESURF氧化物621、622、623 (或RESURF氧化物的部分或RESURF氧化物層)后的器件600。在一些實施例中，RESURF氧化物620的部分可使用一種或多種掩膜工藝和/或一種或多種蝕刻工藝移除。如圖6F所示，將RESURF氧化物622的至少一部分設(shè)置在電阻器區(qū)域641中的場氧化物604上。另外，將RESURF氧化物623的至少一些部分設(shè)置在包含在BJT區(qū)域681中的BJT器件680的發(fā)射極670上。具體地講，將RESURF氧化物622的至少一部分設(shè)置在BJT區(qū)域681中的發(fā)射極670的暴露硅表面(例如，硅器件區(qū)域605的暴露硅表面(例如，頂部表面T))上。另外，雖然未標(biāo)記，但是RESURF氧化物620的其余部分設(shè)置在集電極650的至少一部分上。另外，如圖7所示，可將RESURF氧化物722的至少一部分(在圖6F的移除工藝后)設(shè)置在電容器700的N型硅區(qū)域712上，其中RESURF氧化物722被構(gòu)造成用作電容器結(jié)構(gòu)700的電介質(zhì)。
[0073]另外，也如圖6F所示，將RESURF氧化物621 (其衍生自RESURF氧化物620)的一部分設(shè)置在LDMOS區(qū)域611中的LDMOS器件610的暴露硅表面(例如，硅器件區(qū)域605的暴露硅表面)上(例如，以形成LDMOS器件610的漂移區(qū)場板)。具體地講，將RESURF氧化物621的一部分設(shè)置在HVNWELL區(qū)域612上和N阱區(qū)615上。
[0074]圖6G是剖視示意圖，示出了在器件600內(nèi)與基極注入?yún)^(qū)619共同形成的N型摻雜漂移(NDD)區(qū)域618的形成。具體地講，NDD區(qū)域618在HVNWELL區(qū)域612中形成，并且基極注入?yún)^(qū)619在BJT區(qū)域681中共同(例如，同時)形成。NDD區(qū)域618可使用以不同的能量進行的多個注入操作形成。NDD區(qū)域618可用作LDMOS區(qū)域611中的LDMOS器件610的漂移區(qū)。NDD區(qū)域618和基極注入?yún)^(qū)619使用NDD掩膜624和N型注入工藝(例如，單一 N型注入工藝)形成。在某些實施例中，電容器700的η型區(qū)域712可包括NDD區(qū)域618。
[0075]如圖6G所示，用于形成LDMOS區(qū)域611的LDMOS器件610中的NDD區(qū)域618的N型注入工藝是用于形成包含在BJT區(qū)域681的基極660中的基極注入?yún)^(qū)619的相同N型注入工藝。因此，如圖6G所示，在NDD區(qū)域618 (例如，N型漂移區(qū))的至少掩膜步驟和注入步驟期間，BJT器件680的基極660和發(fā)射極670也在NDD掩膜624 (其可以稱為漂移區(qū)掩膜)中被打開(例如，暴露、未掩膜)并注入。
[0076]也如圖6G所示，NDD區(qū)域618和基極注入?yún)^(qū)619各自的深度比N阱區(qū)615的深度大(例如，1.05倍、兩倍大)。如圖6G所示，NDD區(qū)域618和基極注入?yún)^(qū)619的橫向(或水平)寬度R (從左到右，反之亦然)比N阱區(qū)615的橫向(或水平)寬度Q大。
[0077]雖然未在圖6G中示出，但是TOD區(qū)域也可以按HVLPDM0S器件或HVPMOS器件(未示出)和NPN BJT器件(未示出)相似的方式形成。用于HVLPDM0S器件或HVPMOS器件的TOD區(qū)域的P型注入也可用于摻雜NPN BJT器件的基極。HVLPDM0S器件或HVPMOS器件的TOD區(qū)域可用作HVLPDM0S器件或HVPMOS器件的漂移區(qū)。換句話講，在NPN BJT器件(未示出)中，P型漂移區(qū)注入可用于摻雜NPN BJT器件，并且P阱摻雜或注入可從至少一個NPN BJT器件中排除。
[0078]如上所述，在一些實施例中，除了使用漂移區(qū)注入形成的BJT器件(例如，BJT器件680)外，一個或多個BJT器件(未示出)可通過使用P阱工藝形成的基極注入?yún)^(qū)產(chǎn)生(對于NPN BJT器件而言)，并且一個或多個BJT器件(未示出)可通過使用N阱工藝形成的基極注入?yún)^(qū)產(chǎn)生(對于PNP BJT器件而言)。
[0079]圖6H是剖視示意圖，示出了在器件600上形成多晶硅部分。如圖6H所示，柵極多晶硅626 (其也可以稱為柵電極)在LDMOS區(qū)域611中形成，并且電阻器多晶硅642 (也可以稱為多晶硅部分)在電阻器區(qū)域641中形成。在某些實施例中，電容器700的摻雜多晶硅742可與柵極多晶硅626和電阻器多晶硅642同時形成(例如，使用相同的工藝步驟)。在一些實施例中，柵極多晶娃626、電阻器多晶娃642和摻雜多晶娃742可作為多晶娃層的一部分形成。因此，在一些實施例中，柵極多晶娃626、電阻器多晶娃642和摻雜多晶娃742可以作為相同多晶硅形成工藝的一部分形成。
[0080]具體地講，在一些實施例中，用于形成柵極多晶硅626的多晶硅沉積工藝可以與用于形成電阻器多晶硅642和摻雜多晶硅742的多晶硅沉積工藝相同。因此，電阻器多晶娃642、柵極多晶娃626和電容器700的摻雜多晶娃742可共同形成,而不是使用不同的多晶硅工藝步驟形成。在一些實施例中，多晶硅沉積工藝可包括一個或多個掩膜工藝步驟、一個或多個蝕刻步驟等。
[0081]如圖6H所示，電阻器多晶硅642設(shè)置在RESURF氧化物622上，后者設(shè)置在場氧化物604上。因此，RESURF氧化物622和場氧化物604設(shè)置在電阻器多晶硅642與P阱區(qū)609之間，這導(dǎo)致與傳統(tǒng)多晶硅電阻器相比與電阻器結(jié)構(gòu)600相關(guān)的寄生電容降低。
[0082]另外，如圖7所示，摻雜多晶硅742設(shè)置在RESURF氧化物722上，后者設(shè)置在N型區(qū)域712上。與半導(dǎo)體工藝中實施的當(dāng)前電容器的5V與20V之間的擊穿電壓相比，圖7所示的電容器700 (與電容器400 —樣)的結(jié)構(gòu)允許形成擊穿電壓在20V與300V之間的高壓電容器。
[0083]在該實施例中，將BJT區(qū)域681從多晶硅形成中排除。雖然未在圖6H中示出，但是在一些實施例中，電阻器多晶硅642可直接在場氧化物604上形成。在此類實施例中，RESURF氧化物622可不在電阻器區(qū)域641中的場氧化物604的至少一部分上形成(例如，可從中排除)。換句話講，在一些實施例中，RESURF氧化物622可不設(shè)置在場氧化物604與電阻器多晶娃642之間。
[0084]如圖6H所示，柵極氧化物625在柵極多晶硅626的至少一部分之下形成(使得柵極氧化物625設(shè)置在柵極多晶娃626與娃器件區(qū)域605的頂部表面T之間)。如圖6H所不，柵極氧化物625與RESURF氧化物621的至少一部分接觸。具體地講，柵極氧化物625的末端與RESURF氧化物621的至少一個末端接觸(例如，鄰接、相鄰)。在一些實施例中，柵極氧
化物625的厚度可在5A與425A之間(例如，50入、丨20A、200A, 300A、400A)或更
厚。在一些實施例中，柵極氧化物625的厚度可小于RESURF氧化物621的厚度。
[0085]如圖6H所示，NDD區(qū)域618的邊界(例如，如在該圖中取向的左側(cè)邊界)與硅器件區(qū)域605的頂部表面T (其可以為外延層的頂部表面)和LDMOS器件610的柵極氧化物625的底部表面之間的界面相交(例如，終止于該界面)。相比之下，N阱區(qū)615的邊界(例如，如在該圖中取向的左側(cè)邊界)可與硅器件區(qū)域605的頂部表面T (其可以為外延層的頂部表面)和LDMOS器件610的RESURF氧化物620的底部表面之間的界面相交。如圖6H所示，NDD區(qū)域618(在柵極氧化物625之下)的邊界可以大致與HVNWELL區(qū)域612的邊界相同(例如，與該邊界相對應(yīng)或與該邊界相鄰)。[0086]如圖6H所示，N阱區(qū)615設(shè)置在NDD區(qū)域618內(nèi)，后者設(shè)置在HVNWELL區(qū)域612內(nèi)，并且HVNWELL區(qū)域612設(shè)置在P阱區(qū)609的部分之間(例如，橫向位于其間)。因此，N阱區(qū)615、NDD區(qū)域618和HVNWELL區(qū)域612具有不同的橫截面積。
[0087]如圖6H所示，NDD區(qū)域618的邊界(例如，如在該圖中取向的右側(cè)邊界)與場氧化物604和硅器件區(qū)域605之間的界面相交(例如，終止于該界面)。換句話講，NDD區(qū)域618的邊界(例如，如在該圖中取向的右側(cè)邊界)終止于場氧化物604的底部表面。相似地，N阱區(qū)615的邊界(例如，如在該圖中取向的右側(cè)邊界)也與場氧化物604和硅器件區(qū)域605之間的界面相交(例如，終止于該界面)。換句話講，N阱區(qū)615的邊界(例如，如在該圖中取向的右側(cè)邊界)終止于場氧化物604的底部表面。如圖6H所示，NDD區(qū)域618 (在柵極氧化物625之下)的邊界(例如，如在該圖中取向的右側(cè)邊界)不與N阱區(qū)615的邊界(例如，如在該圖中取向的右側(cè)邊界)或HVNWELL區(qū)域612的邊界(例如，如在該圖中取向的右側(cè)邊界)相對應(yīng)(例如,與之分離)。
[0088]圖61是剖視示意圖，示出了用于形成P-區(qū)域632 (其可以為LNDMOS器件610的主體區(qū))以及用于摻雜圖7所示的電容器結(jié)構(gòu)700的柵極多晶硅626的至少一部分633、電阻器多晶娃642的至少一部分634和摻雜多晶娃742的至少一部分的P-注入掩膜631。P-區(qū)域632設(shè)置在P阱區(qū)609內(nèi)。P-區(qū)域632的深度小于P阱區(qū)609的深度。如圖61所不，用于摻雜P-區(qū)域632的注入工藝也用于摻雜柵極多晶娃626的部分633、電阻器多晶娃642的部分634,并可用于摻雜電容器結(jié)構(gòu)700的摻雜多晶娃742。因此，電阻器多晶娃642的部分634和摻雜多晶硅742可與柵極多晶硅626的部分633和P-區(qū)域632共同摻雜。P-區(qū)域632和部分633、634以及摻雜多晶硅742的摻雜可以為使用P型摻雜劑執(zhí)行的相對輕的摻雜(例如，濃度比P阱區(qū)609的濃度低)，或可以具有較高的摻雜濃度，具體取決于特定的實施例。部分634的至少一部分(例如，沿著頂部的中部)可限定電阻器多晶硅642的本征區(qū)635。換句話講，在LDMOS器件610主體注入期間，P-注入掩膜可以圍繞電阻器多晶娃642打開(例如,暴露、未掩膜),使得可對電阻器多晶娃642進行摻雜。P-區(qū)域632設(shè)置在P阱區(qū)609的至少一部分內(nèi)。
[0089]電阻器多晶娃642的部分634可包括電阻器多晶娃642的本征區(qū)635的至少一些部分。多晶硅電阻器的本征區(qū)的例子在上文結(jié)合至少圖1和圖2予以示出和描述。在一些實施例中，可形成P-注入掩膜631 (其可以稱為主體注入掩膜)使得只對電阻器多晶硅642的本征區(qū)635摻雜。P-區(qū)域632可具有比P阱區(qū)609的摻雜劑濃度低的摻雜劑濃度(例如，低一個數(shù)量級)。
[0090]在一些實施例中，電容器700的電阻器多晶娃642和摻雜多晶娃742可通過用于摻雜P-區(qū)域632的相同注入工藝(或其步驟)以及用于摻雜LDMOS器件610的源極的N型注入進行摻雜。在一些實施例中，源極注入可在與NMOS工藝相關(guān)的源極/漏極(S/D)注入期間形成。
[0091]圖6J是剖視示意圖，示出了使用NLDD注入掩膜639形成的N型輕摻雜漏極(NLDD)區(qū)域636、637。如圖6J所示，柵極多晶硅626的至少一部分也在NLDD注入工藝(其在某些實施例中也可用于摻雜電容器結(jié)構(gòu)700的摻雜多晶娃742)期間摻雜。雖然未在圖6J中不出，但是也可以執(zhí)行P型LDD注入。在一些實施例中，可在執(zhí)行NLDD注入工藝前和/或在執(zhí)行PLDD注入工藝前執(zhí)行柵極密封氧化工藝(未示出)。如圖6J所示，將電阻器區(qū)域641和BJT區(qū)域681從NLDD注入工藝中排除。在一些實施例中，電阻器區(qū)域641和/或BJT區(qū)域681的至少一些部分可暴露于NLDD注入。例如，電阻器多晶娃642的至少一部分(例如,本征區(qū))可暴露于NLDD注入。
[0092]如圖6K所示，執(zhí)行TEOS沉積和蝕刻，以形成LDMOS器件610的隔片651和多晶硅電阻器640的隔片652。隔片651和隔片652可使用隔片回蝕工藝形成。
[0093]在形成隔片651、652后，將電阻器多晶硅642的各末端通過使用P+注入掩膜653(其可以稱為源極掩膜和/或稱為漏極掩膜)的P+注入工藝(其為一種類型的源極注入工藝和/或漏極注入工藝)摻雜以形成P+區(qū)域655、656。P+注入掩膜可與PMOS器件(未示出)的P+源極/漏極(S/D)注入相關(guān)。電阻器多晶硅642的末端(或接觸區(qū)域)可進一步用P型摻雜劑摻雜，使得可隨后使用(或通過)多晶硅電阻器640的P+區(qū)域655、656形成歐姆(而非整流)接觸。如圖6K所示，之前已摻雜的電阻器多晶硅642的端部未被P+注入掩膜653掩蔽(或通過P+注入掩膜653暴露出來)以形成P+區(qū)域655、656。在一些實施例中，P+區(qū)域可稱為多晶硅電阻器640的接觸區(qū)域。本征區(qū)635 (例如，在圖61中示出)可設(shè)置在P+區(qū)域655、656之間。在一些實施例中，用于摻雜電阻器多晶娃的末端655、656和PMOS器件的S/D區(qū)域的工藝步驟也可用于摻雜電容器700的摻雜多晶硅742。
[0094]另外，如圖6K所示，將BJT器件680的發(fā)射極670用P+注入摻雜以在基極注入?yún)^(qū)619內(nèi)形成P+區(qū)域657。因此，多晶硅電阻器640的至少一些部分和BJT器件680的至少一些部分可共同用與PMOS器件相關(guān)的P+注入工藝摻雜。
[0095]在該實施例中，只示出了 P+注入。在一些實施例中，也可執(zhí)行與NMOS器件(未示出)相關(guān)的N+源極/漏極注入。雖然未在該實施例中示出，但是多晶硅電阻器(未示出)的至少一些部分、NPN BJT器件(未示出)的至少一些部分和電容器結(jié)構(gòu)700 (未示出)的摻雜多晶硅742的至少一些部分可共同用與NMOS器件相關(guān)的N+注入工藝摻雜。
[0096]在執(zhí)行P+注入工藝后，如圖6L所示，在器件600上形成(例如，沉積、生長)自對準(zhǔn)硅化物阻擋氧化物661。在一些實施例中，自對準(zhǔn)硅化物阻擋氧化物661可稱為自對準(zhǔn)硅化物氧化物。然后可對自對準(zhǔn)硅化物阻擋氧化物661進行圖案化，使得除了在不需要形成自對準(zhǔn)硅化物的器件600區(qū)域，諸如電阻器多晶硅642的中央P-摻雜部分中，將自對準(zhǔn)硅化物阻擋氧化物661移除。在對自對準(zhǔn)硅化物阻擋氧化物661進行圖案化后，可在器件600上形成金屬層(未示出)。然后可作為自對準(zhǔn)硅化物工藝的一部分使該金屬層反應(yīng)(例如，與接觸金屬層的硅反應(yīng))。因此，在自對準(zhǔn)硅化物加工期間，自對準(zhǔn)硅化物在電阻器多晶硅642的P+區(qū)域655、656上形成，但不在設(shè)置在P+區(qū)域655、656之間的電阻器多晶娃642的本征、中央P-摻雜部分(其通過LNDMOS P型主體注入摻雜)上形成。
[0097]相似地，可對自對準(zhǔn)硅化物氧化物661進行蝕刻(圖案化)，使得可如圖6M所示分別在LDMOS器件610的柵極、源極和漏極上形成自對準(zhǔn)硅化物691、692和693。另外，自對準(zhǔn)娃化物694和695可形成在多晶娃電阻器640的各末端上(分別在P+區(qū)域655和656上)，以及形成電容器結(jié)構(gòu)700的自對準(zhǔn)硅化物722、723。最后，可分別在BJT器件680的集電極650、基極660和發(fā)射極670的每一者上形成自對準(zhǔn)硅化物696、697、698。在形成自對準(zhǔn)硅化物之后的工藝步驟沒有示出，諸如觸點形成、鈍化、金屬化(例如，互連)、電介質(zhì)和通孔形成。
[0098]在一些實施例中，可將其他類型的半導(dǎo)體結(jié)構(gòu)包括在器件600中。例如，除了 BJT器件680、多晶硅電阻器640和LDMOS器件610外，還可以在器件600中形成電容器器件，諸如電容器結(jié)構(gòu)700。在其他實施例中，可將其他構(gòu)造用于上述各種器件特征。例如，電阻器多晶娃642可均勻(例如,重)摻雜,而不是具有重摻雜末端655、656和相對輕摻雜的本征(中央)區(qū)635。
[0099]圖8A-8C是流程圖，根據(jù)實施例分別示出了用于半導(dǎo)體加工的方法800、830和860。在某些實施例中，方法800、830和860可彼此結(jié)合而具體實施，并且為了舉例說明，將在本文照此予以描述。例如，圖8B所示的方法830包括形成RESURF氧化物層的操作，其操作可結(jié)合圖8A的方法800具體實施。相似地，圖8C所示的方法860包括形成摻雜多晶硅層的操作，其操作可結(jié)合方法800具體實施。在示例性實施例中，方法800可使用結(jié)合圖6A至6M所示和描述的半導(dǎo)體工藝的工藝步驟具體實施。
[0100]如圖8A所示，半導(dǎo)體加工的方法800包括在方框805處形成設(shè)置在P型硅基板內(nèi)的N型硅區(qū)域。例如，N型硅區(qū)域可包括N阱區(qū)、高壓N阱區(qū)、掩埋N型硅層和高摻雜N型硅區(qū)域等的至少一種。在方法800中，P型硅基板可包括P型外延層和P型掩埋層和/或其他P型硅基板的至少一種。在其他實施例中，可以顛倒導(dǎo)電型。例如,在方框805處，可在N型硅基板中形成P型硅區(qū)域。
[0101]在方框810處，方法800包括在P型硅基板中(或上)形成場氧化物層。在方框810處形成的場氧化物層可包括將N型硅區(qū)域的至少一部分暴露出來的開口，其中開口可隨后用于形成電容器結(jié)構(gòu)，諸如本文所述的那些。場氧化物層中的開口可使用氮化物層限定，諸如之前所述。
[0102]在方框820處，方法800包括形成RESURF氧化物層，其具有設(shè)置在暴露的N型硅區(qū)域上的第一部分(例如，用于電容器結(jié)構(gòu))和設(shè)置在場氧化物層上的第二部分(例如，用于電阻器結(jié)構(gòu))。在方法800中，RESURF氧化物層可包括與暴露的N型硅區(qū)域和場氧化物層接觸的第一介電層。換句話講，將方法800中的RESURF氧化物層的第一介電層設(shè)置在暴露的N型硅區(qū)域和場氧化物層上。方法800的RESURF氧化物層還包括設(shè)置在第一介電層上的第二介電層。
[0103]在方框820處，方法800包括形成摻雜多晶硅層(例如，使用本文所述的技術(shù))，其中摻雜的多晶硅具有第一部分和第二部分(其可以相似地摻雜或不同地摻雜，具體取決于特定的實施例)。在方法800中，將摻雜多晶硅層的第一部分設(shè)置在RESURF氧化物層的第一部分(其設(shè)置在暴露的N型區(qū)域上)上。在方法800中，摻雜多晶硅層的第一部分可形成電容器結(jié)構(gòu)的上部(頂部)導(dǎo)電板(諸如在電容器結(jié)構(gòu)400、700中)。
[0104]另外在方法800中，將摻雜多晶硅層的第二部分設(shè)置在RESURF氧化物層的第二部分上，而RESURF氧化物層設(shè)置在方框810處形成的場氧化物層上。在方法800中，摻雜多晶硅層的第二部分可形成電阻器結(jié)構(gòu)(諸如在電阻器結(jié)構(gòu)640中)的電阻器多晶硅(例如，電阻器多晶娃642)。
[0105]如圖8B所示，形成RESURF氧化物層的方法830包括在方框835處使(方框815的)RESURF氧化物層的第一介電層在暴露的N型硅區(qū)域和場氧化物層上熱生長。方法830還包括在方框840處，在RESURF氧化物層的第一介電層上沉積(方框815的)RESURF氧化物層的第二介電層。在方框845處，方法830包括至少在RESURF氧化物層的第一部分和RESURF氧化物層的第二部分上形成蝕刻阻擋掩膜(例如，使用光刻工藝)。在方框850處，方法830包括以與蝕刻阻擋掩膜相對應(yīng)的圖案蝕刻第一介電層和第二介電層，例如以便限定RESURF氧化物的第一部分(作為電容器結(jié)構(gòu)的電介質(zhì))以及限定RESURF氧化物的第二部分(作為多晶硅電阻器結(jié)構(gòu)的下層電介質(zhì))。
[0106]如圖8C所示，形成摻雜多晶硅層的方法860包括在方框865處，在RESURF氧化物層的第一部分、場氧化物層和RESURF氧化物層的第二部分上形成多晶硅層，諸如在例如晶片的表面上形成多晶娃層。在方框870處,方法860包括在至少與摻雜多晶娃層的第一部分(例如，電容器結(jié)構(gòu)的上板)相對應(yīng)的區(qū)域和與摻雜多晶硅層的第二部分(例如，電阻器結(jié)構(gòu)的電阻器多晶硅)相對應(yīng)的區(qū)域上形成蝕刻阻擋掩膜(例如，使用光刻工藝)。
[0107]在方框875處，方法860包括以與蝕刻阻擋掩膜相對應(yīng)的圖案蝕刻多晶硅層，例如以便限定摻雜多晶硅層的第一部分(例如，上部電容器板)的多晶硅結(jié)構(gòu)以及限定摻雜多晶硅層的第二部分(例如，電阻器多晶硅)的多晶硅結(jié)構(gòu)。方法860包括在方框880處對蝕刻的多晶娃層摻雜。取決于特定的實施例，摻雜多晶娃層的第一部分和摻雜多晶娃層的第二部分可相似地摻雜，或可不同地摻雜。用于各結(jié)構(gòu)的具體摻雜將取決于具體的結(jié)構(gòu)和該結(jié)構(gòu)的特定用途。
[0108]另外，相對于方法800、830和860所述的半導(dǎo)體工藝步驟可用于共同限定其他半導(dǎo)體器件(例如，非電容器和電阻器)的特征。例如，相對于方法800、830和860所述的半導(dǎo)體工藝步驟可用于限定LDMOS器件的一個或多個特征、BJT器件的一個或多個特征和/或其他器件的一個或多個特征，諸如在本文所述的方法中。
[0109]圖9是流程圖，示出了根據(jù)實施例形成電阻器結(jié)構(gòu)的方法900。例如，方法900可用于形成本文所述的電阻器結(jié)構(gòu)。如圖9A所示，方法900包括在方框905處，在P型硅基板中，諸如在圖6A至6M所示的電阻器區(qū)域640中，形成場氧化物層。在方框910處，方法900包括形成RESURF氧化物層，其包括設(shè)置在場氧化物層上的第一介電層和設(shè)置在第一介電層上的第二介電層。
[0110]在方框915處，方法900包括在RESURF氧化物層上形成摻雜多晶硅層(電阻器多晶硅)，諸如使用本文所述的技術(shù)。在方框920處，方法900包括在摻雜多晶硅層的第一末端形成第一電觸點，以及在方框925處形成與摻雜多晶硅層的第二末端的第二電觸點。在方法900中，第一電觸點、摻雜多晶硅層和第二電觸點形成電阻器結(jié)構(gòu)。然后可進行進一步加工以限定金屬互連、通孔和/或其他結(jié)構(gòu)以將電阻器結(jié)構(gòu)與包括在同一硅基板中的其他半導(dǎo)體器件和/或不包括在同一基板中的其他器件相連。
[0111]與相對于方法800、830和860所述的工藝步驟一樣，方法900的半導(dǎo)體工藝步驟可用于共同限定其他半導(dǎo)體器件(例如，非電阻器)的特征。例如，相對于方法900所述的半導(dǎo)體工藝步驟可用于限定LDMOS器件的一個或多個特征、BJT器件的一個或多個特征和/或其他器件的一個或多個特征，諸如在本文所述的方法中。
[0112]圖1OA和IOB是流程圖，根據(jù)實施例分別示出了用于在半導(dǎo)體工藝(諸如相對于圖6A至6M所述的半導(dǎo)體工藝)中形成電容器結(jié)構(gòu)的方法1000和1040。在一些實施例中，方法1000和1040可彼此結(jié)合而具體實施，并且為了舉例說明，將在本文照此予以描述。例如，圖1OB所示的方法1040包括形成場氧化物層的操作，其操作可結(jié)合在形成電容器時的方法1000具體實施。
[0113]如圖1OA所示，形成電容器結(jié)構(gòu)的方法1000包括在方框1005處形成設(shè)置在P型硅基板內(nèi)的N型硅區(qū)域。在方框1005處形成的N型硅區(qū)域可用作電容器結(jié)構(gòu)的下部(底部)板，諸如在圖7的電容器結(jié)構(gòu)700中的N型區(qū)域712。在方框1010處，方法1000包括在P型硅基板中(或上)形成場氧化物層。在方法1000中，在方框1010處形成的場氧化物層包括將N型硅區(qū)域的至少一部分暴露出來的開口。取決于特定的具體實施，方框1005處的N型硅區(qū)域可在方框101處的場氧化物層之前形成，或可在方框1010處的場氧化物層之后形成。
[0114]在方框1015處，方法1000包括形成設(shè)置在暴露的N型硅區(qū)域上的RESURF氧化物層(例如，電容器結(jié)構(gòu)的介電層)。方法1000的RESURF氧化物層包括設(shè)置在暴露的N型硅區(qū)域上的第一介電層和設(shè)置在第一介電層上的第二介電層。在方框1020處，方法1000包括形成設(shè)置到在方框1015處形成的RESURF氧化物層上的摻雜多晶硅層。摻雜多晶硅層可用作相應(yīng)電容器結(jié)構(gòu)的上部(頂部)導(dǎo)電板。
[0115]在方框1025處，方法1000包括形成與N型硅區(qū)域的第一電觸點，并且在方框1030處包括形成與摻雜多晶硅層的第二電觸點。在方法1000中，第一電觸點、N型硅區(qū)域、RESURF氧化物的第一部分、摻雜多晶娃層的第一部分和第二電觸點形成電容器結(jié)構(gòu)。
[0116]如圖1OB所示，形成場氧化物層的方法1040包括在方框1045處形成設(shè)置在方框1005處的N型硅區(qū)域上的氮化物(阻擋)層。在方框1050處，方法1040包括執(zhí)行LOCOS工藝以在P型基板中形成場氧化物層，其中氮化物層防止(阻擋)在其所設(shè)置的N型硅區(qū)域的部分中形成場氧化物層。在方框1055處，方法1040包括移除氮化物層，其導(dǎo)致方框1005處的N型硅區(qū)域通過場氧化物層中的開口暴露出來。
[0117]與相對于方法800、830、860和900所述的工藝步驟一樣，方法1000和1040的半導(dǎo)體工藝步驟可用于共同限定其他半導(dǎo)體器件(例如，非電容器)的特征。例如，相對于方法1000和1040所述的半導(dǎo)體工藝步驟可用于限定LDMOS器件的一個或多個特征、BJT器件的一個或多個特征和/或其他器件的一個或多個特征，諸如在本文所述的方法中。
[0118]本文所述的各種技術(shù)的具體實施可在數(shù)字電子電路中或在計算機硬件、固件、軟件中或在它們的組合中具體實施。方法的一些部分也可通過以下電路執(zhí)行，并且設(shè)備可作為以下電路具體實施:專用邏輯電路，例如FPGA (現(xiàn)場可編程門陣列)或ASIC (專用集成電路)。
[0119]具體實施可在包括后端組件(例如，作為數(shù)據(jù)服務(wù)器)或包括中間件組件(例如，應(yīng)用服務(wù)器)或包括前端組件(例如，具有圖形用戶界面或用戶可借以與具體實施交互的Web瀏覽器的客戶端計算機)或此類后端、中間件或前端組件的任何組合的計算機系統(tǒng)中具體實施。組件可通過任何形式的數(shù)字數(shù)據(jù)通信或任何數(shù)字數(shù)據(jù)通信介質(zhì)(例如，通信網(wǎng)絡(luò))互連。通信網(wǎng)絡(luò)的例子包括局域網(wǎng)(LAN)和廣域網(wǎng)(WAN)，例如互聯(lián)網(wǎng)。
[0120]一些具體實施可使用多種半導(dǎo)體加工和/或封裝技術(shù)具體實施。一些實施例可使用多種類型的與半導(dǎo)體基板相關(guān)的半導(dǎo)體加工技術(shù)而具體實施，這些基板包括但不限于例如硅(Si)、砷化鎵(GaAs)、碳化硅(SiC)等。
[0121]雖然已經(jīng)如本文所述示出了所述具體實施的某些特征，但是本領(lǐng)域的技術(shù)人員現(xiàn)在將想到許多修改、替換、變化和等同形式。因此，應(yīng)當(dāng)理解，所附權(quán)利要求書旨在涵蓋落在實施例范圍內(nèi)的所有此類修改和變化。應(yīng)當(dāng)理解，它們僅以舉例而非限制的方式展示，并且可以作出形式和細節(jié)的多種變化。本文所述的設(shè)備和/或方法的任何部分除了互相排斥的組合外可按任何組合加以組合。本文所述的實施例可包括所述不同實施例的功能、組件和/或特征的各種組合和/或子組合。
【權(quán)利要求】
1.一種方法，包括: 形成設(shè)置在P型硅基板內(nèi)的N型硅區(qū)域； 在所述P型硅基板中形成場氧化物層，即FOX層，所述FOX層包括暴露出所述N型硅區(qū)域的至少一部分的開口； 形成降低表面場氧化物層，即RESURF ROX層，所述層具有設(shè)置在所述暴露的N型硅區(qū)域上的第一部分和設(shè)置在所述FOX層上的第二部分，所述ROX層包括與所述暴露的N型硅區(qū)域和所述FOX層接觸的第一介電層和設(shè)置在所述第一介電層上的第二介電層；以及形成摻雜多晶硅層，所述層具有設(shè)置在所述ROX層的所述第一部分上的第一部分和設(shè)置在所述ROX層的所述第二部分上的第二部分。
2.根據(jù)權(quán)利要求1所述的方法，還包括: 形成與所述N型硅區(qū)域的第一電觸點；以及 形成與所述摻雜多晶硅層的所述第一部分的第二電觸點，所述第一電觸點、所述N型硅區(qū)域、所述ROX的所述第一部分、所述摻雜多晶硅層的所述第一部分和所述第二電觸點形成電容器。
3.根據(jù)權(quán)利要求1所述的方法，其中所述摻雜多晶硅層的所述第二部分包括第一末端和第二末端，所述 方法還包括: 形成與所述摻雜多晶硅層的所述第二部分的所述第一末端的第一電觸點；以及形成與所述摻雜多晶硅層的所述第二部分的所述第二末端的第二電觸點，所述第一電觸點、所述摻雜多晶硅層的所述第二部分和所述第二電觸點形成電阻器。
4.根據(jù)權(quán)利要求1所述的方法，其中所述N型硅區(qū)域包括N阱區(qū)、高壓N阱區(qū)、掩埋N型硅層和高摻雜N型硅區(qū)域中的至少一種。
5.根據(jù)權(quán)利要求1所述的方法，其中所述P型硅基板包括P型外延層和P型掩埋層中的至少一種。
6.根據(jù)權(quán)利要求1所述的方法，其中形成所述ROX層包括: 在所述暴露的N型硅區(qū)域和所述FOX層上使所述ROX層的所述第一介電層熱生長； 將所述ROX層的所述第二介電層沉積在所述ROX層的所述第一介電層上； 至少在所述ROX層的所述第一部分和所述ROX層的所述第二部分上形成蝕刻阻擋掩膜；以及 以與所述蝕刻阻擋掩膜相對應(yīng)的圖案蝕刻所述第一介電層和所述第二介電層。
7.根據(jù)權(quán)利要求1所述的方法，其中形成所述FOX層和所述暴露的N型硅區(qū)域包括: 形成設(shè)置在所述N型硅區(qū)域上的氮化物層； 執(zhí)行硅局部氧化工藝，即LOCOS工藝，以在所述P型基板中形成所述FOX層；以及 移除所述氮化物層。
8.根據(jù)權(quán)利要求1所述的方法，其中形成所述摻雜多晶硅層包括: 在所述ROX層的所述第一部分、所述FOX層和所述ROX層的所述第二部分上形成多晶娃層; 至少在與所述摻雜多晶硅層的所述第一部分相對應(yīng)的區(qū)域上和與所述摻雜多晶硅層的所述第二部分相對應(yīng)的區(qū)域上形成蝕刻阻擋掩膜； 以與所述蝕刻阻擋掩膜相對應(yīng)的圖案蝕刻所述多晶硅層；以及摻雜所述蝕刻的多晶硅層。
9.一種使用半導(dǎo)體工藝形成的電容器,所述電容器包括: 設(shè)置在P型硅基板中的N型硅區(qū)域； 設(shè)置在所述P型基板中的場氧化物層，即FOX層，所述FOX層包括暴露出所述N型硅區(qū)域的至少一部分的開口； 設(shè)置在所述暴露的N型硅區(qū)域上的降低表面場氧化物層，即RESURF ROX層，所述ROX層包括設(shè)置在所述暴露的N型硅區(qū)域上的第一介電層和設(shè)置在所述第一介電層上的第二介電層；以及 設(shè)置在所述ROX層上的摻雜多晶硅層。
10.根據(jù)權(quán)利要求9所述的電容器，還包括: 與所述N型硅區(qū)域耦合的第一電觸點，所述第一電觸點被配置成用作所述電容器的第一端子；以及 與所述摻雜多晶硅層耦合的第二電觸點，所述第二電觸點被配置成用作所述電容器的 。
11.根據(jù)權(quán)利要求9所述的電容器，其中: 所述ROX層的所述第一介電層包括設(shè)置在所述暴露的N型硅區(qū)域上的熱生長氧化物層；以及 所述ROX層的所述第二介電層包括設(shè)置在所述熱生長氧化物層上的沉積氧化物層。
12.根據(jù)權(quán)利要求9所述的電容器，其中: 所述ROX層的所述第一介電層包括設(shè)置在所述暴露的N型硅區(qū)域上的第一氧化物層；以及 所述ROX層的所述第二介電層包括設(shè)置在所述第一氧化物層上的第二氧化物層，所述第二氧化物層的厚度為所述第一氧化物層的厚度的至少四倍。
13.根據(jù)權(quán)利要求9所述的電容器，其中所述N型硅區(qū)域包括N阱區(qū)、高壓N阱區(qū)、掩埋N型硅層和高摻雜N型硅區(qū)域中的至少一種。
14.根據(jù)權(quán)利要求9所述的電容器，其中所述P型硅基板包括P型外延層和P型掩埋層中的至少一種。
15.一種使用半導(dǎo)體工藝形成的電阻器結(jié)構(gòu)，所述電阻器結(jié)構(gòu)包括: 娃基板； 設(shè)置在所述硅基板上的場氧化物層，即FOX層； 設(shè)置在所述FOX層上的降低表面場氧化物層，即RESURF ROX層，所述ROX層包括設(shè)置在所述FOX層上的第一介電層和設(shè)置在所述第一介電層上的第二介電層；以及設(shè)置在所述ROX層上的摻雜多晶硅電阻器。
16.根據(jù)權(quán)利要求15所述的電阻器結(jié)構(gòu)，其中所述摻雜多晶硅電阻器包括第一末端和第二末端，所述電阻器結(jié)構(gòu)還包括: 與所述摻雜多晶娃電阻器的所述第一末端稱合的第一電觸點，所述第一電觸點被配置成用作所述電阻器結(jié)構(gòu)的第一端子；以及 與所述摻雜多晶硅電阻器的所述第二末端耦合的第二電觸點，所述第二電觸點被配置成用作所述電阻器結(jié)構(gòu)的第二端子。
17.根據(jù)權(quán)利要求15所述的電阻器結(jié)構(gòu)，其中: 所述ROX層的所述第一介電層包括熱生長氧化物層；以及 所述ROX層的所述第二介電層包括沉積的氧化物層。
18.根據(jù)權(quán)利要求15所述的電阻器結(jié)構(gòu)，其中: 所述ROX層的所述第一介電層包括第一氧化物層；以及 所述ROX層的所述第二介電層的厚度為所述第一氧化物層的厚度的至少四倍。
19.根據(jù)權(quán)利要求15所述的電阻器結(jié)構(gòu)，其中所述硅基板包括P型外延層、P型掩埋層、N型外延層和掩埋N型層中的至少一種。
【文檔編號】H01L21/02GK103996599SQ201410025833
【公開日】2014年8月20日 申請日期:2014年1月20日 優(yōu)先權(quán)日:2013年2月19日
【發(fā)明者】丹尼爾·哈恩, 史蒂文·萊比格爾, 金成龍, 克里斯托弗·納薩爾, 詹姆斯·霍耳 申請人:飛兆半導(dǎo)體公司