制造半導體裝置的方法和半導體裝置制造方法

文檔序號：7041895閱讀：189來源：國知局

制造半導體裝置的方法和半導體裝置制造方法
【專利摘要】為了提高半導體裝置的倒裝芯片焊接的連接可靠性。在半導體裝置的制造中使用下述的配線基板，在該配線基板中，橫跨該配線基板上表面上的阻焊膜的開口區(qū)域的配線的一側上具有凸點電極，另一側上具有其上無凸點電極的多個寬幅部分，通過使用上述的配線基板可以在焊料預涂覆步驟中的回流處理期間將所述配線上的焊料分散至各個寬幅部分。這樣的配置可以減小各端子上的焊料和各寬幅部分上的焊料之間的高度差，從而增強倒裝芯片焊接中的連接可靠性。
【專利說明】制造半導體裝置的方法和半導體裝置
[0001] 相關申請的奪叉引用
[0002] 在此通過引用全部并入2013年3月22日提交的日本專利申請第2013-061089號的公布內容，包括說明書、附圖和摘要。

【技術領域】
[0003] 本發(fā)明涉及半導體裝置的制造技術和半導體裝置，例如，涉及適用于通過凸點電極將半導體芯片安裝在配線基板上獲得的半導體裝置的有效技術。

【背景技術】
[0004] 日本專利特開第2008-80396號（專利文獻1)描述了用于將焊料預涂覆在電極的表面的焊膏組合物，所述焊膏組合物包含焊料粉或析出型焊料材料和焊劑。
[0005] 日本專利特開平5 (1993)-308184 (專利文獻2)描述了焊料涂覆的電路板，所述焊料涂覆的電路板在其焊盤上具有焊料層，所述焊料層具有焊接元件引線所需的厚度。焊盤具有下述的結構：其在焊盤長度方向上寬度局部地增大并且在所產生的寬幅部分上具有焊料凸點部分，其焊料層比另外部分的焊料層厚。
[0006] W02009/034628 (專利文獻3)描述了焊料預涂覆的基板，所述焊料預涂覆的基板具有由布線圖和連接焊盤構成的連接導線分布圖，所述布線圖將成為配線，所述連接焊盤在將要焊接配設于電子部件上的凸點的位置與所述布線圖連續(xù)地形成。連接焊盤形成為其寬度尺寸比布線圖的寬度尺寸大。
[0007] 日本專利特開2000-77471 (專利文獻4)描述了倒裝芯片封裝基板，所述倒裝芯片封裝基板具有導線分布圖，所述導線分布圖由布線圖和待焊接凸點的連接焊盤構成。而且，該文獻描述了將連接焊盤形成為寬度尺寸比布線圖的寬度尺寸大的技術。
[0008] [專利文獻1]日本專利特開2008-80396
[0009] [專利文獻2]日本專利特開平5 (1993)-308184
[0010] [專利文獻 3]冊2〇〇9/〇34628
[0011] [專利文獻4]日本專利特開2000-77471

【發(fā)明內容】

[0012] BGA (球柵陣列）封裝具有下述結構：半導體芯片通過在該半導體芯片的表面上形成為連接端子的凸點電極安裝于配線基板上。
[0013] 所述BGA封裝的配線基板在其表面上要求有用于布置待與布置于半導體芯片側的多個凸點電極連接的多個引線部分的區(qū)域。在此區(qū)域中，在配線基板的表面上形成的絕緣膜被部分地開口并且引線部分布置為從所述絕緣膜的開口部分露出。
[0014] BGA的這樣的配線基板在其背表面?zhèn)染哂杏糜谂cBGA的外部端子連接的多個連接盤，并且在表面?zhèn)鹊乃龆鄠€引線部分通過配線與背表面?zhèn)鹊乃龆鄠€連接盤分別電氣連接。
[0015] 因此，在基板的表面?zhèn)?，配線從用于倒裝芯片焊接的引線部分(該引線部分在絕緣膜的開口部分露出）引出至該絕緣膜的開口部分的內側或外側，并且引出這些配線以與背表面?zhèn)鹊倪B接盤連接。
[0016] 當隨著BGA具有更強的功能，引腳的數(shù)目增加并且配線密度變高時，在基板的表面?zhèn)?，引出以橫跨絕緣膜的開口部分的內側區(qū)域和外側區(qū)域的配線成為必要。
[0017] 在倒裝芯片焊接中，引線部分的上表面有時候預涂覆焊料以將半導體芯片的多個凸點電極穩(wěn)定地連接至配線基板的引線部分。在預涂覆期間，橫跨所述配線基板的絕緣部分的開口部分并且從而具有露出的表面的配線的上表面也預涂覆焊料。
[0018] 本發(fā)明的發(fā)明人研究了使用配備有上述的橫跨所述開口部分的配線的配線基板的倒裝芯片封裝的焊接，由此，發(fā)現(xiàn)了下面所述的問題。
[0019] 在倒裝芯片封裝步驟之前，在使用焊料預涂覆配線基板的多個引線部分的上表面的步驟中，當焊料供應至引線部分上并且執(zhí)行焊料回流時，所述焊料可在回流之后在橫跨開口部分的配線的任意位置積聚。如果所述積聚的焊料的高度比半導體芯片的凸點電極的高度高，則在倒裝芯片焊接期間發(fā)生所述積聚的焊料與半導體芯片的表面之間的接觸（干擾）并且半導體芯片被所述積聚的焊料抬起，因為其妨礙了半導體芯片的凸點電極接觸配線基板的引線部分，這不可避免地導致凸點電極和引線部分之間的連接失敗(未連接)。
[0020] 本文公開的實施方式的一個目的為提供能夠在半導體裝置的倒裝芯片焊接中改善連接可靠性的技術。
[0021] 根據(jù)本文的說明書和附圖，另外的目的和新穎的特征將是顯而易見的。
[0022] 根據(jù)一種實施方式制造半導體裝置的方法包括：準備配線基板的步驟，所述配線基板包括其上具有多個端子的第一表面，所述第一表面具有通過將絕緣膜開口獲得的第一區(qū)域、位于所述第一區(qū)域內側的第二區(qū)域以及位于所述第一區(qū)域外側的第三區(qū)域；準備半導體芯片的步驟，所述半導體芯片在其多個表面電極上具有凸點電極。進一步地，所述方法包括通過連接部件將半導體芯片的凸點電極和配線基板的端子電氣連接的步驟。所述配線基板在其第一區(qū)域具有端子和橫跨所述第一區(qū)域的配線并且所述配線具有橫跨所述第一區(qū)域的第一部分和從所述第二區(qū)域或所述第三區(qū)域露出并且與所述端子中的一部分端子連接的第二部分。所述第二部分的端子在其上具有凸點電極并且所述第一部分具有比配線寬的寬幅部分。
[0023] 根據(jù)上述實施方式，可以提高半導體裝置的倒裝芯片焊接的連接可靠性。

【專利附圖】

【附圖說明】
[0024] 圖1為顯示待安裝在實施方式的半導體裝置上的半導體芯片的主表面的結構的一種例子的俯視圖；
[0025] 圖2為顯示實施方式的半導體裝置的結構的一種例子的橫截面圖；
[0026] 圖3為顯示圖2中所示的半導體裝置的具體結構的一種例子的部分放大的橫截面圖；
[0027] 圖4為顯示圖2中所示半導體裝置中柱狀凸點電極的連接狀態(tài)的一種例子的部分橫截面圖；
[0028] 圖5為顯示待安裝在實施方式的半導體裝置上的配線基板的上表面上的配線走向的一種例子的部分俯視圖；
[0029] 圖6為顯示圖5所示的部分B的結構的一種例子的部分放大俯視圖；
[0030] 圖7為顯示圖5所示的部分C的結構的一種例子的部分放大俯視圖；
[0031] 圖8包括顯示實施方式的半導體裝置的制造過程的一種例子的流程圖和橫截面圖；
[0032] 圖9為顯示待在圖8所示的制造中使用的配線基板的結構的一種例子的俯視圖；
[0033] 圖10為顯示在圖9所示的配線基板的制造中在形成焊料涂層之前的引線的結構的一種例子的橫截面圖；
[0034] 圖11為顯示在圖9所示的配線基板的制造中在形成焊料涂層之后的引線的結構的一種例子的橫截面圖；
[0035] 圖12為顯示在圖9所示的配線基板的制造中在回流處理之后的焊料的狀態(tài)的一種例子的橫截面圖；
[0036] 圖13為顯示圖12中所示焊料的狀態(tài)的一種例子的放大的俯視圖；
[0037] 圖14為顯示在待在實施方式中使用的配線基板的回流處理之后的焊料的狀態(tài)的一種例子的部分俯視圖；
[0038] 圖15為顯示沿圖14中所示的線A-A截取的結構的部分橫截面圖；
[0039] 圖16為顯示在圖8所示的制造中在涂覆底層填料之后的結構的一種例子的俯視圖；
[0040] 圖17為顯示在圖8所示的制造中在倒裝芯片焊接之后的結構的一種例子的俯視圖；
[0041] 圖18為顯示在圖17所示的倒裝芯片焊接之后的結構的一種例子的部分俯視圖；
[0042] 圖19為顯示沿圖18所示的線A-A截取的結構的部分橫截面圖；
[0043] 圖20為顯示待在實施方式的第二變形例的半導體裝置的制造中使用的配線基板的結構的橫截面圖；
[0044] 圖21為顯示在實施方式的第二變形例的半導體裝置的制造中在倒裝芯片焊接之后的結構的橫截面圖；
[0045] 圖22為顯示在實施方式的第二變形例的半導體裝置的制造中在涂覆底層填料之后的結構的橫截面圖；
[0046] 圖23為顯示在實施方式的第二變形例的半導體裝置的制造中在球安裝之后的結構的橫截面圖；
[0047] 圖24為顯示對比示例的半導體裝置中倒裝芯片焊接部分的結構的部分俯視圖；
[0048] 圖25為顯示沿圖24所示的線A-A截取的結構的部分橫截面圖。

【具體實施方式】
[0049] 在下面的實施方式中，除非另有特別必要，對相同或類似部分的描述原則上不重復。
[0050] 在下面的實施方式中，為了方便起見，若需要，描述劃分成多個部分或實施方式。這些部分或實施方式不是互相獨立的，而是處于一者是另外一者的部分或全部的變形例、詳細描述或補充描述的關系，除非另有特別說明。
[0051] 在下面的實施方式中，當涉及元件的數(shù)目（包括個數(shù)、數(shù)值、數(shù)量、范圍等）時，該數(shù) 目不限定為特定數(shù)目，而是可以比該特定數(shù)目大或小，除非另有特別說明或原理上顯然該數(shù)目限定為該特定數(shù)目。
[0052] 而且，在下面的實施方式中，不用說，組成元件(包括組成步驟）并不總是必需的，除非另有特別說明或原理上顯然它們是必需的。
[0053] 在下面的實施方式中，對于任意組成元件，術語"包括A"、"由A組成"、"具有A"、 "含有A"等不排除另外的元件，除非另有特別說明該元件僅限于所提到的元件。類似地，在下面的實施方式中，當涉及組成元件的形狀或位置關系時，還包括與其基本上相似或類似的形狀或位置關系，除非另有特別說明或原理上顯然不是。這也適用于上面提到的數(shù)值、范圍等。
[0054] 接下來將參考附圖詳細描述實施方式。在用于描述實施方式的所有附圖中，具有相同功能的部件通過類似的附圖標記標識并且不重復其重疊的描述。甚至可以陰影化俯視圖以便于理解附圖。
[0055] 〈參考附圖對問題的描述〉
[0056] 首先，將參考一些附圖描述用于對比的由本發(fā)明發(fā)明人研究的半導體裝置的倒裝芯片焊接的問題。
[0057] 圖24為顯示由本發(fā)明的發(fā)明人研究的對比示例的半導體裝置中倒裝芯片焊接部分的結構的部分俯視圖；而圖25為顯示沿圖24所示的線A-A截取的結構的部分橫截面圖。
[0058] 如圖24所示，配線基板10在其上表面10a上具有絕緣膜10b并且在絕緣膜10b 上形成的開口部分l〇c中具有用于執(zhí)行倒裝芯片焊接至圖25所示的半導體芯片1的多個端子（引線部分）l〇e。這些端子已經布置為兩行并且露出。這些端子10e各自具有使用焊料11預涂覆的表面。
[0059] 在配線基板10上，配線10d已從放置于絕緣膜10b的開口部分10c的用于倒裝芯片焊接的端子l〇e引至絕緣膜10b的開口部分10c的內側或外側的任何區(qū)域并且這些配線 l〇d已被引至背表面?zhèn)鹊耐裹c連接盤。當引腳的數(shù)目增加并且配線密度隨著半導體裝置具有更強的功能而變高時，在配線基板10的上表面l〇a側，橫跨絕緣膜10b的開口部分10c 的內側和外側的區(qū)域并且圍在周圍的配線l〇dl成為必要。
[0060] 端子10e具有使用焊料11預涂覆的相應表面，但當配線10dl形成在開口部分10c 中時，此配線l〇dl也使用焊料11預涂覆。這意味著當焊料供應至配線10d或配線10dl上并且執(zhí)行焊料回流時，焊料11在回流之后在端子l〇 e和配線l〇dl上形成。
[0061] 此時，焊料11有時候在橫跨開口部分10c的配線10dl的任意位置積聚并且在此部分(下文中將稱為"焊料積蓄部分"）積聚的焊料的高度變高。
[0062] 因此，如圖25的部分R所示，在倒裝芯片焊接期間，當在配線10dl上積聚的焊料 11的高度超過在端子i〇e (該端子10e原本是要連接至半導體芯片1的焊盤ro)上的焊料 11的高度時，在通過積聚形成的焊料11和半導體芯片1的表面之間產生接觸(干擾)，并且半導體芯片1被積聚形成的焊料11抬起。
[0063] 本發(fā)明的發(fā)明人發(fā)現(xiàn)，由此，半導體芯片1的凸點電極（凸點電極12)無法到達配線基板10的端子l〇e，造成凸點電極和端子10e之間的連接失敗(未連接)。
[0064] 具體而言，當開口部分10c的配線10dl變長時，容易形成上述的焊料積蓄部分。這意味著，當開口部分l〇c的配線lOdl是長的時，在回流時在被加熱的配線lOdl中發(fā)生溫度分布，處于高溫部分的焊料先熔化。在先熔化的焊料上積聚后續(xù)熔化的另外的焊料，通過這樣的方式，形成了焊料積蓄部分。
[0065]當焊料積蓄部分和半導體芯片1的表面彼此接觸時，半導體芯片1安裝傾斜，這往往會導致半導體芯片1的封裝失敗。而且，當焊料積蓄部分在開口部分10C的配線lOdl上形成時，在倒裝芯片焊接之后執(zhí)行的模塑步驟中填充底層填料時往往會在焊料積蓄部分的附近形成空隙，這可具有對半導體裝置的可靠性有害的影響。
[0066] 應指出的是，當配線基板10為通孔基板時，與通過形成細間距配線使配線密度增加的增層式基板相比，配線密度不易增加。因而，為了增加配線密度，不可避免的形成諸如橫跨開口部分10C的配線lOdl之類的配線。因而使用通孔基板往往更會導致上述的問題。
[0067] 本文所提及的通孔基板具有從表面到背表面穿透基板的多個通孔或過孔。由于不同于增層式基板，不能在其上形成增層（配線層)，所以通孔基板是不適合增加配線密度的基板。然而，與增層式基板相比，通孔基板是廉價的，因為不在其上形成增層。
[0068] 因此，在本發(fā)明實施方式中，采取了措施在使用廉價的貫通電極基板的同時提高半導體裝置的倒裝芯片焊接中的連接可靠性。下面將描述已采取此措施的本發(fā)明實施方式的半導體裝置及其制造方法。
[0069] 〈本發(fā)明實施方式的半導體裝置的構造〉
[0070] 圖1為顯示待安裝在實施方式的半導體裝置上的半導體芯片的主表面的結構的一種例子的俯視圖；圖2為顯示實施方式的半導體裝置的結構的一種例子的橫截面圖；圖3 為顯示圖2中所示的半導體裝置的具體結構的一種例子的部分放大的橫截面圖；以及圖4 為顯示圖2中所示半導體裝置中柱狀凸點電極的連接狀態(tài)的一種例子的部分橫截面圖。圖 5為顯示待安裝在實施方式的半導體裝置上的配線基板的上表面上的配線走向示例的部分俯視圖；圖6為顯示圖5中部分B的結構的一種例子的部分放大的俯視圖；以及圖7是顯示圖5中部分C的結構的一種例子的部分放大的俯視圖。
[0071] 如圖1所示，待安裝在本發(fā)明實施方式的半導體裝置上的半導體芯片1為方形并且半導體芯片1在其主表面(第一主表面）la上的各區(qū)域，具有柱狀凸點電極PLBMP1和柱狀凸點電極PLBMP2。這些柱狀凸點電極PLBMP1和柱狀凸點電極PLBMP2每一者包括，例如，由銅（Cu)構成的柱狀部分和由在所述柱狀部分上形成的焊料制成的連接部分。在此實施方式中，柱狀部分具有例如大約30 μ m的高度，而連接部分具有大約15 μ m的高度(焊料高度)。柱狀部分具有圓柱形或立方形的形狀。在平面視圖中，具有圓柱形形狀的柱狀部分具有大約30 μ m到35 μ m的直徑，具有立方形形狀的柱狀部分的邊長是大約30 μ m到35 μ m。
[0072] 具體而言，在本發(fā)明實施方式的半導體芯片1中，如圖1所示，半導體芯片1的主表面la已經分為：區(qū)域(第一區(qū)域)AR1、位于區(qū)域AR1內側的區(qū)域（第二區(qū)域）AR2、以及位于區(qū)域AR2內側的區(qū)域(第四區(qū)域）AR4。區(qū)域AR1在其中具有多個柱狀凸點電極PLBMP1，而區(qū)域AR4在其中具有多個柱狀凸點電極PLBMP2。這意味著，區(qū)域AR2介于柱狀凸點電極 PLBMP1和柱狀凸點電極PLBMP2之間。此時，區(qū)域AR1在其中具有成多行（圖1中為兩行）的柱狀凸點電極PLBMP1并且區(qū)域AR4在其中具有等間距的柱狀凸點電極PLBMP2。
[0073] 在本發(fā)明實施方式中，放置于區(qū)域AR1的柱狀凸點電極PLBMP1的兩個相鄰凸點之間的最小節(jié)距比放置于區(qū)域AR4的柱狀凸點電極PLBMP2的兩個相鄰凸點之間的最小節(jié)距小。放置于區(qū)域AR1的柱狀凸點電極PLBMP1的兩個相鄰凸點之間的最小節(jié)距為大約40 μ m 到60μπι。即使柱狀凸點電極PLBMP1的兩個相鄰凸點之間的最小節(jié)距等于或大于柱狀凸點電極PLBMP2的兩個相鄰凸點之間的最小節(jié)距，也不特別地排除這樣的情形。
[0074] 區(qū)域AR2在其中既無柱狀凸點電極PLBMP1又無柱狀凸點電極PLBMP2。
[0075] 然而，半導體芯片1可在其整個主表面la上具有凸點電極BMP。
[0076] 接下來，將描述本發(fā)明實施方式的半導體裝置的配置。如圖2所示，本實施方式的半導體裝置具有通孔基板2,并且此通孔基板2在其背表面（第二表面）2b (背表面2b即通孔基板2的下表面)上具有多個焊料球SB。另一方面，通孔基板2在其上表面(第一表面）上具有半導體芯片1。
[0077] 此時，半導體芯片1在通孔基板2的上表面2a上以便將在半導體芯片1的主表面la上的多個電極焊盤(表面電極）lc上分別形成的柱狀凸點電極PLBMP1和柱狀凸點電極PLBMP2電氣連接至在通孔基板2的上表面2a上形成的端子（未示出）。柱狀凸點電極 PLBMP1和PLBMP2已經經由作為連接部件的焊料3 (4)電氣連接至通孔基板2的端子。
[0078] 在半導體芯片1和通孔基板2之間形成的空間用底層填料UF填充，其中底層填料 UF為成型樹脂。在許多情形下，底層填料UF為基于環(huán)氧的樹脂并用于確保半導體芯片1和通孔基板2之間的連接可靠性。
[0079] 半導體芯片1的背表面(第二主表面）lb通過背表面向上露出并且此背表面lb可在其上具有諸如散熱器之類的熱輻射部件。
[0080] 關于具有所述配置的本發(fā)明實施方式的半導體裝置，特別是通孔基板2的內部結構將在接下來進行更為具體的描述。在本發(fā)明實施方式中，如圖3所示，通孔基板2由含有玻璃纖維織物的核心層CRL制成。通孔基板2具有從上表面2a到下表面2b穿透通孔基板 2的通孔TH1、TH2和TH3。
[0081] 通孔基板2在其上表面2a上具有阻焊膜（絕緣膜）2c并且通孔TH1、TH2和TH3 填充有阻焊膜2c。如圖5所示，阻焊膜2c具有開口部分（區(qū)域AR1 )，并且，在此開口部分，露出多個端子(連接盤圖形，引腳圖形）TE1或多個端子(連接盤圖形，引腳圖形）TE2。
[0082] 例如，通孔基板2在其上表面2a上具有多個端子TE1并且端子TE1中的部分端子與通孔基板2的上表面2a上的通孔TH1電氣連接，其他端子TE1中的部分端子與通孔基板 2的上表面上的通孔TH2類似地電氣連接。
[0083] 通孔基板2在其上表面2a上還具有端子TE2,并且這些端子TE2與通孔基板2的上表面2a的通孔TH3電氣連接。而且，通孔基板2在其上表面2a上具有半導體芯片1，并且在半導體芯片1上形成的柱狀凸點電極PLBMP1與在通孔基板2的上表面2a上形成的端子TE1電氣連接。
[0084] 類似地，在半導體芯片1上形成的柱狀凸點電極PLBMP2與通孔基板2的上表面2a 上形成的端子TE2電氣連接。這意味著，通孔基板2在核心層CRL的表面和背表面上僅具有一個配線層，并且本發(fā)明實施方式的半導體裝置具有柱狀凸點電極直接與配線層電氣連接的結構。
[0085] 如圖3所示，另一方面，通孔基板2在其背表面2b上還具有阻焊膜2c。阻焊膜2c 在其中具有開口部分，從所述開口部分露出多個背表面端子(連接盤）BTE1。這些背表面端子BTE1與通孔基板2的背表面2b上的通孔TH1、TH2和TH3電氣連接。這些背表面端子 BTE1在其上具有焊料球SB。
[0086] 更具體而言，在本發(fā)明實施方式的通孔基板2中，可由核心層CRL (大約0. 4mm)弓丨起的厚度(考慮到上表面2a和背表面2b上的配線厚度)為大約0. 5mm并且通孔直徑為大約 150 μ m〇
[0087] 接下來，將描述本發(fā)明實施方式的通孔基板2中通孔TH1、TH2和TH3的形成位置和通孔基板2的上表面2a上的端子TE1和TE2的形成位置。
[0088] 首先，在圖3中，通孔基板2在其上具有半導體芯片1并且通孔基板2被劃分為如下所示的區(qū)域。具體而言，在通孔基板2上的區(qū)域之中，其上不具有半導體芯片1的外側區(qū) 域定義為區(qū)域(第三區(qū)域）AR3。在其上具有半導體芯片1的區(qū)域劃分為半導體芯片1的區(qū) 域AR1、半導體芯片1的區(qū)域AR2和半導體芯片1的區(qū)域AR4以便與如圖1所示的劃分對應。因而，通孔基板2的上表面2a上的區(qū)域可劃分為的上述四個區(qū)域，如圖3所示。
[0089] 這里，將描述區(qū)域AR3。通孔基板2在其區(qū)域AR3中具有多個通孔TH2。這意味著，在通孔基板2的上表面2a的這些區(qū)域中，區(qū)域AR3中具有多個通孔TH2,但其既無端子TE1 又無端子TE2。具體而言，通孔TH2與端子TE1電氣連接，但端子TE1并未在具有通孔TH2 的區(qū)域AR3中形成。
[0090] 接下來，將描述區(qū)域AR1。在通孔基板2中，區(qū)域AR1中具有多個端子TE1。這意味著，在通孔基板2的上表面2a的這些區(qū)域中，區(qū)域AR1中具有端子TE1，但不具有通孔TH1、 TH2和TH3。具體而言，這些端子TE1中的部分端子TE1與通孔TH1電氣連接，并且其余端子TE1中的部分端子TE1與通孔TH2電氣連接。其中具有端子TE1的區(qū)域AR1中既無通孔 TH1又無通孔TH2。
[0091] 半導體芯片1在區(qū)域AR1中具有多個柱狀凸點電極PLBMP1并且在半導體芯片1的區(qū)域AR1中形成的柱狀凸點電極PLBMP1與在通孔基板2的區(qū)域AR1中形成的端子TE1直接電氣連接。
[0092] 接下來，將描述區(qū)域AR2。通孔基板2在其區(qū)域AR2具有多個通孔TH1。這意味著，在通孔基板2的上表面2a的這些區(qū)域中，區(qū)域AR2中具有多個通孔TH1，但在其中既無端子TE1又無端子TE2。具體而言，通孔TH1與端子TE1電氣連接，但具有通孔TH1的區(qū)域 AR2中不具有端子TE1。半導體芯片1的區(qū)域AR2中既無柱狀凸點電極PLBMP1又無柱狀凸點電極PLBMP2。
[0093] 接下來將描述區(qū)域AR4。通孔基板2在其區(qū)域AR4中具有多個通孔TH3和多個端子TE2。這意味著，在通孔基板2的上表面2a的這些區(qū)域中，區(qū)域AR4既具有多個通孔TH3 又具有多個端子TE2。具體而言，通孔TH3電氣連接至端子TE2并且此端子TE2也在具有通孔TH3的區(qū)域AR4中形成。半導體芯片1的區(qū)域AR4中具有多個柱狀凸點電極PLBMP2并且在半導體芯片1的區(qū)域AR4中形成的柱狀凸點電極PLBMP2與通孔基板2的區(qū)域AR4中形成的端子TE2電氣連接。
[0094] 接下來，將參考圖4描述半導體芯片1和通孔基板2之間的空隙（間隔)。在本實施方式中，如圖4所示，通孔基板2在其上具有端子TE1并且柱狀凸點電極PLBMP1安裝在端子TE1上。此柱狀凸點電極PLBMP1例如包括由銅制成的柱狀部分和由在所述柱狀部分上形成的焊料制成的連接部分。柱狀凸點電極PLBMP1位于形成在例如由氮化硅膜制成的鈍化膜(表面保護膜)PAS上的開口部分0P中，柱狀凸點電極PLBMP1位于從開口部分0P露出的焊盤ro (圖2中的電極焊盤ic)上。焊盤ro位于層間絕緣膜il上。
[0095] 即使將具有這樣的配置的柱狀凸點電極PLBMP1制作成較小，由銅制成的柱狀部分也會防止半導體芯片1和通孔基板2之間的間隙（間隔)T變小。這意味著，柱狀凸點電極 PLBMP1包括由焊料制成的連接部分和熔點比連接部分（焊料）的熔點高的柱狀部分(銅)。 [0096] 當半導體芯片1如圖2所示安裝在通孔基板2上并且半導體芯片1的柱狀凸點電極PLBMP1通過在高溫下(例如，大約240°到260° )熔化柱狀凸點電極PLBMP1的連接部分 (焊料）連接至通孔基板2的端子ΤΕ1時，凸點電極PLBMP1在所述高溫下不熔化，因為凸點電極PLBMP1的柱狀部分（銅）的熔點比連接部分（焊料）的熔點高。
[0097] 從而，如圖4所示，半導體芯片1和通孔基板2之間的空隙（間隔)Τ不會變得比柱狀凸點電極PLBMP1的柱狀部分(銅）的高度小。因此，當使用如圖4所示的柱狀凸點電極 PLBMP1時，即使柱狀凸點電極PLBMP1自身的尺寸變小，也可以抑制底層填料的填充性能的退化或半導體芯片1和通孔基板2之間的連接可靠性的退化。因此，本發(fā)明實施方式的半導體芯片1使用，例如，如圖2或圖3所示，柱狀凸點電極PLBMP1或柱狀凸點電極PLBMP2。
[0098] 在上述的例子中，柱狀凸點電極PLBMP1的柱狀部分由銅制成，但可以使用熔點比連接部分的熔點高的任何材料(金屬)，均沒有問題。柱狀凸點電極PLBMP1的連接部分的焊料優(yōu)選為基于錫-銀（Sn-Ag)或基于錫-銀-銅（Sn-Ag-Cu)的無鉛焊料。
[0099] 接下來，將參考圖5的部分俯視圖描述本發(fā)明實施方式的通孔基板2的上表面2a 的配置以清楚地說明通孔TH1、TH2和TH3與端子TE1和TE2之間的位置關系。圖5大約顯示出了通孔基板2的上表面2a的整個區(qū)域的四分之一。圖5示出了區(qū)域AR1、區(qū)域AR2、區(qū) 域AR3和區(qū)域AR4。
[0100] 如圖3和圖5所示，區(qū)域AR3在俯視圖中是位于半導體芯片1的外周的區(qū)域。換而言之，區(qū)域AR3在俯視圖中是不與半導體芯片1重疊的區(qū)域。而且，區(qū)域AR1、區(qū)域AR2 和區(qū)域AR4在俯視圖中是位于半導體芯片1的外周內側的區(qū)域。換而言之，區(qū)域AR1、區(qū)域 AR2和區(qū)域AR4在俯視圖中是與半導體芯片1重疊的區(qū)域。
[0101] 在圖5中，區(qū)域AR1在其中具有多個端子TE1。更具體而言，區(qū)域AR1具有成兩行的多個端子TE1。例如，靠近外側成一行設置的端子TE1的數(shù)量比靠近內側成一行放置的端子TE1的數(shù)量多。
[0102] 靠近此區(qū)域的外側成一行設置的端子TE1與區(qū)域AR3中形成的通孔TH2電氣連接。更為具體而言，區(qū)域AR3在其中具有多個通孔TH2并且其還具有與這些通孔TH2接觸的連接盤LND2。這些連接盤LND2經由第二配線2e與靠近外側成一行設置的端子TE1電氣連接。
[0103] 靠近此區(qū)域的內側成一行設置的端子TE1與區(qū)域AR2中形成的通孔TH1電氣連接。更為具體而言，區(qū)域AR2具有多個通孔TH1并且其還具有與這些通孔TH1接觸的連接盤LND1。這些連接盤LND1經由第一配線2d與靠近內側成一行設置的端子TE1電氣連接。
[0104] 區(qū)域AR4在其中具有多個通孔TH3和多個端子TE2。在區(qū)域AR4中形成的端子TE2 與在同一區(qū)域AR4中形成的通孔TH3電氣連接。更為具體而言，區(qū)域AR4具有多個通孔TH3 并且其具有與通孔TH3接觸的連接盤LND3。這些連接盤LND3經由第三配線2f與端子TE2 連接。這意味著，端子TE1和端子TE2設置成區(qū)域AR2介于端子TE1和端子TE2之間。
[0105] 〈本發(fā)明實施方式的半導體裝置的特征〉
[0106] 本發(fā)明實施方式的半導體裝置具有上述的配置。接下來將具體描述所述裝置的特征。
[0107] 在本發(fā)明實施方式的半導體裝置的通孔基板2上，圖5中所示的并且通過將在圖 3所示的上表面2a上形成的阻焊膜2c進行開口而獲得的區(qū)域AR1 (第一區(qū)域)具有成兩行 (即，在此區(qū)域的內側和外側）的多個端子TE1，并且其還具有橫跨該區(qū)域AR1并且延伸到區(qū) 域AR2和區(qū)域AR3的配線2g。
[0108] 這意味著，本發(fā)明實施方式的半導體裝置采用通孔基板2,與增層式基板相比，通孔基板2難以增加配線密度以滿足引腳數(shù)量的增加。因而采取了配設配線2g的措施以增加配線密度，所述配線2g橫跨區(qū)域AR1并且延伸到區(qū)域AR2和AR3,其中區(qū)域AR1為阻焊膜2c的開口區(qū)域。
[0109] 橫跨區(qū)域AR1的配線2g，如圖6所示，具有橫跨區(qū)域AR1的第一部分2h和在區(qū)域 AR2 (或區(qū)域AR3)露出之后與多個端子TE1中的部分端子TE1連接的第二部分2i。第一部分2h具有寬幅部分2j，所述寬幅部分2j是指具有寬度比配線2g的寬度寬的部分。
[0110] 寬幅部分2j用于在焊料預涂覆期間分散和積聚將在此配線2g上形成的焊料。因而其用于防止或抑制在配線2g上形成焊料積蓄部分。
[0111] 因而，放置于區(qū)域AR1的配線2g優(yōu)選地具有多個寬幅部分2 j。通過使用具有多個寬幅部分2j的配線，可以增加焊料的分散數(shù)量，從而可以抑制焊料積蓄部分的形成。
[0112] 此外，如后述的圖14中的部分P所示，當設置于區(qū)域AR1中的配線2g具有多個寬幅部分2j時，寬幅部分2j設置為使得在第一部分2h (參考圖6)的兩個相鄰寬幅部分2j 之間的沿配線2g的延伸方向E的距離L不超過在第二部分2i (參考圖6)的端子TE1和配線2g的沿延伸方向F的總長度（L1+L2)。
[0113] 換而言之，當在第一部分2h的兩個相鄰寬幅部分2j之間的沿配線2g的延伸方向 E的距離L超過在第二部分2i的端子TE1和配線2g的沿延伸方向F的總長度（L1+L2)時，在這兩個相鄰的寬幅部分2j之間設置另一個寬幅部分2j。
[0114] 通過使設置為在區(qū)域AR1中露出的配線2g的僅由配線2g組成的部分的長度盡可能短，將待通過焊料預涂覆在此配線2g上形成的焊料3 (焊料層，參考圖14)分散，并且同時，焊料3在各寬幅部分2j上積聚。由于焊料材料具有當在配線上熔化時在寬幅部分流動和積聚的性質，焊料3在寬幅部分2j上分散，并且與此同時，在各個寬幅部分2j上積聚。
[0115] 這可以防止或抑制在區(qū)域AR1露出的配線2g上形成焊料積蓄部分。
[0116] 而且，如圖6所示，在是開口區(qū)域的區(qū)域AR1中，第一部分2h和第二部分2i在區(qū) 域AR2的阻焊膜2c下面彼此電氣連接。
[0117] 具體而言，配線2g在其一端具有第二部分2i的端子TE1并且在橫跨區(qū)域AR1的第一部分2h具有多個寬幅部分2 j。橫跨區(qū)域AR1的配線2g (配線2g的第一部分2h具有多個寬幅部分2j)進入基板的內側并且延伸到區(qū)域AR2,在區(qū)域AR2朝向區(qū)域AR1改變其延伸方向，再次在區(qū)域AR1中露出，并且成為第二部分2i。第二部分2i具有端子TE1。
[0118] 配線2g的多個第一部分2h設置于布置在區(qū)域AR1中的多個端子TE1的端部的附近(參考圖5的部分B)。這是因為隨著由于半導體裝置等的引腳數(shù)量的增加而導致的配線密度的增加，在區(qū)域AR1中配設的端子TE1的數(shù)量增加以便設置配線2g的位置可靠近端子 TE1排列的端部附近，而不是靠近其中央。
[0119] 簡而言之，優(yōu)選地，將配線2g設置于端子TE1排列的端部附近，因為在所述端部附近的空間比在端子TE1排列的中央附近的空間大。然而，如圖5中的部分C所示，橫跨區(qū)域 AR1的配線2g可設置于端子TE1排列的中央附近。
[0120] 應指出，配線2g可以是用于信號的配線、用于GND的配線和用于電源的配線中的任意一種。
[0121] 圖7示出了當配線2g是用于GND時的布線圖的一種例子。當配線2g是用于GND 時，配線2g通常在區(qū)域AR3和區(qū)域AR2中的一者或二者中與平面配線2k連接。圖7所示的配線2g的一端在區(qū)域AR3中與平面配線2k連接，又從該平面配線2k伸出，在區(qū)域AR1 中露出以成為第二部分2i，并且其中具有端子TE1，而其另一端在區(qū)域AR2中與另一平面配線2k連接。
[0122] 配線2g在其第一部分2h可具有彎曲部分2m，如圖6所示，配線2g在彎曲部分2m 處彎曲，并且稍后通過圖14的部分Q示出。然而，應當避免由于焊料的過量積聚而在彎曲部分2m上形成焊料積蓄部分。
[0123] 當配線2g在其第一部分2h具有如圖6所示的彎曲部分2m時，在第一部分2h上配設的多個寬幅部分2j在它們的布置方面需要一些設計。首先，多個寬幅部分2j設置于彎曲部分2m的附近。如果在彎曲部分2m的兩側存在足夠的空間，寬幅部分2j優(yōu)選地設置于彎曲部分2m的兩側以便將彎曲部分2m夾在中間，如圖6中的部分E和部分F所示。
[0124] 當多個彎曲部分2m以不同角度形成時，換而言之，當彎曲部分2m的數(shù)量多并且配線2g的直線部分短時，寬幅部分2j中的部分寬幅部分2j設置為與彎曲部分2m重疊，如圖 6中的部分G所示。
[0125] 因而，在彎曲部分2m的兩側存在空間，寬幅部分2j放置于彎曲部分2m的兩側以便將彎曲部分夾在它們中間，當在彎曲部分2m兩側的配線2g的直線部分是短的并且僅留下窄的空間時，寬幅部分2j設置成與彎曲部分2m重疊。
[0126] 通過將寬幅部分2 j設置于彎曲部分2m的兩側以便將彎曲部分夾在它們中間或通過將寬幅部分2 j設置為使寬幅部分2 j與彎曲部分2m重疊，能分散不這樣做時將在彎曲部分2m上另外積聚的焊料，并且與此同時，焊料材料可以在各個寬幅部分2j上積聚同時防止其變高。
[0127] 通過焊料預涂覆，稍后如圖15所示，焊料(焊料層）3形成在端子TE1和寬幅部分 2j的每一者上。在倒裝芯片焊接之后，稍后如圖19所示，柱狀凸點電極PLBMP1 (2)(凸點電極)安裝在配線2g的第二部分2i (參考圖6)的端子TE1上，而柱狀凸點電極PLBMPU2) 不安裝在第一部分2h的寬幅部分2j上，并且寬幅部分2j上僅形成焊料3。
[0128] 〈本發(fā)明實施方式的制造半導體裝置的方法〉
[0129] 本發(fā)明實施方式的半導體裝置具有如上所述的配置。接下來將參考一些附圖描述它的制造方法的一個例子。
[0130] 圖8包括顯示實施方式的半導體裝置的制造過程的一種例子的流程圖和橫截面圖；圖9為顯示待在圖8所示的制造中使用的配線基板的結構的一種例子的俯視圖；圖10 是顯示在圖9所示的配線基板的制造中在形成焊料鍍層之前的引線的結構的一種例子的橫截面圖；圖11為顯示在圖9所示的配線基板的制造中在形成焊料鍍層之后的引線的結構的一種例子的橫截面圖。圖12為顯示在圖9所示的配線基板的制造中在回流處理之后的焊料的狀態(tài)的一種例子的橫截面圖；圖13為顯示圖12中所示焊料的狀態(tài)的一種例子的放大的俯視圖；圖14為顯示待在實施方式中使用的配線基板的回流處理之后的焊料的狀態(tài) 的一種例子的部分俯視圖；以及圖15為顯示沿圖14中所示的線A-A截取的結構的部分橫截面圖。圖16為顯示在圖8所示的制造中在涂覆底層填料之后的結構的一種例子的俯視圖；圖17為顯示在圖8所示的制造中在倒裝芯片焊接之后的結構的一種例子的俯視圖；圖 18為顯示在圖17所示的倒裝芯片焊接之后的結構的一種例子的部分俯視圖；以及圖19為示出了沿圖18所示的線A-A截取的結構的部分橫截面圖。
[0131] 首先，執(zhí)行圖8的步驟S1中所示的基板的準備。在此步驟中，準備好本發(fā)明實施方式的通孔基板2。例如，如圖5所示，通孔基板2在其上表面2a上具有多個端子TE1和 TE2和多個通孔TH1、TH2和TH3。
[0132] 此基板還具有區(qū)域AR1，其中區(qū)域AR1為阻焊膜2c的開口區(qū)域，區(qū)域AR1具有成兩行的端子TE1。此區(qū)域AR1具有橫跨區(qū)域AR1并且延伸到區(qū)域AR2和AR3的配線2g。與圖5至7所示的本發(fā)明實施方式的通孔基板2類似，配線2g具有橫跨區(qū)域AR1的第一部分 2h和從區(qū)域AR2露出并且隨后與多個端子TE1中的部分端子TE1連接的第二部分2i。第一部分2h具有寬幅部分2j，所述寬幅部分2j的寬度比配線2g的寬度寬。
[0133] 稍后如圖14的部分P所示，配線2g在其第一部分2h上具有多個寬幅部分2j，使得第一部分2h中兩個相鄰寬幅部分2j (參考圖6)之間的沿配線2g的延伸方向E的距離 L不超過第二部分2i (參考圖6)中端子TE1和配線2g沿延伸方向F的總長度（L1+L2)。
[0134] 隨后，這樣的通孔基板2的端子TE1和TE2經歷焊料預涂覆以分別在端子TE1和 TE2上形成焊料(焊料層）3,如圖9所示。
[0135] 在上述的焊料預涂覆中，焊料3在如圖10所示的從通孔基板2的焊阻膜2c露出的端子TE1 (TE2)上形成(例如通過電解鋅(錫）電鍍處理等在端子TE1 (TE2)上形成)，隨后進行焊料預涂覆。例如，端子TE1 (TE2)為銅配線。在焊料預涂覆中，如圖11所示，執(zhí)行電解鋅電鍍處理或類似處理以使用焊料3覆蓋端子TEKTE2)。隨后，如圖12所示，執(zhí)行回流處理以使用焊料3預涂覆端子TE1 (TE2)。
[0136] 在各個寬幅部分2j上類似地執(zhí)行圖10至圖12所示的焊料預涂覆處理。這意味著，當執(zhí)行焊料預涂覆處理時，如圖14所示，在區(qū)域AR1中對多個端子TE1和各個寬幅部分 2j分別使用焊料3進行預涂覆。
[0137] 在本發(fā)明實施方式的通孔基板2中，在區(qū)域AR1中露出并且橫跨區(qū)域AR1的配線 2g此時具有多個寬幅部分2j (例如，圖14中的部分P或部分Q)以便在焊料預涂覆期間呈流體狀態(tài)的焊料能分散至各個寬幅部分2j并且焊料能在各個寬幅部分2j上積聚。
[0138] 優(yōu)選地，使寬幅部分2j和端子TE1在平面視圖中的形狀(在平面視圖中的長度、寬度等）彼此基本上相等。如圖15所不，這可以以基本相同的商度形成通過預涂覆在寬幅部分2j上形成的焊料3和通過預涂覆在端子TE1上形成的焊料3。
[0139] 接下來將描述區(qū)域AR1中端子TE1和配線2g各自的寬度，其中區(qū)域AR1為阻焊膜 2c的開口區(qū)域。如圖13所示，假定區(qū)域AR1中從焊阻膜2c(其為絕緣膜)露出的配線2g的寬度為W1，端子TE1的寬度為W2,則W1和W2滿足下述范圍：W1〈W2,并且W2=( 1. 5-3. 0) X W1，其中W2為端子TE1的寬度。這樣的定義W1和W2同樣適用于端子TE2。
[0140] 寬幅部分2j在平面視圖中的寬度和尺寸優(yōu)選地等于端子TE1的寬度和尺寸。通過使寬幅部分2 j的寬度和尺寸等于端子TE1的寬度和尺寸，通過預涂覆在端子TE1上形成的焊料3和在寬幅部分2j上形成的焊料3的厚度或尺寸可以彼此基本上相等。
[0141] 簡言之，如圖15所示，使得寬幅部分2j上的焊料3和端子TE1上的焊料3具有相同的高度。
[0142] 接下來，執(zhí)行圖8中步驟S2所示的芯片的準備。如圖1和圖2所示，半導體芯片1在其主表面la上的多個電極焊盤(表面電極）lc上具有多個柱狀凸點電極PLBMP1和 PLBMP2。
[0143] 這些柱狀凸點電極PLBMP1和PLBMP2已配設在未圖示的處于切割前的晶片階段的半導體晶片上，并且柱狀凸點電極PLBMP1和PLBMP2在其頂部具有焊料4。
[0144] 接下來，執(zhí)行圖8中所示的步驟S3中的在先的樹脂涂覆。在此步驟中，如圖16所示，底層填料UF涂覆至通孔基板2的上表面2a的芯片安裝區(qū)域(更為具體而言，圖5所示的區(qū)域AR1+區(qū)域AR2+區(qū)域AR4)。底層填料UF為，例如，基于環(huán)氧的樹脂。優(yōu)選地，使用快速固化樹脂NCP (Non-conductive paste,非導電膏）。
[0145] 接下來，執(zhí)行步驟S4所示的倒裝芯片焊接。如圖8所示，半導體芯片1通過倒裝芯片焊接安裝在通孔基板2的上表面2a上。具體而言，半導體芯片1安裝在通孔基板2上以使形成在半導體芯片1的柱狀凸點電極PLBMP1和PLBMP2與在圖5所示通孔基板2上形成的端子TE1和TE2直接接觸，隨后在高溫下進行加熱。
[0146] 因此，在柱狀凸點電極PLBMP1和PLBMP2上的焊料4與在通孔基板2上的端子TE1 和TE2上的焊料3熔化，這樣，通孔基板2的端子TE1和TE2與柱狀凸點電極PLBMP1和 PLBMP2的銅經由充當連接部件的焊料3(4)彼此電氣連接。
[0147] 通過這樣的方式，執(zhí)行了倒裝芯片焊接，如圖17所示。
[0148] 在倒裝芯片焊接期間，濕的底層填料UF在半導體芯片1和通孔基板2之間的空間擴散，并且所述底層填料填充滿所述空間。當使用快速固化樹脂(非導電膏NCP)作為底層填料UF時，所述底層填料UF快速地固化。
[0149] 在本發(fā)明的實施方式中，即使制作的較小也能夠確保高度的柱狀凸點電極PLBMP1 和PLBMP2用于半導體芯片1和通孔基板2之間的連接以便不擾亂所述濕的底層填料UF的擴散。
[0150] 在倒裝芯片焊接完成之后，如圖19所示，各個端子TE1在其上具有凸點電極(柱狀凸點電極PLBMP1)，但寬幅部分2j在其上不具有凸點電極。
[0151] 接下來，執(zhí)行圖8中的步驟S5所示的球安裝。在此步驟中，多個焊料球SB安裝在通孔基板2的背表面（在芯片安裝表面的對側的表面）2b上。通過這樣的方式，可以制造本發(fā)明實施方式的半導體裝置。
[0152] 根據(jù)本發(fā)明的實施方式，凸點電極安裝在配線2g的一側（端子TE1)上，所述配線 2g橫跨通孔基板2的焊阻膜2c的開口區(qū)域(區(qū)域AR1 )，并且其上不具有凸點電極的寬幅部分2j形成在配線的另一側上，以便在各個端子TE1上的焊料預涂覆期間，通過回流處理，焊料3可設置于配線2g上同時將焊料3分散至寬幅部分2j，如圖14所示。
[0153] 換而言之，在區(qū)域AR1中露出的配線2g中，通過使僅由配線2g構成的部分的長度盡可能的短，在焊料預涂覆期間在該配線2g上形成的焊料3可以分散，與此同時，焊料3可以在寬幅部分2j上積聚。通過利用焊料材料在配線上融化時在寬幅部分流動和積聚的性質，焊料3分散并積聚在配線2g的寬幅部分2j上。
[0154] 如圖15所示，這可以減少各端子TE1上的焊料3和寬幅部分2j上的焊料3之間的高度差。
[0155] 換而言之，可以抑制如圖25所示的由于配線10dl上的焊料的局部積聚而導致其焊料11的高度高的那一部分(焊料積蓄部分)的形成。這意味著在本發(fā)明實施方式中，如圖 18和圖19所不，各端子TE1上的焊料1?度和寬幅部分2 j上的焊料1?度可制作成彼此相等。
[0156] 通過使它們的高度彼此相等，可以防止或抑制在倒裝芯片焊接期間發(fā)生下述問題。所述問題為：如圖25的部分R和部分S所示，由于在配線10dl上積聚的焊料11和半導體芯片1的表面之間的接觸(干擾)，半導體芯片1被積聚的焊料11抬起，半導體芯片1 的凸點電極12不能到達端子10e上的焊料11。因此，可以減少在倒裝芯片焊接期間凸點電極(在本實施方式中為柱狀凸點電極PLBMP1和PLBMP2)的連接失敗。
[0157] 本發(fā)明的實施方式還可防止或抑制在倒裝芯片焊接期間由于如圖25所示配線 10dl上積聚的焊料11與半導體芯片1表面之間的接觸(干擾）而另外出現(xiàn)的半導體芯片1 的傾斜安裝。
[0158] 進一步地，在倒裝芯片焊接之后，當在基板和芯片之間的空間填充滿預先涂覆在基板上的底層填料UF時，由于如圖25所示的在配線10dl上積聚的焊料11而可能出現(xiàn)空隙。在本發(fā)明的實施方式中，另一方面，焊料3沒有局部較高的部分，從而可以抑制在底層填料UF中形成空隙。
[0159] 因此，本發(fā)明的實施方式可以改善半導體裝置的倒裝芯片焊接中的連接可靠性。
[0160] 〈第一變形例〉
[0161] 在上述的實施方式中，在制備通孔基板2時通孔基板2的各端子TE1進行預涂覆。作為選擇，半導體裝置可使用具有預涂覆了焊料3的端子TE1的基板制造，該基板已經作為通孔基板2交付。
[0162] 在此情形下，可以省略焊料3的預涂覆步驟，從而可以以改善的制造效率獲得半導體裝置。
[0163] 〈第二變形例〉
[0164] 圖20為顯示待在實施方式的第二變形例的半導體裝置的制造中使用的配線基板的結構的橫截面圖；圖21為顯示在第二變形例的半導體裝置的制造中在倒裝芯片焊接之后的結構的橫截面圖；圖22為顯示在第二變形例的半導體裝置的制造中在涂覆底層填料之后的結構的橫截面圖；以及圖23為顯示在第二變形例的半導體裝置的制造中在球安裝之后的結構的橫截面圖。
[0165] 在上述實施方式描述的制造方法中，在倒裝芯片焊接之前向通孔基板2涂覆底層填料UF，在涂覆底層填料UF之后，執(zhí)行倒裝芯片焊接。作為選擇，可以采用下述半導體裝置制造方法：執(zhí)行倒裝芯片焊接，隨后在半導體芯片1和通孔基板2之間填充底層填料UF。
[0166] 接下來將參考圖20至圖23描述在此情形下的制造步驟。首先，如圖20所示，準備本發(fā)明實施方式的通孔基板2。例如圖5所示，通孔基板2具有多個端子TE1和TE2、多個通孔TH1、TH2和TH3等。
[0167] 通孔基板還具有區(qū)域AR1，區(qū)域AR1為阻焊膜2c上的開口區(qū)域并且在區(qū)域AR1中端子TE1以兩行的形式設置。在區(qū)域AR1中具有橫跨區(qū)域AR1并且延伸到區(qū)域AR2和AR3 的配線2g。配線2g在其橫跨區(qū)域AR1的第一部分2h中具有多個寬幅部分2 j (寬幅部分 2j具有比配線2g的寬度寬的寬度），類似于上述的如圖5至圖7所示的實施方式中的通孔基板2的配線2g。應指出的是，寬幅部分2 j設置成，如圖14的部分P所示，第一部分2h中兩個相鄰的寬幅部分2j (參考圖6)之間沿配線2g的延伸方向E的距離L不超過第二部分 2i中的端子TE1和配線2g (參考圖6)沿延伸方向F的總長度（L1+L2)。
[0168] 接下來，如圖21所示，半導體芯片1安裝于通孔基板2上。這樣安裝的半導體芯片1例如在其主表面la上具有柱狀凸點電極PLBMP1和柱狀凸點電極PLBMP2。于是，半導體芯片1安裝于通孔基板2上以便使半導體芯片1上形成的凸點電極PLBMP1和PLBMP2與通孔基板2上形成的端子TE1 (參考圖5)直接接觸。通過在高溫下進行加熱，熔化柱狀凸點電極PLBMP1和PLBMP2的焊料4和通孔基板2的端子TE1上的焊料3以將通孔基板2的端子TE1和TE2與柱狀凸點電極PLBMP1和PLBMP2的銅電氣連接。
[0169] 接下來，如圖22所示，在半導體芯片1和通孔基板2之間的空間填充滿底層填料 UF。在本實施方式中，由于將即使其尺寸縮減也能夠確保高度的柱狀凸點電極PLBMP1和 PLBMP2用于半導體芯片1和通孔基板2之間的連接，因而可確保底層填料UF的填充性能。
[0170] 接下來，如圖23所示，將焊料球SB安裝于通孔基板2的背表面2b上。即使采用本發(fā)明實施方式的第二變形例的制造方法，也可制造出與上述實施方式的半導體裝置具有同等水平的半導體裝置。而且，可以獲得與上述實施方式的優(yōu)勢類似的優(yōu)勢。
[0171] 基于實施方式對由發(fā)明人作出的本發(fā)明進行了具體說明。無需指出，本發(fā)明并不限于上述實施方式或由上述實施方式限定，而是可以在不脫離本發(fā)明的要旨的情形下通過多種不同方式進行變化。
[0172] 例如，在上述的實施方式中，在通孔基板2的背表面2b上具有焊料球SB的BGA封裝結構描述為半導體裝置的一種例子。封裝可以是其上沒有安裝焊料球SB的LGA(柵格陣列）封裝。當采用LGA時，不安裝焊料球SB，從而可節(jié)省焊料球SB對應的材料成本。
[0173] 在上述的實施方式中，通孔基板2描述為配線基板的一種例子，但可以采用增層式基板作為配線基板。使用增層式基板提高了配線密度，以實現(xiàn)細間隔配線。
[0174] 在上述的實施方式中，柱狀凸點電極PLBMP1和PLBMP2描述為用于將半導體芯片和配線基板電氣連接的凸點電極的一個例子。作為選擇，可以使用金隆起焊盤等作為凸點電極。進一步地，采用焊料作為連接凸點電極和配線基板的端子的部件，但連接部件不限于焊料。
【權利要求】
1. 一種制造半導體裝置的方法，包括下述步驟： (a) 準備配線基板，所述配線基板具有第一表面和位于所述第一表面的相反側的第二表面，所述第一表面上具有多個端子，所述配線基板具有位于所述第一表面上的絕緣膜，并且在所述第一表面上具有通過將所述絕緣膜開口獲得的第一區(qū)域、在平面視圖中位于所述第一區(qū)域內側的第二區(qū)域以及在平面視圖中位于所述第一區(qū)域外側的第三區(qū)域； (b) 準備半導體芯片，所述半導體芯片具有第一主表面和位于所述第一主表面的相反側的第二主表面，所述第一主表面上具有多個表面電極，并且所述半導體芯片在所述表面電極上具有凸點電極；以及 (c) 通過連接部件將所述半導體芯片的凸點電極與所述配線基板的端子電氣連接以執(zhí) 行所述半導體芯片到所述配線基板的第一表面的倒裝芯片焊接，其中，所述配線基板在其所述第一區(qū)域具有端子和橫跨所述第一區(qū)域并且延伸到所述第二區(qū)域和所述第三區(qū)域的配線，其中，所述配線具有橫跨所述第一區(qū)域的第一部分和從所述第二區(qū)域或所述第三區(qū)域露出以與所述端子中的一部分端子連接的第二部分，以及其中，所述第二部分的端子在其上具有凸點電極并且所述第一部分具有比所述配線的寬度寬的寬幅部分。
2. 根據(jù)權利要求1所述的制造半導體裝置的方法，其中，所述配線在其第一部分具有多個寬幅部分，并且所述多個寬幅部分設置成使彼此相鄰的任意兩個寬幅部分之間沿所述第一部分中配線的延伸方向的距離不超過所述第二部分中的端子和配線沿延伸方向的總長度。
3. 根據(jù)權利要求1所述的制造半導體裝置的方法，其中，所述配線在其第一部分具有多個寬幅部分和彎曲部分，其中所述配線在所述彎曲部分處彎曲，并且所述多個寬幅部分設置為將所述彎曲部分夾在所述寬幅部分之間。
4. 根據(jù)權利要求1所述的制造半導體裝置的方法，其中，所述配線在其第一部分具有多個寬幅部分和彎曲部分，其中所述配線在所述彎曲部分處彎曲，并且所述多個寬幅部分中的部分寬幅部分設置為與所述彎曲部分重疊。
5. 根據(jù)權利要求1所述的制造半導體裝置的方法，其中，在所述配線的第一部分中的寬幅部分上不具有凸點電極。
6. 根據(jù)權利要求1所述的制造半導體裝置的方法，其中，所述第二區(qū)域和所述第三區(qū)域中具有多個通孔，所述通孔中的每個通孔從所述第一表面到所述第二表面穿透所述配線基板。
7. 根據(jù)權利要求1所述的制造半導體裝置的方法，其中，所述配線的第一部分和第二部分在所述第二區(qū)域或所述第三區(qū)域內的所述絕緣膜下面彼此電氣連接。
8. 根據(jù)權利要求1所述的制造半導體裝置的方法，其中，所述寬幅部分的每一者上具有焊料層。
9. 根據(jù)權利要求1所述的制造半導體裝置的方法，其中，所述連接部件為焊料。
10. -種半導體裝置，包括：半導體芯片，所述半導體芯片具有第一主表面和位于所述第一主表面的相反側的第二主表面，所述第一主表面上具有多個表面電極，并且所述半導體芯片具有位于所述表面電極上的凸點電極；配線基板，所述配線基板具有第一表面和位于所述第一表面的相反側的第二表面，所述第一表面上具有與所述凸點電極對應的多個端子，并且使所述半導體芯片安裝于所述第一表面，其中所述凸點電極和所述端子分別通過連接部件彼此電氣連接；以及成型樹脂，所述成型樹脂填充在所述半導體芯片和所述配線基板之間；其中，所述配線基板在其所述第一表面具有絕緣膜，其中，所述配線基板在其所述第一表面具有通過將所述絕緣膜開口獲得的第一區(qū)域、在平面視圖中位于所述第一區(qū)域內側的第二區(qū)域、和在平面視圖中位于所述第一區(qū)域外側的第三區(qū)域，其中，所述第一區(qū)域中具有端子和橫跨所述第一區(qū)域并且延伸到所述第二區(qū)域和所述第三區(qū)域的配線，其中，所述配線具有橫跨所述第一區(qū)域的第一部分和從所述第二區(qū)域或所述第三區(qū)域露出以與所述端子中的一部分端子連接的第二部分，以及其中，所述第二部分的端子上具有凸點電極，并且所述第一部分具有比所述配線的寬度覽的覽幅部分。
11. 根據(jù)權利要求10所述的半導體裝置，其中，所述配線在其第一部分具有多個寬幅部分，并且所述寬幅部分設置成使彼此相鄰的任意兩個寬幅部分之間沿所述第一部分中配線的延伸方向的距離不超過所述第二部分中的端子和配線沿延伸方向的總長度。
12. 根據(jù)權利要求10所述的半導體裝置，其中，所述配線在其第一部分具有多個寬幅部分和彎曲部分，其中所述配線在所述彎曲部分處彎曲，并且所述多個寬幅部分設置為將所述彎曲部分夾在所述寬幅部分之間。
13. 根據(jù)權利要求10所述的半導體裝置，其中，所述配線在其第一部分具有多個寬幅部分和彎曲部分，其中所述配線在所述彎曲部分彎曲，并且所述多個寬幅部分中的部分寬幅部分設置為與所述彎曲部分重疊。
14. 根據(jù)權利要求10所述的半導體裝置，其中，所述第二區(qū)域和所述第三區(qū)域中具有多個通孔，所述通孔中的每個通孔從所述第一表面到所述第二表面穿透所述配線基板。
15. 根據(jù)權利要求10所述的半導體裝置，其中所述寬幅部分中的每一者上具有焊料層。
16. 根據(jù)權利要求10所述的半導體裝置，其中所述連接部件為焊料。
【文檔編號】H01L21/48GK104064477SQ201410055269
【公開日】2014年9月24日申請日期:2014年2月18日優(yōu)先權日:2013年3月22日
【發(fā)明者】渡邊正樹, 馬場伸治, 德永宗治, 巖崎俊寬申請人:瑞薩電子株式會社

完整全部詳細技術資料下載