芯片布置以及用于制造芯片布置的方法
【專(zhuān)利摘要】一種芯片布置可包括：第一半導(dǎo)體芯片，具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)；第二半導(dǎo)體芯片，具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)，第二半導(dǎo)體芯片設(shè)置在第一半導(dǎo)體芯片的第一側(cè)并且電耦合到第一半導(dǎo)體芯片，第二半導(dǎo)體芯片的第一側(cè)面向第一半導(dǎo)體芯片的第一側(cè)；密封層，至少部分密封第一半導(dǎo)體芯片和第二半導(dǎo)體芯片，密封層具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)，第二側(cè)面向與第二半導(dǎo)體芯片的第二側(cè)相同的方向；以及互連結(jié)構(gòu)，至少部分設(shè)置在密封層中并且電耦合到第一和第二半導(dǎo)體芯片中的至少一個(gè)，其中互連結(jié)構(gòu)可延伸到密封層的第二側(cè)。
【專(zhuān)利說(shuō)明】芯片布置以及用于制造芯片布置的方法

【技術(shù)領(lǐng)域】
[0001]各個(gè)方面涉及芯片布置以及用于制造芯片布置的方法。

【背景技術(shù)】
[0002]在制造集成電路(IC)中，IC (其又可稱作芯片或小片)可在分配和/或與其它電子組件集成之前經(jīng)過(guò)封裝。這個(gè)封裝可包括將芯片密封在材料中，并且在封裝外部提供電觸點(diǎn)以提供到芯片的接口。
[0003]隨著對(duì)IC的更大能力和特征的需求增加，多個(gè)芯片可相互堆疊，以形成單個(gè)IC封裝。將多個(gè)芯片相互堆疊的這個(gè)過(guò)程可稱作小片堆疊，以及結(jié)果可稱作小片疊層。小片堆疊對(duì)于給定占用面積可增加單個(gè)IC封裝中可包含的芯片數(shù)量。因此，可節(jié)約印刷電路板上的不動(dòng)產(chǎn)，和/或可簡(jiǎn)化板組裝過(guò)程。除了節(jié)省空間之外，小片堆疊還可產(chǎn)生裝置的更好電氣性能，因?yàn)橄嗷ザ询B的芯片之間更短的互連布線可引起更快的信號(hào)傳播以及噪聲和串?dāng)_的降低。
[0004]雖然小片疊層的上述特征會(huì)是有利的，但是將多個(gè)芯片相互堆疊可減少小片疊層上可用于小片疊層的多個(gè)芯片與例如印刷電路板之間的電氣布線和/或互連的面積。這例如可增加具有小片疊層的IC封裝的設(shè)計(jì)的復(fù)雜度?？赡苄枰询B芯片和/或封裝所堆疊芯片的新方式。


【發(fā)明內(nèi)容】

[0005]提供一種芯片布置，其可包括:第一半導(dǎo)體芯片，具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)；第二半導(dǎo)體芯片，具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)，第二半導(dǎo)體芯片設(shè)置在第一半導(dǎo)體芯片的第一側(cè)并且電耦合到第一半導(dǎo)體芯片，第二半導(dǎo)體芯片的第一側(cè)面向第一半導(dǎo)體芯片的第一側(cè)；密封層，至少部分密封第一半導(dǎo)體芯片和第二半導(dǎo)體芯片，密封層具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)，第二側(cè)面向與第二半導(dǎo)體芯片的第二側(cè)相同的方向；以及互連結(jié)構(gòu)，至少部分設(shè)置在密封層中并且電耦合到第一和第二半導(dǎo)體芯片中的至少一個(gè)，其中互連結(jié)構(gòu)可延伸到密封層的第二側(cè)。
[0006]提供一種制造芯片布置的方法，其可包括:提供具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)的第一半導(dǎo)體芯片；將第二半導(dǎo)體芯片設(shè)置在第一半導(dǎo)體芯片的第一側(cè)之上，第二半導(dǎo)體芯片具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)，第二半導(dǎo)體芯片的第一側(cè)面向第一半導(dǎo)體芯片的第一側(cè)，其中第二半導(dǎo)體芯片可電耦合到第一半導(dǎo)體芯片；形成密封層以至少部分密封第一和第二半導(dǎo)體芯片，密封層具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)，密封層的第二側(cè)面向與第二半導(dǎo)體芯片的第二側(cè)相同的方向；以及形成至少部分在密封層中的互連結(jié)構(gòu)，其中互連結(jié)構(gòu)可電耦合到第一和第二半導(dǎo)體芯片中的至少一個(gè)并且延伸到密封層的第二側(cè)。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0007]附圖中，相似的參考標(biāo)號(hào)在全部不同視圖中一般表示相同的部件。附圖不一定按比例繪制，重點(diǎn)而是一般在于示出本發(fā)明的原理。在以下描述中，參照以下附圖來(lái)描述本發(fā)明的各個(gè)方面，其中:
[0008]圖1A和圖1B示出包括堆疊在第二芯片之上的至少一個(gè)第一芯片的常規(guī)芯片布置的截面圖。
[0009]圖2示出芯片布置的截面圖。
[0010]圖3示出包括設(shè)置在第一半導(dǎo)體芯片與第二半導(dǎo)體芯片之間的填充材料的芯片布置的截面圖。
[0011]圖4示出包括第三半導(dǎo)體芯片的芯片布置的截面圖。
[0012]圖5示出包括至少一個(gè)通孔和金屬化層的芯片布置的截面圖。
[0013]圖6示出用于制造芯片布置的方法。
[0014]圖7A至圖71示出用于制造芯片布置的方法的過(guò)程流程。

【具體實(shí)施方式】
[0015]以下詳細(xì)描述參照附圖，通過(guò)舉例說(shuō)明，附圖示出可實(shí)施本發(fā)明的具體細(xì)節(jié)和方面。充分詳細(xì)地描述這些方面，以便使本領(lǐng)域的技術(shù)人員能夠?qū)嵤┍景l(fā)明?？衫闷渌矫?，并且可進(jìn)行結(jié)構(gòu)、邏輯和電氣變更，而沒(méi)有背離本發(fā)明的范圍。各個(gè)方面不一定相互排斥，因?yàn)橐恍┓矫婺軌蚺c一個(gè)或多個(gè)其它方面相結(jié)合以形成新的方面。描述了結(jié)構(gòu)或裝置的各個(gè)方面，以及描述了方法的各個(gè)方面?？梢岳斫?，結(jié)合結(jié)構(gòu)或裝置所述的一個(gè)或多個(gè)(例如全部)方面可同樣適用于方法，反過(guò)來(lái)也是一樣。
[0016]詞語(yǔ)“示范”在本文中用來(lái)表示“用作示例、實(shí)例或說(shuō)明”。本文中描述為“示范”的任何方面或設(shè)計(jì)不一定被理解為相對(duì)其它方面或設(shè)計(jì)是優(yōu)選或有利的。
[0017]本文中用來(lái)描述形成特征(例如位于一側(cè)或表面“之上”的層)的詞語(yǔ)“之上”可用來(lái)表示該特征，例如該層，可“直接在”所指?jìng)?cè)或表面“上”形成，例如與所指?jìng)?cè)或表面直接接觸。本文中用來(lái)描述形成特征(例如位于一側(cè)或表面“之上”的層)的詞語(yǔ)“之上”可用來(lái)表示該特征，例如該層，可“間接在”所指?jìng)?cè)或表面“上”形成，其中一個(gè)或多個(gè)附加層設(shè)置在所指?jìng)?cè)或表面與所形成層之間。
[0018]同樣，本文中用來(lái)描述設(shè)置在另一個(gè)之上的特征(例如“覆蓋”一側(cè)或表面的層)的詞語(yǔ)“覆蓋”可用來(lái)表示該特征，例如該層，可設(shè)置在所指?jìng)?cè)或表面之上并且與其直接接觸。本文中用來(lái)描述設(shè)置在另一個(gè)之上的特征(例如“覆蓋”一側(cè)或表面的層)的詞語(yǔ)“覆蓋”可用來(lái)表示該特征，例如該層，可設(shè)置在所指?jìng)?cè)或表面之上并且與其間接接觸，其中一個(gè)或多個(gè)附加層設(shè)置在所指?jìng)?cè)或表面與覆蓋層之間。
[0019]本文中用來(lái)描述一特征連接到至少另一所指特征的術(shù)語(yǔ)“耦合”和/或“電耦合”和/或“連接”和/或“電連接”并不是要表示該特征以及至少另一所指特征必須直接耦合或連接在一起；中間特征可設(shè)置在該特征與至少另一所指特征之間。
[0020]諸如“上”、“下”、“頂部”、“底部”、“左邊”、“右邊”等的方向術(shù)語(yǔ)可參照所述(一個(gè)或多個(gè))附圖的取向來(lái)使用。因?yàn)?一個(gè)或多個(gè))附圖的部件可定位于許多不同的取向，所以方向術(shù)語(yǔ)用于進(jìn)行說(shuō)明而決不是限制。要理解，可進(jìn)行結(jié)構(gòu)或邏輯變更，而沒(méi)有背離本發(fā)明的范圍。
[0021]芯片(其又可稱作“小片”)在分配和/或與諸如電路板(例如印刷電路板)、其它芯片和/或其它芯片封裝之類(lèi)的其它電子裝置集成之前可能必須經(jīng)過(guò)封裝。封裝芯片(或小片)可包括將芯片(或小片)密封在材料(例如塑性材料)中，并且在芯片封裝的表面(例如外表面)提供電觸點(diǎn)(例如，焊球和/或凸塊，例如微凸塊)。
[0022]至少另一芯片可經(jīng)由電觸點(diǎn)(例如，凸塊，例如微凸塊)連接(例如電連接)到芯片封裝的芯片。例如，芯片封裝可堆疊(例如垂直堆疊)在至少另一芯片之上，以及該至少另一芯片可經(jīng)由電觸點(diǎn)(例如，凸塊，例如微凸塊)連接(例如電連接)到芯片封裝的芯片。
[0023]圖1A示出包括堆疊在第二芯片104之上的第一芯片102的常規(guī)扇入型芯片布置100的截面圖。
[0024]第一芯片102可包括或者可以是芯片(或小片)和/或無(wú)源裝置(例如電阻器和/或電容器和/或電感器)。
[0025]芯片布置100可包括多個(gè)焊球112和/或多個(gè)凸塊114 (例如微凸塊)。多個(gè)焊球112和/或多個(gè)凸塊114 (例如微凸塊)可在第一芯片102的一側(cè)102a形成(例如設(shè)置)。
[0026]第一芯片102可通過(guò)再分配層(RDL) 116電連接到多個(gè)焊球112的至少一個(gè)焊球和/或多個(gè)凸塊114的至少一個(gè)凸塊。RDLl 16例如可部分或完全設(shè)置在絕緣層117 (例如介電層)中。RDLl 16可再分配和/或再映射從第一芯片102到多個(gè)焊球112和/或多個(gè)凸塊114的電連接。
[0027]芯片布置100可包括第二芯片104，其可設(shè)置在第一芯片102之下。例如，第一芯片102可堆疊在第二芯片104之上。第一芯片102的一側(cè)102a可以是第一芯片102的有源側(cè)102a，以及第二芯片104可具有有源側(cè)104a。第一芯片102的有源側(cè)102a可面向第二芯片104的有源側(cè)104a。
[0028]第一芯片102可例如經(jīng)由多個(gè)凸塊114(例如微凸塊)耦合(例如電耦合)到第二芯片104。例如，第一芯片102的有源側(cè)102a可耦合(例如電耦合)到第二芯片104的有源側(cè)104a。由于第一和第二芯片102、104的有源側(cè)102a、104a可彼此相向，所以設(shè)置在第一芯片102與第二芯片104之間的多個(gè)凸塊114可具有短高度。
[0029]由第一芯片102和第二芯片104所形成的布置可稱作母女小片WLB(晶圓級(jí)球柵陣列)封裝。第一芯片102例如可稱作母小片或載體小片，以及第二芯片104可稱作女小片。第一芯片102(例如母小片)例如可在其有源側(cè)102a上攜帶第二芯片104(例如女小片)。第二芯片104 (例如女小片)可小于第一芯片102 (例如母小片)。例如，第二芯片104(例如女小片)的橫向長(zhǎng)度L2可小于第一芯片102 (例如母小片)的橫向長(zhǎng)度LI。作為另一個(gè)示例，第二芯片104 (例如女小片)的厚度T2可小于第一芯片102 (例如母小片)的厚度Tl。
[0030]圖1A所示的母女小片WLB封裝可例如經(jīng)由多個(gè)焊球112電連接到印刷電路板(PCB) 118。如圖1A所示，在第一芯片102的橫向長(zhǎng)度LI中可存在區(qū)域A，該區(qū)域A可由第二芯片104(例如女小片)來(lái)占用。由于第一芯片102的區(qū)域A可由第二芯片104來(lái)占用，所以在區(qū)域A不可以形成多個(gè)焊球112。在可能要求多個(gè)焊球112契合在第一芯片102(例如母小片)的橫向長(zhǎng)度LI之內(nèi)的扇入型晶圓級(jí)封裝中，由第二芯片104(例如女小片)占用區(qū)域A可能限制可為第一芯片102(例如母小片)與PCB118之間的電連接所提供的焊球112的數(shù)量。
[0031]此外，第一芯片102(例如母小片)的區(qū)域A可能不可用于電氣布線，因?yàn)樗傻诙酒?04(例如女小片)占用。在可能要求電氣布線契合在第一芯片102(例如母小片)的橫向長(zhǎng)度LI之內(nèi)的扇入型晶圓級(jí)封裝中，由第二芯片104(例如女小片)占用區(qū)域A可限制可用于電氣布線的面積。這可增加母女小片WLB封裝的設(shè)計(jì)復(fù)雜度。
[0032]第二小片104(例如女小片)可需要具有小橫向長(zhǎng)度L2，以便提供圍繞第二芯片104(例如女小片)的空間S，以接納多個(gè)焊球112。在可能要求電氣布線和/或多個(gè)焊球112契合在第一芯片102(例如母小片)的橫向長(zhǎng)度LI之內(nèi)的扇入型晶圓級(jí)封裝中，空間S可受到限制。接著，這又可限制可在母女小片WLB封裝中使用的第二芯片104(例如女小片)的尺寸。
[0033]第二芯片104(例如女小片)可需要薄化到預(yù)期厚度T2，以便契合在第一芯片102(例如母小片)與PCB118之間。例如，可能有必要在第二芯片104(例如女小片)與PCBl 18之間提供空隙C。相應(yīng)地，第二芯片104 (例如女小片)在附連到第一芯片102 (例如母小片)之前可需要經(jīng)過(guò)薄化。拾取薄化的第二芯片104(例如女小片)并且將其放置在第一芯片102 (例如母小片)的一側(cè)(例如有源側(cè)102a)會(huì)是困難的。
[0034]可執(zhí)行回流過(guò)程，以便將第二芯片104 (例如女小片)連接到第一芯片102 (例如經(jīng)由多個(gè)凸塊114)。對(duì)薄化的第二芯片104(例如女小片)執(zhí)行回流過(guò)程可能是困難的。此外，對(duì)具有小厚度T2的第二芯片104 (例如女小片)執(zhí)行回流過(guò)程可降低產(chǎn)率，因而增加制造芯片布置100的成本。
[0035]圖1B示出包括堆疊在第二芯片104之上的至少一個(gè)第一芯片102-1、102-2、102-3的常規(guī)扇出型芯片布置101的截面圖。
[0036]與圖1A中相同的圖1B中的參考標(biāo)號(hào)表示與圖1A中相同或相似的元件。因此，那些元件在這里不再詳細(xì)贅述；參照以上描述。下面描述圖1B與圖1A之間的差別。
[0037]如圖1B所不,扇出型芯片布置101可包括嵌入密封126中的至少一個(gè)第一芯片102-1、102-2、102-3。RDL116可再分配和/或再映射從至少一個(gè)第一芯片102_1、102_2、102-3到多個(gè)焊球112和/或多個(gè)凸塊114的電連接。
[0038]在扇出型芯片布置中、諸如芯片布置101中，多個(gè)焊球112和/或多個(gè)凸塊114可延伸到至少一個(gè)第一芯片102-1、102-2、102-3的橫向長(zhǎng)度LI之外。然而，芯片布置101的橫向長(zhǎng)度L3的區(qū)域A因區(qū)域A由第二芯片104占用而可能不可用于電氣布線和/或形成多個(gè)焊球112和/或多個(gè)凸塊114。換言之，第二芯片104(例如女芯片)的背面可能不能用于電氣布線和/或形成多個(gè)焊球112和/或多個(gè)凸塊114。
[0039]鑒于扇入型芯片布置100和扇出型芯片布置101的上述特征，可確定以下需要:
[0040]有必要提供一種芯片布置，其中女小片沒(méi)有限制可為到/從母小片的電連接所提供的焊球數(shù)量，同時(shí)防止扇出型芯片布置的總尺寸(例如總橫向長(zhǎng)度)的大增加。
[0041]有必要提供一種芯片布置，其中可用于母小片上的電氣布線的面積不受女小片的存在限制。
[0042]有必要提供一種芯片布置，其中多個(gè)焊球可在女小片的一側(cè)(例如，背面)形成。
[0043]有必要提供一種芯片布置，其中電氣布線可在女小片的一側(cè)(例如，背面)形成。
[0044]有必要提供一種芯片布置，其中女小片在附連到母小片之后可薄化成預(yù)期厚度。
[0045]這種芯片布置例如可由圖2所示的芯片布置來(lái)提供。
[0046]圖2示出芯片布置200的截面圖。
[0047]芯片布置200可包括第一半導(dǎo)體芯片202、第二半導(dǎo)體芯片204、密封層206和互連結(jié)構(gòu)208。
[0048]作為示例僅示出一個(gè)第一半導(dǎo)體芯片202，但是第一半導(dǎo)體芯片202的數(shù)量可大于一，并且例如可以為二、三、四、五等。例如，芯片布置200可包括多個(gè)第一半導(dǎo)體芯片202,其例如可設(shè)置成彼此橫向相鄰。
[0049]同樣，作為示例僅示出一個(gè)第二半導(dǎo)體芯片204，但是第二半導(dǎo)體芯片204的數(shù)量可大于一，并且例如可以為二、三、四、五等。例如，芯片布置200可包括多個(gè)第二半導(dǎo)體芯片204，其例如可設(shè)置成彼此橫向相鄰。
[0050]第一半導(dǎo)體芯片202和/或第二半導(dǎo)體芯片204可包括或者可以是供MEMS (微機(jī)電系統(tǒng))應(yīng)用和/或邏輯應(yīng)用和/或存儲(chǔ)器應(yīng)用和/或電力應(yīng)用中使用的芯片(或小片)，但是供其它應(yīng)用中使用的芯片也可以是可能的。第一半導(dǎo)體芯片202和/或第二半導(dǎo)體芯片204可包括或者可以是無(wú)源部件(例如電阻器和/或電容器和/或電感器)。
[0051]第一半導(dǎo)體芯片202和/或第二半導(dǎo)體芯片204可包括半導(dǎo)體襯底，其可包括半導(dǎo)體材料或者可由其組成。半導(dǎo)體材料可包括或者可以是從一組材料中選取的至少一個(gè)材料，該組由下列項(xiàng)組成:硅、鍺、氮化鎵、砷化鎵和碳化硅，但是其它材料也可以是可能的。
[0052]第一半導(dǎo)體芯片202例如可以是母小片(其又可稱作載體小片)。第二半導(dǎo)體芯片204例如可以是女小片，其例如可耦合(例如電耦合)到第一半導(dǎo)體芯片202(例如母小片或載體小片)。
[0053]第一半導(dǎo)體芯片202可具有第一側(cè)202a以及與第一側(cè)202a相對(duì)的第二側(cè)202b。第一半導(dǎo)體芯片202還可包括至少一個(gè)側(cè)壁202c。第一半導(dǎo)體芯片202的第一側(cè)202a和第二側(cè)202b可分別包括或者可以分別是第一半導(dǎo)體芯片202的正面和背面。作為另一個(gè)示例，第一半導(dǎo)體芯片202的第一側(cè)202a可包括或者可以是第一半導(dǎo)體芯片202的有源側(cè)。作為又一示例，第一半導(dǎo)體芯片202的第一側(cè)202a和第二側(cè)202b可分別包括或者可以分別是第一半導(dǎo)體芯片202的底面和頂面。
[0054]第二半導(dǎo)體芯片204可具有第一側(cè)204a以及與第一側(cè)204a相對(duì)的第二側(cè)204b。第二半導(dǎo)體芯片204還可包括至少一個(gè)側(cè)壁204c。第二半導(dǎo)體芯片204的第一側(cè)204a和第二側(cè)204b可分別包括或者可以分別是第二半導(dǎo)體芯片204的正面和背面。作為另一個(gè)示例，第二半導(dǎo)體芯片204的第一側(cè)204a可包括或者可以是第二半導(dǎo)體芯片204的有源側(cè)。作為又一示例，第二半導(dǎo)體芯片204的第一側(cè)204a和第二側(cè)204b可分別包括或者可以分別是第二半導(dǎo)體芯片204的底面和頂面。
[0055]第二半導(dǎo)體芯片204可設(shè)置在第一半導(dǎo)體芯片202的第一側(cè)202a(例如正面)。例如，在圖2所示的視圖中，第二半導(dǎo)體芯片204可設(shè)置在第一半導(dǎo)體芯片202的第一側(cè)202a(例如正面)之下。在另一個(gè)視圖中，例如，第二半導(dǎo)體芯片204可設(shè)置在第一半導(dǎo)體芯片202的第一側(cè)202a (例如正面)之上。
[0056]第一半導(dǎo)體芯片202和第二半導(dǎo)體芯片204可按照面對(duì)面布置設(shè)置在芯片布置200中。例如，第二半導(dǎo)體芯片204的第一側(cè)204a可面向第一半導(dǎo)體芯片202的第一側(cè)202a,如圖2所不。如上所述,第一半導(dǎo)體芯片202的第一側(cè)202a可以是第一半導(dǎo)體芯片202的正面，以及第二半導(dǎo)體芯片204的第一側(cè)204a可以是第二半導(dǎo)體芯片204的正面。在這種示例中，第一半導(dǎo)體芯片202和第二半導(dǎo)體芯片204可按照正面對(duì)正面布置來(lái)設(shè)置。作為另一個(gè)不例，第一半導(dǎo)體芯片202的第一側(cè)202a可以是第一半導(dǎo)體芯片202的有源偵牝以及第二半導(dǎo)體芯片204的第一側(cè)204a可以是第二半導(dǎo)體芯片204的有源側(cè)。在這種示例中，第一半導(dǎo)體芯片202和第二半導(dǎo)體芯片204的有源側(cè)可彼此相向。
[0057]第一半導(dǎo)體芯片202可大于第二半導(dǎo)體芯片204。例如，第一半導(dǎo)體芯片204可具有厚度Tl,該厚度Tl可沿垂直于第一半導(dǎo)體芯片202的第一表面202a的方向來(lái)測(cè)量。第二半導(dǎo)體芯片204可具有厚度T2，該厚度T2可沿垂直于第二半導(dǎo)體芯片204的第一表面204a的方向來(lái)測(cè)量。
[0058]第一半導(dǎo)體芯片202可大于第二半導(dǎo)體芯片204,因?yàn)榈谝话雽?dǎo)體芯片202的厚度Tl可大于第二半導(dǎo)體芯片204的厚度T2。第二半導(dǎo)體芯片204的厚度T2例如可小于或等于大約100 μ m、例如小于或等于大約75 μ m、例如小于或等于大約50 μ m、例如小于或等于大約20 μ m、例如小于或等于大約15 μ m,但是其它厚度也可以是可能的。
[0059]第一半導(dǎo)體芯片202可具有橫向長(zhǎng)度LI，其可沿垂直于厚度Tl的方向來(lái)測(cè)量，以及第二半導(dǎo)體芯片204可具有橫向長(zhǎng)度L2，其可沿垂直于厚度T2的方向來(lái)測(cè)量。第一半導(dǎo)體芯片202可大于第二半導(dǎo)體芯片204,因?yàn)榈谝话雽?dǎo)體芯片202的橫向長(zhǎng)度LI可大于第二半導(dǎo)體芯片204的橫向長(zhǎng)度L2，如圖2所示。橫向長(zhǎng)度LI可以是第一半導(dǎo)體芯片202的長(zhǎng)度，以及橫向長(zhǎng)度L2可以是第二半導(dǎo)體芯片204的長(zhǎng)度。相應(yīng)地，第一半導(dǎo)體芯片202可具有比第二半導(dǎo)體芯片204要大的長(zhǎng)度。
[0060]第一半導(dǎo)體芯片202可大于第二半導(dǎo)體芯片204,因?yàn)榈谝话雽?dǎo)體芯片202的芯片面積可大于第二半導(dǎo)體204的芯片面積。芯片面積例如可參考第一半導(dǎo)體芯片202和/或第二半導(dǎo)體芯片204的一側(cè)的面積。例如，第一半導(dǎo)體芯片202的第一側(cè)202a(例如有源側(cè))的面積可大于第二半導(dǎo)體芯片204的第一側(cè)204a(例如有源側(cè))的面積。
[0061]第二半導(dǎo)體芯片204(其可小于第一半導(dǎo)體芯片202)可橫向設(shè)置在第一半導(dǎo)體芯片202的邊界內(nèi)。例如，第二半導(dǎo)體芯片204的橫向長(zhǎng)度L2可處于第一半導(dǎo)體芯片202的橫向長(zhǎng)度LI之內(nèi)，如圖2所不。換言之,第一半導(dǎo)體芯片202 (例如第一半導(dǎo)體芯片202的邊界)可橫向延伸到第二半導(dǎo)體芯片204(例如第二半導(dǎo)體芯片204的邊界)之外。
[0062]第一半導(dǎo)體芯片202和第二半導(dǎo)體芯片204可相互耦合(例如電耦合)。例如，第一半導(dǎo)體芯片202可與第二半導(dǎo)體芯片204集成(例如垂直集成)。第一半導(dǎo)體芯片202和第二半導(dǎo)體芯片204可經(jīng)由例如至少一個(gè)電連接器(例如，互連(例如芯片互連))210相互耦合(例如電耦合)。換言之，芯片布置200可包括至少一個(gè)電連接器(例如，互連(例如芯片互連))210，其可將第一半導(dǎo)體芯片202耦合(例如電耦合)到第二半導(dǎo)體芯片204。該至少一個(gè)電連接器210例如可設(shè)置在第一半導(dǎo)體芯片202的第一側(cè)202a(例如有源側(cè))與第二半導(dǎo)體芯片204的第一側(cè)204a(例如有源側(cè))之間，如圖2所示。
[0063]第一半導(dǎo)體芯片202可包括至少一個(gè)導(dǎo)電觸點(diǎn)202d,其可設(shè)置在第一半導(dǎo)體芯片202的第一側(cè)202a(例如有源側(cè))。該至少一個(gè)導(dǎo)電觸點(diǎn)202d可耦合(例如電耦合)到設(shè)置在第一半導(dǎo)體芯片202的第一側(cè)202a(例如有源側(cè))與第二半導(dǎo)體芯片204的第一側(cè)204a(例如有源側(cè))之間的至少一個(gè)電連接器210。第一半導(dǎo)體芯片202和第二半導(dǎo)體芯片204可經(jīng)由例如至少一個(gè)電連接器210相互耦合(例如電耦合)。該至少一個(gè)電連接器210又可耦合(例如電耦合)到可設(shè)置在第一半導(dǎo)體芯片202的第一側(cè)202a (例如有源偵D的至少一個(gè)導(dǎo)電觸點(diǎn)202d。該至少一個(gè)電連接器210例如可包括或者可以是至少一個(gè)凸塊等。該至少一個(gè)電連接器210與該第一半導(dǎo)體芯片202的至少一個(gè)導(dǎo)電觸點(diǎn)202d之間的耦合(例如電耦合)可以是直接耦合(例如電耦合)，或者可包括至少一個(gè)中間結(jié)構(gòu)。該至少一個(gè)中間結(jié)構(gòu)可包括或者可以是再分配結(jié)構(gòu)或金屬化(例如凸塊下金屬化)，但是其它中間結(jié)構(gòu)也可以是可能的。
[0064]第二半導(dǎo)體芯片204可包括至少一個(gè)導(dǎo)電觸點(diǎn)204d，其可設(shè)置在第二半導(dǎo)體芯片204的第一側(cè)204a (例如有源側(cè))。該至少一個(gè)導(dǎo)電觸點(diǎn)204d可耦合(例如電耦合)到設(shè)置在第一半導(dǎo)體芯片202的第一側(cè)202a(例如有源側(cè))與第二半導(dǎo)體芯片204的第一側(cè)204a(例如有源側(cè))之間的至少一個(gè)電連接器210。換言之，第一半導(dǎo)體芯片202和第二半導(dǎo)體芯片204可經(jīng)由例如至少一個(gè)電連接器210相互耦合(例如電耦合)，該至少一個(gè)電連接器210又可耦合(例如電耦合)到可設(shè)置在第二半導(dǎo)體芯片204的第一側(cè)204a的至少一個(gè)導(dǎo)電觸點(diǎn)204d。
[0065]第一半導(dǎo)體芯片202的至少一個(gè)導(dǎo)電觸點(diǎn)202d和/或第二半導(dǎo)體芯片204的至少一個(gè)導(dǎo)電觸點(diǎn)204d可包括或者可以是焊盤(pán)(例如焊接區(qū))。第一半導(dǎo)體芯片202的至少一個(gè)導(dǎo)電觸點(diǎn)202d和/或第二半導(dǎo)體芯片204的至少一個(gè)導(dǎo)電觸點(diǎn)204d例如可分別為第一半導(dǎo)體芯片202和/或第二半導(dǎo)體芯片204提供接口(例如電接口)。換言之，可分別經(jīng)由至少一個(gè)導(dǎo)電觸點(diǎn)202d和/或至少一個(gè)導(dǎo)電觸點(diǎn)204d，來(lái)與第一半導(dǎo)體芯片202和/或第二半導(dǎo)體芯片204交換信號(hào)(例如電信號(hào)、電源電位、地電位等)。
[0066]如上所述，第一半導(dǎo)體芯片202的第一側(cè)202a可以是第一半導(dǎo)體芯片202的正面，以及第二半導(dǎo)體芯片204的第一側(cè)204a可以是第二半導(dǎo)體芯片204的正面。在面對(duì)面布置中，較短互連例如在第一半導(dǎo)體202與第二半導(dǎo)體204之間可以是可能的。換言之，設(shè)置在第一半導(dǎo)體芯片202的第一側(cè)202a與第二半導(dǎo)體芯片204的第一側(cè)204a之間的至少一個(gè)電連接器210的長(zhǎng)度L可以較短。
[0067]至少一個(gè)電連接器210可包括從一組導(dǎo)電材料所選取的至少一個(gè)導(dǎo)電材料或者可由其組成，該組由下列項(xiàng)組成:金屬或者金屬合金。例如，該至少一個(gè)電連接器210可由焊料(例如可包含錫、銀、鎳、導(dǎo)電膠或銅或者所列材料中的一個(gè)或多個(gè)的合金)組成。作為另一個(gè)示例，該至少一個(gè)電連接器210可由銅、鈀、鈦、鎢、鎳、金、鋁或?qū)щ娔z或者包括所列材料的至少一個(gè)(或者由其組成)的疊層或合金組成。
[0068]該至少一個(gè)電連接器210可包括或者可以是凸塊和小柱中的至少一個(gè)，但是其它電連接器也可以是可能的。作為一個(gè)示例，至少一個(gè)電連接器210可包括或者可以是凸塊，例如焊料塊和/或微凸塊(例如微焊料塊)和/或倒裝芯片凸塊。作為另一個(gè)示例，該至少一個(gè)電連接器210可包括或者可以是柱凸塊(例如，金屬柱凸塊(例如銅柱凸塊))。
[0069]芯片布置200可包括密封層206。密封層206可至少部分密封第一半導(dǎo)體芯片202和第二半導(dǎo)體芯片204。例如,密封層206可從至少一個(gè)側(cè)壁204c和第一側(cè)204a來(lái)封閉第二半導(dǎo)體芯片204,并且可從至少一個(gè)側(cè)壁202c和第一側(cè)202a來(lái)封閉第一半導(dǎo)體芯片202，如圖2所示。
[0070]密封層206可具有第一側(cè)206a以及與第一側(cè)206a相對(duì)的第二側(cè)206b。密封層206的第一側(cè)206a例如可以是芯片布置200的背面。密封層206的第二側(cè)206b例如可以是芯片布置200的正面。
[0071]密封層206的第一側(cè)206a可面向與第一半導(dǎo)體芯片202的第二側(cè)202b (例如背面)相同的方向。例如，如圖2所示，密封層206的第一側(cè)206a和第一半導(dǎo)體芯片202的第二側(cè)202b (例如背面)可背向第一半導(dǎo)體芯片202的第一側(cè)202a (例如正面)。密封層206的第一側(cè)206a可至少與第一半導(dǎo)體芯片202的第二側(cè)202b (例如背面)基本上齊平。換言之，密封層206的第一側(cè)206a和第一半導(dǎo)體芯片202的第二側(cè)202b (例如背面)可至少形成芯片布置200的基本上平坦表面，如圖2所示。
[0072]密封層206的第二側(cè)206b可面向與第二半導(dǎo)體芯片204的第二側(cè)204b (例如背面)相同的方向。例如，如圖2所示，密封層206的第二側(cè)206b和第二半導(dǎo)體芯片204的第二側(cè)204b (例如背面)可背向第一半導(dǎo)體芯片202的第一側(cè)202a。密封層206的第二側(cè)206b可至少與第二半導(dǎo)體芯片204的第二側(cè)204b (例如背面)基本上齊平。換言之，密封層206的第二側(cè)206b和第二半導(dǎo)體芯片204的第二側(cè)204b可形成芯片布置200的至少基本上平坦表面，如圖2所示。備選地，密封層206可覆蓋第二半導(dǎo)體芯片204的第二側(cè)204b (例如背面)ο
[0073]密封層206可包括可與第一半導(dǎo)體芯片202和第二半導(dǎo)體芯片204不同的材料或者可由其組成。密封層206可包括絕緣材料或者可由其組成。密封層206可包括模塑材料(即，可通過(guò)模塑過(guò)程來(lái)模塑的材料)或者可由其組成。作為另一個(gè)示例，密封層206可包括層壓材料(即，可通過(guò)層壓過(guò)程來(lái)層壓的材料)或者可由其組成。
[0074]密封層206可包括從一組材料中選取的至少一個(gè)材料或者可由其組成，該組由下列項(xiàng)組成:塑性材料、熱塑材料和填充材料(例如包括硅石填充劑、玻璃填充劑、玻璃布、橡膠和金屬微粒中的至少一個(gè)或者由它們組成)，但是其它材料也可以是可能的。作為一個(gè)示例，密封層206可包括塑性材料(例如，環(huán)氧樹(shù)脂(例如熱固模塑化合物))或者可由其組成。作為另一個(gè)示例，密封層206可包括塑性材料(例如，熱塑性材料(例如高純度含氟聚合物))或者可由其組成。
[0075]芯片布置200可包括互連結(jié)構(gòu)208?；ミB結(jié)構(gòu)208可至少部分設(shè)置在密封層206中，如圖2所示。例如，互連結(jié)構(gòu)208可包括可設(shè)置在密封層206內(nèi)的部分208a、208b，并且可包括可設(shè)置在密封層206外部的部分208c、208d。
[0076]互連結(jié)構(gòu)208例如可包括至少一個(gè)導(dǎo)電材料(例如至少一個(gè)金屬和/或金屬合金)或者可由其組成。該至少一個(gè)導(dǎo)電材料可從一組導(dǎo)電材料來(lái)選擇，該組由下列項(xiàng)組成:鋁、鎢、鈦、銅、鎳、鈀和金或者導(dǎo)電膠(填充有導(dǎo)電微粒的聚合物)，但是其它導(dǎo)電材料也可以是可能的。
[0077]互連結(jié)構(gòu)208例如可再分配和/或再映射從第一半導(dǎo)體芯片202的第一側(cè)202a和/或第二半導(dǎo)體芯片204的第一側(cè)204a到密封層206的第二側(cè)206b的電連接。相應(yīng)地，互連結(jié)構(gòu)208例如可延伸到密封層206的第二側(cè)206b。
[0078]互連結(jié)構(gòu)208可從第一半導(dǎo)體芯片的第一側(cè)202a延伸到密封層206的第二側(cè)206b。例如，互連結(jié)構(gòu)208可包括一個(gè)部分208a，其可設(shè)置在第一半導(dǎo)體芯片202的第一側(cè)202a與第二半導(dǎo)體芯片204的第一側(cè)204a之間。相應(yīng)地，互連結(jié)構(gòu)208可從第一半導(dǎo)體芯片202的第一側(cè)202a與第二半導(dǎo)體芯片204的第一側(cè)204a之間延伸到密封層206的第二側(cè)206b。互連結(jié)構(gòu)208的部分208a可包括或者可以是設(shè)置在第一半導(dǎo)體芯片202的第一側(cè)202a的再分配層(RDL)。部分208a (例如RDL)可配置成再分配和/或再映射從第一半導(dǎo)體芯片202的第一側(cè)202a和/或第二半導(dǎo)體芯片204的第一側(cè)204a到密封層206的第二側(cè)206b的電連接。
[0079]作為另一個(gè)示例，互連結(jié)構(gòu)208可包括一個(gè)部分208b，其可從第一半導(dǎo)體芯片202的第一側(cè)202a延伸到密封層206的第二側(cè)206b。相應(yīng)地，互連結(jié)構(gòu)208可從第一半導(dǎo)體芯片202的第一側(cè)202a延伸到密封層206的第二側(cè)206b?；ミB結(jié)構(gòu)208的部分208b可包括或者可以是從第一半導(dǎo)體芯片202的第一側(cè)202a延伸到密封層206的第二側(cè)206b的至少一個(gè)金屬柱?；ミB結(jié)構(gòu)208的部分208b (例如至少一個(gè)金屬柱)可設(shè)置成與第二半導(dǎo)體芯片204橫向相鄰，并且可耦合(例如，電耦合)到互連結(jié)構(gòu)208的部分208a (例如RDL)，如圖2所示。
[0080]互連結(jié)構(gòu)208還可遍布于例如第二半導(dǎo)體芯片204的第二側(cè)204b。例如，互連結(jié)構(gòu)208可包括可在第二半導(dǎo)體芯片204的第二側(cè)204b形成的部分208c、208d，并且可遍布于第二半導(dǎo)體芯片204的第二側(cè)204b，如圖2所示?；ミB結(jié)構(gòu)208的部分208c、208d可耦合(例如電耦合)到部分208b (例如至少一個(gè)金屬柱)以及耦合到部分208a (例如RDL)。遍布于第二半導(dǎo)體芯片204的第二側(cè)204b的互連結(jié)構(gòu)208的部分208c、208d例如可以是再分配層(RDL)(例如正面RDL)，其可再分配和/或再映射從第一半導(dǎo)體芯片202的第一側(cè)202a和/或第二半導(dǎo)體芯片204的第一側(cè)204a到第二半導(dǎo)體芯片204的第二側(cè)204b的電連接。
[0081]互連結(jié)構(gòu)208可耦合(例如電耦合)到第一半導(dǎo)體芯片202和/或第二半導(dǎo)體芯片204。如上所述，第一半導(dǎo)體芯片202和第二半導(dǎo)體芯片204可經(jīng)由至少一個(gè)電連接器210來(lái)耦合(例如電耦合)。相應(yīng)地，互連結(jié)構(gòu)208 (其可耦合(例如電耦合)到第一半導(dǎo)體芯片202和/或第二半導(dǎo)體芯片204)可耦合(例如附加耦合)到至少一個(gè)電連接器210。
[0082]芯片布置200可包括至少一個(gè)電連接器212，其設(shè)置在密封層206的第二側(cè)206b。該至少一個(gè)電連接器212可包括從一組導(dǎo)電材料所選取的至少一個(gè)導(dǎo)電材料或者可由其組成，該組由下列項(xiàng)組成:金屬或者金屬合金。例如，至少一個(gè)電連接器212可由焊料(例如錫、銀和銅的合金)組成。作為另一個(gè)示例，至少一個(gè)電連接器212可由銅、鈀、鈦、鎢、鎳、金、鋁或?qū)щ娔z或者包括所列金屬的至少一個(gè)(或者由其組成)的疊層或合金組成。
[0083]該至少一個(gè)電連接器212可耦合(例如電耦合)到互連結(jié)構(gòu)208。例如，如上所述，互連結(jié)構(gòu)208可包括遍布于第二半導(dǎo)體芯片204的第二側(cè)204b的部分208c、208d (例如，RDL(例如正面RDL))。設(shè)置在密封層206的第二側(cè)206b的至少一個(gè)電連接器212可耦合(例如電耦合)到遍布于第二半導(dǎo)體芯片204的第二側(cè)204b的互連結(jié)構(gòu)208的部分208c、208d (例如，RDL (例如正面 RDL))。
[0084]該至少一個(gè)電連接器212可包括或者可以是球、凸塊和小柱中的至少一個(gè)。至少一個(gè)電連接器212例如可為芯片布置200提供接口(例如焊球的球柵陣列)。換言之，可經(jīng)由至少一個(gè)電連接器212，來(lái)與芯片布置200的第一半導(dǎo)體芯片202和/或第二半導(dǎo)體芯片204交換信號(hào)(例如電信號(hào)、電源電位、地電位等)。
[0085]芯片布置200可包括絕緣層214，其在密封層206的第二側(cè)206b和第二半導(dǎo)體芯片204的第二側(cè)204b形成。絕緣層214例如可絕緣(例如電絕緣)芯片布置200的互連結(jié)構(gòu)208 (例如部分208c、208d)。至少一個(gè)電連接器212的部分208c、208d (例如，RDL (例如正面RDL))例如可部分或完全設(shè)置在絕緣層214內(nèi)。
[0086]芯片布置200例如可用來(lái)封裝例如可相互耦合(例如電耦合)的、兩個(gè)或更多芯片(例如第一半導(dǎo)體芯片202和第二半導(dǎo)體芯片204)。例如，芯片布置200可用來(lái)封裝可相互集成(例如垂直集成)的兩個(gè)或更多芯片(例如第一半導(dǎo)體芯片202和第二半導(dǎo)體芯片204)的疊層。換言之，芯片布置200例如可配置為芯片封裝。芯片布置200例如可配置為嵌入式晶圓級(jí)球柵陣列(eWLB)封裝。芯片布置200例如可配置為系統(tǒng)級(jí)封裝(SiP)。換言之，芯片布置200可以是包括封閉在單個(gè)模塊(其例如可執(zhí)行電子系統(tǒng)的功能)中的多個(gè)芯片(或小片)(例如第一半導(dǎo)體芯片202和第二半導(dǎo)體芯片204)的SiP。如與圖1A和圖1B所示的常規(guī)芯片布置相比，芯片布置200可包括或者可以是扇出型晶圓級(jí)封裝。
[0087]由芯片布置200所提供的效果可在于，第二半導(dǎo)體芯片204 (例如女小片)沒(méi)有限制可為到/從第一半導(dǎo)體芯片202 (例如母小片)的電連接所提供的電連接器212的數(shù)量。
[0088]由芯片布置200所提供的效果可在于，可用于第一半導(dǎo)體芯片202 (例如母小片)上的電氣布線的面積不受第二半導(dǎo)體芯片204(例如女小片)的存在限制。
[0089]由芯片布置200所提供的效果可在于，至少一個(gè)電連接器212可在第二半導(dǎo)體芯片204(例如女小片)的一側(cè)(例如背面)來(lái)形成。例如當(dāng)?shù)诙雽?dǎo)體芯片204(例如女小片)不是很小時(shí)，這會(huì)是合乎期望的。
[0090]由芯片布置200所提供的效果可在于，電氣布線可在第二半導(dǎo)體芯片204 (例如女小片)的一側(cè)(例如背面)來(lái)形成。例如當(dāng)?shù)诙雽?dǎo)體芯片204(例如女小片)不是很小時(shí)，這會(huì)是合乎期望的。
[0091]由芯片布置200所提供的效果可在于，第二半導(dǎo)體芯片204 (例如女小片)在附連到第一半導(dǎo)體芯片202 (例如母小片)之后可薄化成期望厚度。
[0092]圖3示出包括設(shè)置在第一半導(dǎo)體芯片202與第二半導(dǎo)體芯片204之間的填充材料302的芯片布置300的截面圖。
[0093]與圖2中相同的圖3中的參考標(biāo)號(hào)表示與圖2中相同或相似的元件。因此，那些元件在這里將不再詳細(xì)贅述；參照以上描述。以上相對(duì)圖2所示芯片布置200所述的各種效果對(duì)于圖3所示芯片布置300可類(lèi)似地是有效的。下面描述圖3與圖2之間的差別。
[0094]芯片布置300可包括填充材料302，其設(shè)置在第一半導(dǎo)體芯片202的第一側(cè)202a與第二半導(dǎo)體芯片204的第一側(cè)204a之間。如圖3所不,芯片布置300可包括至少一個(gè)電連接器210,其可設(shè)置在第一半導(dǎo)體芯片202的第一側(cè)202a與第二半導(dǎo)體芯片204的第一側(cè)204a之間。填充材料302例如可部分封閉至少一個(gè)電連接器210 (例如凸塊和/或小柱)。填充材料302例如可通過(guò)底部填充過(guò)程來(lái)形成。例如，底部填充過(guò)程可包括將填充材料302預(yù)先施加到第一半導(dǎo)體芯片202和/或第二半導(dǎo)體芯片204。例如，底部填充過(guò)程可包括毛細(xì)底部填充過(guò)程，其中填充材料302可通過(guò)毛細(xì)作用在第一半導(dǎo)體芯片202的第一側(cè)202a與第二半導(dǎo)體芯片204的第一側(cè)204a之間來(lái)形成。
[0095]圖4示出包括第三半導(dǎo)體芯片402的芯片布置400的截面圖。
[0096]與圖2中相同的圖4中的參考標(biāo)號(hào)表示與圖2中相同或相似的元件。因此，那些元件在這里將不再詳細(xì)贅述；參照以上描述。以上相對(duì)圖2所示芯片布置200所述的各種效果對(duì)于圖4所示芯片布置400可類(lèi)似地是有效的。下面描述圖4與圖2之間的差別。
[0097]芯片布置400可包括第三半導(dǎo)體芯片402。第三半導(dǎo)體芯片402例如可以是女小片，該女小片例如可耦合(例如電耦合)到第一半導(dǎo)體芯片202 (例如母小片)和/或第二半導(dǎo)體芯片204(例如女小片)。
[0098]第三半導(dǎo)體芯片402可包括第一側(cè)402a以及與第一側(cè)402a相對(duì)的第二側(cè)402b。第三半導(dǎo)體芯片402的第一側(cè)402a和第二側(cè)402b可分別包括或者可以分別是第三半導(dǎo)體芯片402的正面和背面。作為另一個(gè)示例，第三半導(dǎo)體芯片402的第一側(cè)402a可包括或者可以是第三半導(dǎo)體芯片402的有源側(cè)。作為又一示例，第三半導(dǎo)體芯片402的第一側(cè)402a和第二側(cè)402b可分別包括或者可以分別是第三半導(dǎo)體芯片402的底面和頂面。
[0099]第三半導(dǎo)體芯片402例如可設(shè)置在第二半導(dǎo)體芯片204的第二側(cè)204b和密封層206的第二側(cè)206b中的至少一處。例如，圖4所示的第三半導(dǎo)體芯片402可設(shè)置在第二半導(dǎo)體芯片204的第二側(cè)204b的一部分和密封層206的第二側(cè)206b的一部分。
[0100]第三半導(dǎo)體芯片402的第二側(cè)402b可面向與第二半導(dǎo)體芯片204的第二側(cè)204b和密封層206的第二側(cè)206b相同的方向。換言之，第三半導(dǎo)體芯片402的第一側(cè)402a可面向第二半導(dǎo)體芯片204的第二側(cè)204b和/或密封層206的第二側(cè)206b。
[0101]第三半導(dǎo)體芯片402可經(jīng)由例如設(shè)置在第三半導(dǎo)體芯片402的第一側(cè)402a與互連結(jié)構(gòu)208之間的至少一個(gè)電連接器(例如，互連(例如芯片互連))404來(lái)耦合(例如電耦合)到互連結(jié)構(gòu)208。例如，在圖4所示的芯片布置400中，第三半導(dǎo)體芯片402可經(jīng)由至少一個(gè)電連接器(例如，互連(例如芯片互連))404耦合(例如電耦合)到可遍布于第二半導(dǎo)體芯片204的第二側(cè)204b的互連結(jié)構(gòu)208的部分208c、208d(例如，RDL(例如正面RDL))。
[0102]該至少一個(gè)電連接器404可按照與至少一個(gè)電連接器210相似的方式來(lái)配置。該至少一個(gè)電連接器404可包括或者可以是球、凸塊和小柱中的至少一個(gè)。該至少一個(gè)電連接器404可包括從一組導(dǎo)電材料所選取的至少一個(gè)導(dǎo)電材料或者可由其組成，該組由下列項(xiàng)組成:金屬或者金屬合金。例如，該至少一個(gè)電連接器404可由焊料(例如錫、銀和銅的合金)組成。作為另一個(gè)示例，該至少一個(gè)電連接器404可由銅、鈀、鈦、鎢、鎳、金、鋁或?qū)щ娔z或者包括所列材料的一個(gè)或多個(gè)(或者由其組成)的疊層或合金組成。
[0103]第三半導(dǎo)體芯片204可設(shè)置在第二半導(dǎo)體芯片204的第二側(cè)204b和密封層206的第二側(cè)206b中的至少一處，使得該至少一個(gè)電連接器212設(shè)置成與第三半導(dǎo)體芯片402橫向相鄰，如圖4所示。該至少一個(gè)電連接器212可從密封層206的第二側(cè)206b延伸距離Dl,以及第三半導(dǎo)體芯片402的第二側(cè)402b可從密封層206的第二側(cè)206b延伸距離D2。距離D2可小于距離Dl。換言之，該至少一個(gè)電連接器212可從密封層206的第二側(cè)206b突出比第三半導(dǎo)體芯片402的第二側(cè)402b和密封層206的第二側(cè)206b之間的距離D2更遠(yuǎn)的距離。
[0104]由芯片布置400所提供的效果可在于，附加半導(dǎo)體芯片(例如，第三半導(dǎo)體芯片402、例如附加女小片)可包含在芯片布置400中。
[0105]圖5示出包括至少一個(gè)通孔502和金屬化層504的芯片布置500的截面圖。
[0106]與圖4中相同的圖5中的參考標(biāo)號(hào)表示與圖4中相同或相似的元件。因此，那些元件在這里將不再詳細(xì)贅述；參照以上描述。以上相對(duì)圖4所示芯片布置400所述的各種效果對(duì)于圖5所示芯片布置500可類(lèi)似地是有效的。下面描述圖5與圖4之間的差別。
[0107]芯片布置500可包括貫穿密封層206的至少一個(gè)通孔502和/或貫穿第一半導(dǎo)體芯片202的至少一個(gè)通孔512。該至少一個(gè)通孔502例如可從密封層206的第二側(cè)206b延伸到密封層206的第一側(cè)206a。該至少一個(gè)通孔512例如可從第一半導(dǎo)體芯片202的第一側(cè)202a延伸到第一半導(dǎo)體芯片202的第二側(cè)202b。該至少一個(gè)通孔502例如可以是模通孔(TMV)(例如，當(dāng)密封層206包括模塑材料或者由其組成時(shí))。該至少一個(gè)通孔512例如可以是硅通孔(TSV)(例如，當(dāng)?shù)谝话雽?dǎo)體芯片202包括硅時(shí))。該至少一個(gè)通孔502和/或該至少一個(gè)通孔512例如可包括至少一個(gè)導(dǎo)電材料(例如金屬和/或金屬合金)或者可由其組成。該至少一個(gè)導(dǎo)電材料可從一組導(dǎo)電材料來(lái)選擇，該組由下列項(xiàng)組成:鋁、銅和金，但是其它導(dǎo)電材料也可以是可能的。
[0108]芯片布置500可包括金屬化層504。金屬化層504例如可包括導(dǎo)電材料(例如金屬和/或金屬合金)或者可由其組成。導(dǎo)電材料可從一組導(dǎo)電材料來(lái)選擇，該組由下列項(xiàng)組成:鋁、鎢、鈦、銅、鎳、鈀和金或者導(dǎo)電膠(例如填充有導(dǎo)電微粒的聚合物)，但是其它導(dǎo)電材料也可以是可能的。
[0109]金屬化層504可至少部分設(shè)置在密封層206的第一側(cè)206a之上，并且可耦合(例如電耦合)到至少一個(gè)通孔502。例如，圖5所示的金屬化層504可設(shè)置在密封層206的第一側(cè)206a的一部分之上。作為另一個(gè)示例，金屬化層504可在密封層206的第一側(cè)206a的一部分之上以及第一半導(dǎo)體芯片202的第二側(cè)202b的一部分之上形成，如圖5所示。
[0110]金屬化層504例如可用于耦合(例如電耦合)至少一個(gè)附加芯片封裝。在這點(diǎn)上，芯片布置500還可包括至少一個(gè)附加芯片封裝506，其可設(shè)置在密封層206的第一側(cè)206a和第一半導(dǎo)體芯片202的第二側(cè)202b中的至少一個(gè)之上。換言之，芯片布置500可包括或者可以是封裝疊層(即，兩個(gè)或更多芯片封裝的疊層)。
[0111]該至少一個(gè)附加芯片封裝506可耦合(例如電耦合)到金屬化層504。例如，該至少一個(gè)附加芯片封裝506可經(jīng)由至少一個(gè)電連接器(例如，互連(例如芯片互連))508來(lái)耦合(例如電耦合)到金屬化層504，該至少一個(gè)電連接器508可設(shè)置在至少一個(gè)附加芯片封裝506與密封層206的第一側(cè)206a和第一半導(dǎo)體芯片202的第二側(cè)202b中的至少一個(gè)之間。該至少一個(gè)附加芯片封裝506可通過(guò)至少一個(gè)通孔502 (例如至少一個(gè)TMV)和/或至少一個(gè)通孔512 (例如至少一個(gè)TSV)來(lái)耦合(例如電耦合)到第一半導(dǎo)體芯片202 (例如耦合到第一半導(dǎo)體芯片202的第一側(cè)202a)、第二半導(dǎo)體芯片204和第三半導(dǎo)體芯片402中的至少一個(gè)。
[0112]該至少一個(gè)電連接器508可按照與至少一個(gè)電連接器212相似的方式來(lái)配置。該至少一個(gè)電連接器(例如，互連(例如芯片互連))508可包括從一組導(dǎo)電材料所選取的至少一個(gè)導(dǎo)電材料或者可由其組成，該組由下列項(xiàng)組成:金屬或者金屬合金。例如，該至少一個(gè)電連接器508可由焊料(例如錫、銀和銅的合金)組成。作為另一個(gè)示例，該至少一個(gè)電連接器508可由銅、鈀、鈦、鎢、鎳、金、鋁或?qū)щ娔z或者包括所列材料的一個(gè)或多個(gè)(或者由其組成)的疊層或合金組成。
[0113]該至少一個(gè)電連接器508可包括或者可以是球、凸塊和小柱中的至少一個(gè)。該至少一個(gè)電連接器508例如可以是至少一個(gè)附加芯片封裝506的接口(例如焊球的球柵陣列)。
[0114]圖6示出用于制造芯片布置的方法600。
[0115]方法600例如可用來(lái)制造圖2至圖5所示芯片布置的至少一個(gè)。
[0116]方法600可包括:提供具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)的第一半導(dǎo)體芯片(在602);將第二半導(dǎo)體芯片設(shè)置在第一半導(dǎo)體芯片的第一側(cè)之上，第二半導(dǎo)體芯片具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)，第二半導(dǎo)體芯片的第一側(cè)面向第一半導(dǎo)體芯片的第一偵牝其中第二半導(dǎo)體芯片可電耦合到第一半導(dǎo)體芯片(在604);形成密封層以至少部分密封第一和第二半導(dǎo)體芯片，密封層具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)，密封層的第二側(cè)面向與第二半導(dǎo)體芯片的第二側(cè)相同的方向(在606);以及形成至少部分在密封層中的互連結(jié)構(gòu)，其中互連結(jié)構(gòu)可電耦合到第一和第二半導(dǎo)體芯片中的至少一個(gè)并且延伸到密封層的第二側(cè)(在608)。
[0117]圖7A至圖71示出用于制造芯片布置的方法的過(guò)程流程。
[0118]圖7A至圖71所示的方法例如可用來(lái)制造圖2至圖5所示芯片布置的至少一個(gè)。
[0119]圖7A至圖71所示的方法例如可用來(lái)在封裝母小片之前將女小片耦合(例如電耦合)到母小片。
[0120]圖7A至圖71所示的方法可允許女小片在附連到母小片之后、在可將女小片耦合(例如電耦合)到母小片的回流過(guò)程之后以及在可密封母小片和女小片的嵌入過(guò)程之后被研磨到預(yù)期厚度。
[0121]如圖7A在視圖700所示，用于制造芯片布置的方法可包括提供第一半導(dǎo)體芯片702，其具有第一側(cè)702a以及與第一側(cè)702a相對(duì)的第二側(cè)702b。
[0122]第一半導(dǎo)體芯片702還可包括至少一個(gè)側(cè)壁702c。第一半導(dǎo)體芯片702的第一側(cè)702a和第二側(cè)702b可分別包括或者可以分別是第一半導(dǎo)體芯片702的正面和背面。作為另一個(gè)示例，第一半導(dǎo)體芯片702的第一側(cè)702a可包括或者可以是第一半導(dǎo)體芯片702的有源側(cè)。第一半導(dǎo)體芯片702例如可以是母小片(其又可稱作載體小片)。
[0123]如圖7A所示，提供第一半導(dǎo)體芯片702可包括提供晶圓702-W，其可包括多個(gè)第一半導(dǎo)體芯片702。晶圓702-W例如可具有厚度Tl。厚度Tl可以是多個(gè)第一半導(dǎo)體芯片702的每個(gè)的預(yù)期厚度。如上所述，第一半導(dǎo)體芯片702例如可以是母小片(其又可稱作載體小片)。相應(yīng)地，晶圓702-W例如可以是母小片(其又可稱作載體小片)。
[0124]該多個(gè)第一半導(dǎo)體芯片702的每個(gè)可包括至少一個(gè)相應(yīng)導(dǎo)電觸點(diǎn)702d，其在相應(yīng)第一半導(dǎo)體芯片702的相應(yīng)第一側(cè)702a形成。在相應(yīng)第一半導(dǎo)體芯片702的相應(yīng)第一側(cè)702a所形成的該至少一個(gè)相應(yīng)導(dǎo)電觸點(diǎn)702d可包括或者可以是焊盤(pán)(例如接觸焊盤(pán)和/或焊接區(qū))。該至少一個(gè)相應(yīng)導(dǎo)電觸點(diǎn)702d例如可為相應(yīng)第一半導(dǎo)體芯片702提供接口(例如電接口)。換言之，可經(jīng)由至少一個(gè)相應(yīng)導(dǎo)電觸點(diǎn)702d，來(lái)與相應(yīng)第一半導(dǎo)體芯片702交換信號(hào)(例如電信號(hào)、電源電位、地電位等)。
[0125]如圖7B在視圖701所示，用于制造芯片布置的方法可包括形成互連結(jié)構(gòu)708。
[0126]該互連結(jié)構(gòu)708可包括從一組導(dǎo)電材料所選取的至少一個(gè)導(dǎo)電材料或者可由其組成，該組由下列項(xiàng)組成:金屬或金屬合金，但是其它導(dǎo)電材料也可以是可能的。例如，互連結(jié)構(gòu)708可包括銅、鈕、鈦、鶴、鎳、金、招或?qū)щ娔z或者包括所列材料的一個(gè)或多個(gè)(或者由其組成)的疊層或合金，或者可由其組成。
[0127]互連結(jié)構(gòu)708可通過(guò)例如下列過(guò)程的至少一個(gè)來(lái)形成:濺射、抗電鍍、電鍍、剝離、蝕亥Ij、非電鍍、點(diǎn)膠和印刷，但是其它過(guò)程也可以是可能的。
[0128]互連結(jié)構(gòu)708例如可包括一部分708b，其在第一半導(dǎo)體芯片702的第一側(cè)702a之上形成。該部分708b例如可包括或者可以是至少一個(gè)小柱(例如金屬柱)。相應(yīng)地，形成互連結(jié)構(gòu)708可包括在第一半導(dǎo)體芯片702的第一側(cè)702a之上形成至少一個(gè)小柱(例如金屬柱)。部分708b (例如至少一個(gè)小柱)可在接納區(qū)域R(其可配置成接納女小片)外部形成。部分708b (例如，至少一個(gè)小柱(例如金屬柱))的高度H可大于或等于女小片(其可接納在區(qū)域R中)的厚度以及至少一個(gè)電連接器(其可設(shè)置在女小片與第一半導(dǎo)體芯片702的第一側(cè)702a之間)的高度(參見(jiàn)以下對(duì)圖7C的描述)。例如可要求部分708c (例如，至少一個(gè)小柱(例如金屬柱))的高度H充分高，以便使它(即，部分708c)是在研磨過(guò)程之后可接近的(參見(jiàn)以下關(guān)于圖7G的描述)。
[0129]互連結(jié)構(gòu)708的部分708b (例如，至少一個(gè)小柱(例如金屬柱))可例如經(jīng)由互連結(jié)構(gòu)708的部分708a來(lái)耦合(電耦合)到第一半導(dǎo)體芯片702的至少一個(gè)導(dǎo)電觸點(diǎn)702d?；ミB結(jié)構(gòu)708的部分708a可包括或者可以是設(shè)置在第一半導(dǎo)體芯片702的第一側(cè)702a的再分配層(RDL)?；ミB結(jié)構(gòu)708的部分708a (例如RDL)可配置成再分配和/或再映射來(lái)自第一半導(dǎo)體芯片702的第一側(cè)702a的電連接。相應(yīng)地，形成互連結(jié)構(gòu)708可包括在第一半導(dǎo)體芯片702的第一側(cè)702a之上形成部分708a (例如RDL)，其中部分708a (例如RDL)可將部分708b (例如，至少一個(gè)小柱(例如金屬柱))耦合(例如電耦合)到第一半導(dǎo)體芯片702的至少一個(gè)導(dǎo)電觸點(diǎn)702d。
[0130]如圖7C在視圖703所示，用于制造芯片裝置的方法可包括將第二半導(dǎo)體芯片704設(shè)置在第一半導(dǎo)體芯片702的第一側(cè)702a之上。
[0131]第二半導(dǎo)體芯片704例如可以是女小片。第二半導(dǎo)體芯片704可包括第一側(cè)704a以及與第一側(cè)704a相對(duì)的第二側(cè)704b。第二半導(dǎo)體芯片704的第一側(cè)704a和第二側(cè)704b可分別包括或者可以分別是第二半導(dǎo)體芯片704的正面和背面。作為另一個(gè)示例，第二半導(dǎo)體芯片704的第一側(cè)704a可包括或者可以是第二半導(dǎo)體芯片704的有源側(cè)。
[0132]第二半導(dǎo)體芯片704可設(shè)置在接納區(qū)域R處以及第一半導(dǎo)體芯片702的第一側(cè)702a之上。第二半導(dǎo)體芯片704可設(shè)置在第一半導(dǎo)體芯片702的第一側(cè)702a之上，使得第二半導(dǎo)體芯片704的第一側(cè)704a可面向第一半導(dǎo)體芯片702的第一側(cè)702a。
[0133]第二半導(dǎo)體芯片704例如可耦合(例如電耦合)到第一半導(dǎo)體芯片702 (例如母小片或載體小片)。相應(yīng)地，將第二半導(dǎo)體芯片704設(shè)置在第一半導(dǎo)體芯片702的第一側(cè)702a之上可包括例如經(jīng)由至少一個(gè)電連接器710來(lái)將第二半導(dǎo)體芯片704的第一側(cè)704a附連到第一半導(dǎo)體芯片702的第一側(cè)702a。該至少一個(gè)電連接器710可通過(guò)批量回流接合過(guò)程、熱壓縮接合過(guò)程和膠合中的至少一個(gè)來(lái)形成。
[0134]如以上相對(duì)圖7B所述，部分708b (例如至少一個(gè)小柱)的高度H可大于或等于第二半導(dǎo)體芯片702 (其可接納在區(qū)域R中)的厚度T2以及至少一個(gè)電連接器710 (其可設(shè)置在第二半導(dǎo)體芯片702與第一半導(dǎo)體芯片702的第一側(cè)702a之間)的高度H2。
[0135]該至少一個(gè)電連接器710可包括從一組導(dǎo)電材料所選取的至少一個(gè)導(dǎo)電材料或者可由其組成，該組由下列項(xiàng)組成:金屬或者金屬合金。例如，該至少一個(gè)電連接器710可由焊料(例如可包含錫、銀、鎳、導(dǎo)電膠或銅或者所列材料的一個(gè)或多個(gè)的合金)組成。作為另一個(gè)示例，該至少一個(gè)電連接器710可由銅、鈀、鈦、鎢、鎳、金、鋁或?qū)щ娔z或者包括所列材料的至少一個(gè)(或者由其組成)的疊層或合金組成。
[0136]該至少一個(gè)電連接器710可包括或者可以是球、凸塊和小柱中的至少一個(gè)，但是其它電連接器也可以是可能的。作為一個(gè)示例，該至少一個(gè)電連接器710可包括或者可以是凸塊，例如焊料塊和/或微凸塊(例如微焊料塊)和/或倒裝芯片凸塊。作為另一個(gè)示例，該至少一個(gè)電連接器710可包括或者可以是柱凸塊(例如，金屬柱凸塊(例如銅柱凸塊))。
[0137]用于制造芯片布置的方法可包括形成設(shè)置在第一半導(dǎo)體芯片702的第一側(cè)702a與第二半導(dǎo)體芯片704的第一側(cè)704a之間的填充層(圖7C中未示出)。填充層可包括填充材料(或者由其組成)，該填充材料例如可部分封閉至少一個(gè)電連接器710 (例如凸塊和/或小柱)。填充層例如可通過(guò)底部填充過(guò)程來(lái)形成。例如,底部填充過(guò)程可包括將填充材料預(yù)先施加到第一半導(dǎo)體芯片702和/或第二半導(dǎo)體芯片704。例如，底部填充過(guò)程可包括毛細(xì)底部填充過(guò)程，其中填充層可通過(guò)毛細(xì)作用在第一半導(dǎo)體芯片702的第一側(cè)702a與第二半導(dǎo)體芯片704的第一側(cè)704a之間形成。
[0138]如圖7D在視圖705所示，用于制造芯片布置的方法可包括分離多個(gè)第一半導(dǎo)體芯片702。例如，可切割(例如通過(guò)激光切割和/或鋸切)晶圓702-W(例如母晶圓)，以分離多個(gè)第一半導(dǎo)體芯片702。此后，經(jīng)切割的疊層(其可包括第一半導(dǎo)體芯片702和第二半導(dǎo)體芯片704)可按照與標(biāo)準(zhǔn)eWLB過(guò)程中相似或相同的方式來(lái)重組，如以下所述。
[0139]用于制造芯片布置的方法可包括形成密封層706，以至少部分密封第一和第二半導(dǎo)體芯片702、704。這在圖7E至圖7G中示出。
[0140]如圖7E在視圖707所示，形成密封層706以至少部分密封第一和第二半導(dǎo)體芯片702,704可包括將第一半導(dǎo)體芯片702和第二半導(dǎo)體芯片704放置于可設(shè)置于載體722之上的膠帶720 (例如可去除雙面膠帶)上。第一半導(dǎo)體芯片702的第二表面702b例如可與膠帶720相接觸。換言之，互連結(jié)構(gòu)708的部分708b和第二半導(dǎo)體芯片704的第二表面704b可背向載體722，如圖7E所示。但是，在另一個(gè)示例中，互連結(jié)構(gòu)708的部分708b和第二半導(dǎo)體芯片704的第二表面704b可面向載體722。
[0141]如圖7F在視圖709所示，形成密封層706以至少部分密封第一和第二半導(dǎo)體芯片702、704可包括在密封層706中嵌入第一半導(dǎo)體芯片702和第二半導(dǎo)體芯片704。例如，密封層706可覆蓋半導(dǎo)體芯片704的第二側(cè)704b和互連結(jié)構(gòu)708的部分708b (例如至少一個(gè)金屬柱)。
[0142]密封層706可通過(guò)模塑過(guò)程(例如壓縮模流過(guò)程)、層壓過(guò)程和壓制過(guò)程中的至少一個(gè)來(lái)形成。換言之，第一和第二半導(dǎo)體芯片702、704可通過(guò)模塑(例如壓縮模流)和/或?qū)訅海瑏?lái)至少部分嵌入密封層706中。
[0143]密封層706可具有第一側(cè)706a以及與第一側(cè)706a相對(duì)的第二側(cè)706b。密封層706的第二側(cè)706b例如可面向與第二半導(dǎo)體芯片704的第二側(cè)704b相同的方向。密封層706的第一側(cè)706a例如可以是按照?qǐng)D7A至圖71所示方法所制造的芯片布置的背面。密封層706的第二側(cè)706b例如可以是按照?qǐng)D7A至圖71所示方法所制造的芯片布置的正面。
[0144]隨后可固化膠帶720，以及例如可從第一半導(dǎo)體芯片702和密封層706釋放載體722和膠帶720。
[0145]在第二半導(dǎo)體芯片704的第二表面704b之上形成的密封層706的厚度E例如可取決于密封層706 (例如包括模塑化合物或者由其組成)的填充劑尺寸，并且例如可在從大約50 μ m至大約150 μ m的范圍中，例如在從大約70 μ m至大約140 μ m的范圍中、例如在從大約90 μ m至大約130 μ m的范圍中、例如大約120 μ m，但是其它厚度也可以是可能的。例如，厚度E可以是密封層706 (例如包括模塑化合物或者由其組成)的填充劑尺寸的大約1.5至2倍。例如，在密封層706 (例如包括模塑化合物或者由其組成)的填充劑尺寸(例如最大填充劑尺寸)大約為70 μ m的情況下，在第二半導(dǎo)體芯片704的第二表面704b之上形成的密封層706的厚度E可在從大約100 μ m至大約140 μ m的范圍中，例如大約120 μ m。密封層706 (例如模塑化合物)可與第二半導(dǎo)體芯片704的第二表面704b (例如背面)至少齊平。相應(yīng)地，可去除在第二半導(dǎo)體芯片704的第二表面704b之上形成的密封層706的一部分。
[0146]如圖7G在視圖711所示，形成密封層706以至少部分密封第一和第二半導(dǎo)體芯片702、704可包括去除密封層706的一部分，以暴露互連結(jié)構(gòu)708的部分708b (例如至少一個(gè)金屬柱)。
[0147]去除密封層706的一部分以暴露互連結(jié)構(gòu)708的部分708b (例如至少一個(gè)金屬柱)可通過(guò)例如研磨過(guò)程來(lái)執(zhí)行(圖7G中示為箭頭724)。
[0148]研磨過(guò)程例如還可在形成密封層706之后用來(lái)薄化第二半導(dǎo)體芯片704。換言之，第二半導(dǎo)體芯片704 (其可嵌入密封層706中)可連同密封層706 —起、通過(guò)研磨過(guò)程來(lái)薄化。例如，研磨過(guò)程還可研磨第二半導(dǎo)體芯片704的第二表面704b。半導(dǎo)體芯片704可薄化成任何預(yù)期厚度，例如小于或等于大約100 μ m的厚度、例如小于或等于大約75 μ m的厚度、例如小于或等于大約50 μ m的厚度、例如小于或等于大約20 μ m的厚度、例如小于或等于大約15μπι的厚度，但是其它厚度也可以是可能的。
[0149]相應(yīng)地，如圖7G所示，第二半導(dǎo)體芯片704 (例如女小片)可在附連到第一半導(dǎo)體芯片702 (例如母小片)之后、在回流過(guò)程(其可將第二半導(dǎo)體芯片704 (例如女小片)小片耦合(例如電耦合)到第一半導(dǎo)體芯片702 (例如母小片)(例如經(jīng)由至少一個(gè)電連接器710))之后以及在嵌入過(guò)程(其可密封第一半導(dǎo)體芯片702 (例如母小片)和第二半導(dǎo)體芯片704(例如女小片))之后，被研磨成預(yù)期厚度。
[0150]研磨過(guò)程724例如可能在第二半導(dǎo)體芯片704 (例如女小片)的第二側(cè)704b上留下殘?jiān)?。殘?jiān)缈砂ǖ诙雽?dǎo)體芯片704 (例如女小片)的材料和/或密封層706的材料和/或互連結(jié)構(gòu)708的部分708c (例如，至少一個(gè)小柱(例如金屬柱))的材料(例如銅)。這種殘?jiān)赏ㄟ^(guò)蝕刻過(guò)程(例如干式和/或濕式蝕刻過(guò)程)和/或清潔過(guò)程(例如分解過(guò)程)被去除。
[0151]如圖7H在視圖713所示，用于制造芯片布置的方法可包括在密封層706的第二側(cè)706b和第二半導(dǎo)體芯片704的第二側(cè)704b中的至少一個(gè)之上形成再分配層(RDL) 708c。RDL708c可形成互連結(jié)構(gòu)708的一部分。例如可通過(guò)薄膜技術(shù)(例如濺射過(guò)程和/或電鍍過(guò)程)和/或PCB (印刷電路板)技術(shù)(例如非電鍍過(guò)程和/或電鍍過(guò)程)，或者通過(guò)其它方法(例如用于非電鍍的印刷、引晶(seeding)和結(jié)構(gòu)化(例如通過(guò)激光器))，來(lái)形成RDL708C。用于制造芯片裝置的方法可包括例如在形成RDL708C之前形成介電層726。介電層726例如可通過(guò)蝕刻(例如激光蝕刻)和/或平版印刷(例如光刻)來(lái)結(jié)構(gòu)化。
[0152]如圖7H所不，在密封層706的第二表面706b可存在區(qū)域S,其可用于電氣布線(例如通過(guò)RDL708C)。相應(yīng)地，可用于第一半導(dǎo)體芯片702(例如母小片)上的電氣布線的面積可以不受第二半導(dǎo)體芯片704(例如女小片)的存在限制。此外，電氣布線(例如通過(guò)RDL708C)可在第二半導(dǎo)體芯片704(例如女小片)的一側(cè)704b (例如背面)來(lái)形成。例如當(dāng)?shù)诙雽?dǎo)體芯片704 (例如女小片)不是很小(例如具有寬橫向長(zhǎng)度)時(shí)，這會(huì)是所期望的。
[0153]如圖71在視圖715所示，用于制造芯片布置的方法可包括在密封層706的第二側(cè)706b和第二半導(dǎo)體芯片704的第二側(cè)704b中的至少一個(gè)之上形成至少一個(gè)電連接器712 (例如焊球)?？衫缭诮殡妼?26之上形成停止層728 (例如焊料停止層)之后，來(lái)形成至少一個(gè)電連接器712 (例如焊球)。該至少一個(gè)電連接器712可耦合(例如電耦合)到互連結(jié)構(gòu)708。例如，該至少一個(gè)電連接器712可耦合(例如電耦合)到互連結(jié)構(gòu)708的RDL708co
[0154]如圖71所示，第二半導(dǎo)體芯片704(例如女小片)可以不限制電連接器712(其可設(shè)置在按照?qǐng)D7A至圖71所示方法所制造的芯片布置上)的數(shù)量。此外，該至少一個(gè)電連接器712可在第二半導(dǎo)體芯片704 (例如女小片)的一側(cè)(例如背面704B)來(lái)形成。例如當(dāng)?shù)诙雽?dǎo)體芯片704 (例如女小片)不是很小時(shí)，這會(huì)是所期望的。
[0155]與芯片布置100 (圖1A所示)和/或芯片布置101 (圖1B所示)相比，按照?qǐng)D7A至圖71所示方法所制造的芯片布置可以更厚。但是，按照?qǐng)D7A至圖71所示的方法，與芯片布置100和101相比，第二半導(dǎo)體芯片704 (例如女小片)可薄化成較小厚度(例如小于或等于大約100 μ m、例如小于或等于大約75 μ m、例如小于或等于大約50 μ m、例如小于或等于大約20 μ m、例如小于或等于大約15 μ m)。這可以是第二半導(dǎo)體芯片704 (例如女小片)嵌入密封層706 (例如模塑化合物)并且連同密封層706 (例如模塑化合物)一起經(jīng)過(guò)薄化的結(jié)果，如圖7G所示。這可與芯片布置100和101 (其中女小片可能必須在組裝到母小片之前經(jīng)過(guò)薄化)形成對(duì)照。
[0156]按照本文所述的各個(gè)示例，可提供一種芯片布置。該芯片布置可包括:第一半導(dǎo)體芯片，具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)；第二半導(dǎo)體芯片，具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)，第二半導(dǎo)體芯片設(shè)置在第一半導(dǎo)體芯片的第一側(cè)并且電耦合到第一半導(dǎo)體芯片，第二半導(dǎo)體芯片的第一側(cè)面向第一半導(dǎo)體芯片的第一側(cè)；密封層，至少部分密封第一半導(dǎo)體芯片和第二半導(dǎo)體芯片，密封層具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)，第二側(cè)面向與第二半導(dǎo)體芯片的第二側(cè)相同的方向；以及互連結(jié)構(gòu)，至少部分設(shè)置在密封層內(nèi)并且電耦合到第一和第二半導(dǎo)體芯片中的至少一個(gè)，其中互連結(jié)構(gòu)延伸到密封層的第二側(cè)。
[0157]該芯片布置還可包括至少一個(gè)電連接器，其設(shè)置在第一半導(dǎo)體芯片的第一側(cè)與第二半導(dǎo)體芯片的第一側(cè)之間，該至少一個(gè)電連接器將第一半導(dǎo)體芯片電耦合到第二半導(dǎo)體
-H-* I I
心/T O
[0158]第一半導(dǎo)體芯片的第一側(cè)可以是第一半導(dǎo)體芯片的正面，以及第一半導(dǎo)體芯片的第二側(cè)可以是第一半導(dǎo)體芯片的背面。
[0159]第一半導(dǎo)體芯片的第一側(cè)可以是第一半導(dǎo)體芯片的有源側(cè)。
[0160]第二半導(dǎo)體芯片的第一側(cè)可以是第二半導(dǎo)體芯片的正面，以及第二半導(dǎo)體芯片的第二側(cè)可以是第二半導(dǎo)體芯片的背面。
[0161]第二半導(dǎo)體芯片的第一側(cè)可以是第二半導(dǎo)體芯片的有源側(cè)。
[0162]互連結(jié)構(gòu)可從第一半導(dǎo)體芯片的第一側(cè)延伸到密封層的第二側(cè)。
[0163]互連結(jié)構(gòu)可從第一半導(dǎo)體芯片的第一側(cè)與第二半導(dǎo)體芯片的第一側(cè)之間延伸到密封層的第二側(cè)。
[0164]互連結(jié)構(gòu)還可遍布于第二半導(dǎo)體芯片的第二側(cè)。
[0165]密封層的第二側(cè)可與第二半導(dǎo)體芯片的第二側(cè)基本上齊平。
[0166]密封層的第一側(cè)可與第一半導(dǎo)體芯片的第二側(cè)基本上齊平。
[0167]該芯片布置還可包括:至少一個(gè)電連接器，其設(shè)置在密封層的第二側(cè)，并且電耦合到互連結(jié)構(gòu)。
[0168]設(shè)置在密封層的第二側(cè)的至少一個(gè)電連接器可包括焊球。
[0169]互連結(jié)構(gòu)可電耦合到第一半導(dǎo)體芯片和第二半導(dǎo)體芯片。
[0170]互連結(jié)構(gòu)可電耦合到至少一個(gè)電連接器，其設(shè)置在第一半導(dǎo)體芯片的第一側(cè)與第二半導(dǎo)體芯片的第一側(cè)之間。
[0171]互連結(jié)構(gòu)可包括至少一個(gè)金屬柱，其從第一半導(dǎo)體芯片層的第一側(cè)延伸到密封層的第二側(cè)。
[0172]該至少一個(gè)金屬柱可設(shè)置成與第二半導(dǎo)體芯片橫向相鄰。
[0173]互連結(jié)構(gòu)還可包括再分配層，其設(shè)置在第一半導(dǎo)體芯片的第一側(cè)并且電耦合到至少一個(gè)金屬柱。
[0174]該芯片布置還可包括:至少一個(gè)電連接器，其設(shè)置在第二半導(dǎo)體芯片的第二側(cè)，并且電耦合到互連結(jié)構(gòu)。
[0175]設(shè)置在半導(dǎo)體芯片的第二側(cè)的至少一個(gè)電連接器可包括或者可以是焊球。
[0176]互連結(jié)構(gòu)還可遍布于第二半導(dǎo)體芯片的第二側(cè)，以及該芯片布置還可包括:至少一個(gè)電連接器，其設(shè)置在密封層的第二側(cè)并且電耦合到互連結(jié)構(gòu)，以及至少一個(gè)電連接器，其設(shè)置在第二半導(dǎo)體芯片的第二側(cè)并且電耦合到互連結(jié)構(gòu)。
[0177]設(shè)置在第一半導(dǎo)體芯片的第一側(cè)與第二半導(dǎo)體芯片的第一側(cè)之間的至少一個(gè)電連接器可包括或者可以是下列至少一個(gè):凸塊、金屬柱。
[0178]密封層可包括與第一半導(dǎo)體芯片和第二半導(dǎo)體芯片不同的材料。
[0179]密封層可包括絕緣材料。
[0180]密封層可包括塑性材料。
[0181 ] 密封層可包括模塑材料。
[0182]密封層可包括層壓材料。
[0183]第一半導(dǎo)體芯片可包括至少一個(gè)導(dǎo)電觸點(diǎn)，其設(shè)置在第一半導(dǎo)體芯片的第一側(cè)并且電耦合到至少一個(gè)電連接器(其設(shè)置在第一半導(dǎo)體芯片的第一側(cè)與第二半導(dǎo)體芯片的第一側(cè)之間)。
[0184]第一半導(dǎo)體芯片的至少一個(gè)導(dǎo)電觸點(diǎn)可包括焊盤(pán)。
[0185]第二半導(dǎo)體芯片可包括至少一個(gè)導(dǎo)電觸點(diǎn)，其設(shè)置在第二半導(dǎo)體芯片的第一側(cè)并且電耦合到至少一個(gè)電連接器(其設(shè)置在第一半導(dǎo)體芯片的第一側(cè)與第二半導(dǎo)體芯片的第一側(cè)之間)。
[0186]第二半導(dǎo)體芯片的至少一個(gè)導(dǎo)電觸點(diǎn)可包括焊盤(pán)。
[0187]第一半導(dǎo)體芯片可大于第二半導(dǎo)體芯片。
[0188]第一半導(dǎo)體芯片可具有比第二半導(dǎo)體芯片要大的芯片面積。
[0189]第一半導(dǎo)體芯片可具有比第二半導(dǎo)體芯片要大的長(zhǎng)度。
[0190]第一半導(dǎo)體芯片可橫向延伸到第二半導(dǎo)體芯片之外。
[0191]第二半導(dǎo)體芯片可橫向設(shè)置在第一半導(dǎo)體芯片的邊界內(nèi)。
[0192]第二半導(dǎo)體芯片可具有小于或等于大約100 μ m的厚度。
[0193]第二半導(dǎo)體芯片可具有小于或等于大約50 μ m的厚度。
[0194]該芯片布置還可包括:第三半導(dǎo)體芯片，設(shè)置在第二半導(dǎo)體芯片的第二側(cè)和密封層的第二側(cè)中的至少一處，第三半導(dǎo)體芯片具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)，第三半導(dǎo)體芯片的第二側(cè)面向與第二半導(dǎo)體芯片的第二側(cè)和密封層的第二側(cè)相同的方向。
[0195]第三半導(dǎo)體芯片的第一側(cè)可以是第三半導(dǎo)體芯片的正面，以及第三半導(dǎo)體芯片的第二側(cè)可以是第三半導(dǎo)體芯片的背面。
[0196]第三半導(dǎo)體芯片的第一側(cè)可以是第三半導(dǎo)體芯片的有源側(cè)。
[0197]第三半導(dǎo)體芯片可電耦合到互連結(jié)構(gòu)。
[0198]該芯片布置還可包括:至少一個(gè)電連接器，其在密封層的第二側(cè)之上設(shè)置成與第三半導(dǎo)體芯片橫向相鄰并且電耦合到互連結(jié)構(gòu)，其中至少一個(gè)電連接器從密封層的第二側(cè)突出比第三半導(dǎo)體芯片更遠(yuǎn)的距離。
[0199]該芯片布置還可包括:至少一個(gè)電連接器，在密封層的第二側(cè)之上設(shè)置成與第三半導(dǎo)體芯片橫向相鄰并且電耦合到互連結(jié)構(gòu)，其中該至少一個(gè)電連接器從密封層的第二側(cè)突出比第三半導(dǎo)體芯片的第二側(cè)與密封層的第二側(cè)之間的距離更遠(yuǎn)的距離。
[0200]該芯片布置還可包括填充材料，其設(shè)置在第一半導(dǎo)體芯片的第一側(cè)與第二半導(dǎo)體芯片的第一側(cè)之間。
[0201]該芯片布置還可包括填充材料，其設(shè)置在第一半導(dǎo)體芯片的第一側(cè)與第二半導(dǎo)體芯片的第一側(cè)之間，并且至少部分封閉至少一個(gè)電連接器。
[0202]該芯片布置可配置為芯片封裝。
[0203]該芯片布置可配置為嵌入式晶圓級(jí)球柵陣列封裝。
[0204]該芯片布置還可包括:至少一個(gè)通孔，貫穿密封層；以及金屬化層，至少部分設(shè)置在密封層的第一側(cè)之上，并且電耦合到至少一個(gè)通孔，以用于電耦合至少一個(gè)附加芯片封裝。
[0205]該至少一個(gè)通孔可從密封層的第二側(cè)延伸到密封層的第一側(cè)。
[0206]該芯片布置還可包括至少一個(gè)附加芯片封裝,其設(shè)置在密封層的第一側(cè)和第一半導(dǎo)體芯片的第二側(cè)中的至少一個(gè)之上，并且電耦合到金屬化層。
[0207]按照本文所述的各個(gè)示例，可提供一種用于制造芯片布置的方法。該方法可包括:提供具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)的第一半導(dǎo)體芯片；將第二半導(dǎo)體芯片設(shè)置在第一半導(dǎo)體芯片的第一側(cè)之上，第二半導(dǎo)體芯片具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)，第二半導(dǎo)體芯片的第一側(cè)面向第一半導(dǎo)體芯片的第一側(cè)，其中第二半導(dǎo)體芯片電耦合到第一半導(dǎo)體芯片；形成密封層以至少部分密封第一和第二半導(dǎo)體芯片，密封層具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)，密封層的第二側(cè)面向與第二半導(dǎo)體芯片的第二側(cè)相同的方向；以及形成至少部分在密封層中的互連結(jié)構(gòu)，其中互連結(jié)構(gòu)電耦合到第一和第二半導(dǎo)體芯片中的至少一個(gè)并且延伸到密封層的第二側(cè)。
[0208]形成密封層可包括下列至少一個(gè):模塑過(guò)程、層壓過(guò)程。
[0209]提供第一半導(dǎo)體芯片可包括提供包括多個(gè)第一半導(dǎo)體芯片的晶圓，多個(gè)第一半導(dǎo)體芯片的每個(gè)在相應(yīng)第一半導(dǎo)體芯片的相應(yīng)第一側(cè)具有至少一個(gè)導(dǎo)電觸點(diǎn)。
[0210]第一半導(dǎo)體芯片可在第一半導(dǎo)體芯片的第一側(cè)具有至少一個(gè)導(dǎo)電觸點(diǎn)，其中至少部分在密封層中形成互連結(jié)構(gòu)可包括:在第一半導(dǎo)體芯片的第一側(cè)之上設(shè)置第二半導(dǎo)體芯片之前，在第一半導(dǎo)體芯片的第一側(cè)之上形成電耦合到第一半導(dǎo)體芯片的至少一個(gè)導(dǎo)電觸點(diǎn)的至少一個(gè)金屬柱；在第一半導(dǎo)體芯片的第一側(cè)之上設(shè)置第二半導(dǎo)體芯片之后，形成密封層，以至少部分密封第一和第二半導(dǎo)體芯片以及至少一個(gè)金屬柱。
[0211]將第二半導(dǎo)體芯片設(shè)置在第一半導(dǎo)體芯片的第一側(cè)之上可包括將第二半導(dǎo)體的第一側(cè)附連到第一半導(dǎo)體芯片的第一側(cè)。
[0212]將第二半導(dǎo)體的第一側(cè)附連到第一半導(dǎo)體芯片的第一側(cè)可包括下列至少一個(gè):批量回流接合、熱壓縮接合、膠合。
[0213]至少部分在密封層中形成互連結(jié)構(gòu)還可包括:在將第二半導(dǎo)體芯片設(shè)置在第一半導(dǎo)體芯片的第一側(cè)之上之前，在第一半導(dǎo)體芯片的第一側(cè)之上形成將至少一個(gè)金屬柱電耦合到第一半導(dǎo)體芯片的至少一個(gè)導(dǎo)電觸點(diǎn)的再分配層。
[0214]該方法還可包括:在形成密封層之后薄化第二半導(dǎo)體芯片。
[0215]薄化第二半導(dǎo)體芯片可包括在形成密封層之后研磨第二半導(dǎo)體芯片和密封層。
[0216]形成密封層以至少部分密封第一和第二半導(dǎo)體芯片以及至少一個(gè)金屬柱可包括:形成密封層，以覆蓋第二半導(dǎo)體芯片的第二側(cè)和至少一個(gè)金屬柱；去除密封層的一部分，以暴露至少一個(gè)金屬柱。
[0217]該方法還可包括:在形成密封層之后，在密封層的第二側(cè)和第二半導(dǎo)體芯片的第二側(cè)中的至少一個(gè)之上形成至少一個(gè)電連接器，其中至少一個(gè)電連接器電耦合到互連結(jié)構(gòu)。
[0218]形成互連結(jié)構(gòu)還可包括:在形成密封層以將至少一個(gè)電連接器電耦合到互連結(jié)構(gòu)之后，在密封層的第二側(cè)和第二半導(dǎo)體芯片的第二側(cè)中的至少一個(gè)之上形成再分配層。
[0219]按照本文所述的各個(gè)示例，可提供一種嵌入式晶圓級(jí)球柵陣列(eWLB)封裝。該eWLB封裝可包括:第一半導(dǎo)體芯片，具有正面和背面；第二半導(dǎo)體芯片，具有正面和背面，第二半導(dǎo)體芯片設(shè)置在第一半導(dǎo)體芯片的正面，第二半導(dǎo)體芯片的正面面向第一半導(dǎo)體芯片的正面；至少一個(gè)電連接器，設(shè)置在第一半導(dǎo)體芯片的正面與第二半導(dǎo)體芯片的正面之間，并且將第一半導(dǎo)體芯片電耦合到第二半導(dǎo)體芯片；密封層，至少部分密封第一半導(dǎo)體芯片、第二半導(dǎo)體芯片和至少一個(gè)電連接器，密封層具有第一側(cè)和與第一側(cè)相對(duì)的第二側(cè)，密封層的第二側(cè)面向與第二半導(dǎo)體芯片的第二側(cè)相同的方向；互連結(jié)構(gòu)，至少部分設(shè)置在密封層中，并且電耦合到第一和第二半導(dǎo)體芯片中的至少一個(gè)，其中至少一個(gè)互連結(jié)構(gòu)從第一半導(dǎo)體芯片的第一側(cè)延伸到密封層的第二側(cè)。
[0220]在本文所述的芯片布置或芯片封裝或方法其中之一的上下文中所述的各個(gè)示例和方面可類(lèi)似地對(duì)于本文所述的其它芯片布置或芯片封裝或方法是有效的。
[0221]雖然參照本公開(kāi)的這些方面具體示出和描述了各個(gè)方面，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，可在其中進(jìn)行形式和細(xì)節(jié)上的各種變更，而沒(méi)有背離所附權(quán)利要求書(shū)所限定的本公開(kāi)的精神和范圍。因此，本公開(kāi)的范圍由所附權(quán)利要求書(shū)來(lái)表示，并且因此預(yù)計(jì)包含落入權(quán)利要求書(shū)的等效性的含意和范圍之內(nèi)的所有變更。
【權(quán)利要求】
1.一種芯片布置，包括: 第一半導(dǎo)體芯片，具有第一側(cè)和與所述第一側(cè)相對(duì)的第二側(cè)； 第二半導(dǎo)體芯片，具有第一側(cè)和與所述第一側(cè)相對(duì)的第二側(cè)，所述第二半導(dǎo)體芯片設(shè)置在所述第一半導(dǎo)體芯片的所述第一側(cè)，并且電耦合到所述第一半導(dǎo)體芯片，所述第二半導(dǎo)體芯片的所述第一側(cè)面向所述第一半導(dǎo)體芯片的所述第一側(cè)； 密封層，至少部分密封所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片，所述密封層具有第一側(cè)和與所述第一側(cè)相對(duì)的第二側(cè)，所述第二側(cè)面向與所述第二半導(dǎo)體芯片的所述第二側(cè)相同的方向；以及 互連結(jié)構(gòu)，至少部分設(shè)置在所述密封層中，并且電耦合到所述第一和第二半導(dǎo)體芯片中的至少一個(gè)，其中所述互連結(jié)構(gòu)延伸到所述密封層的所述第二側(cè)。
2.如權(quán)利要求1所述的芯片布置，還包括: 至少一個(gè)電連接器，設(shè)置在所述第一半導(dǎo)體芯片的所述第一側(cè)與所述第二半導(dǎo)體芯片的所述第一側(cè)之間，所述至少一個(gè)電連接器將所述第一半導(dǎo)體芯片電耦合到所述第二半導(dǎo)體芯片。
3.如權(quán)利要求1所述的芯片布置，其中，所述互連結(jié)構(gòu)從所述第一半導(dǎo)體芯片的所述第一側(cè)延伸到所述密封層的所述第二側(cè)。
4.如權(quán)利要求1所述的芯片布置，其中，所述互連結(jié)構(gòu)還遍布于所述第二半導(dǎo)體芯片的所述第二側(cè)。
5.如權(quán)利要求1所述的芯片布置，還包括: 至少一個(gè)電連接器，設(shè)置在所述密封層的所述第二側(cè)，并且電耦合到所述互連結(jié)構(gòu)。
6.如權(quán)利要求1所述的芯片布置，其中，所述互連結(jié)構(gòu)電耦合到所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片。
7.如權(quán)利要求2所述的芯片布置，其中，所述互連結(jié)構(gòu)電耦合到設(shè)置在所述第一半導(dǎo)體芯片的所述第一側(cè)與所述第二半導(dǎo)體芯片的所述第一側(cè)之間的所述至少一個(gè)電連接器。
8.如權(quán)利要求1所述的芯片布置，其中，所述互連結(jié)構(gòu)包括從所述第一半導(dǎo)體芯片層的所述第一側(cè)延伸到所述密封層的所述第二側(cè)的至少一個(gè)金屬柱。
9.如權(quán)利要求8所述的芯片布置，其中，所述至少一個(gè)金屬柱設(shè)置成與所述第二半導(dǎo)體芯片橫向相鄰。
10.如權(quán)利要求8所述的芯片布置，其中，所述互連結(jié)構(gòu)還包括設(shè)置在所述第一半導(dǎo)體芯片的所述第一側(cè)并且電耦合到所述至少一個(gè)金屬柱的再分配層。
11.如權(quán)利要求1所述的芯片布置，其中，所述第一半導(dǎo)體芯片大于所述第二半導(dǎo)體芯片。
12.如權(quán)利要求1所述的芯片布置，其中，所述第二半導(dǎo)體芯片橫向地設(shè)置在所述第一半導(dǎo)體芯片的邊界內(nèi)。
13.如權(quán)利要求1所述的芯片布置，其中，所述第二半導(dǎo)體芯片具有小于或等于大約100 μ m的厚度。
14.如權(quán)利要求1所述的芯片布置，還包括: 第三半導(dǎo)體芯片，設(shè)置在所述第二半導(dǎo)體芯片的所述第二側(cè)和所述密封層的所述第二側(cè)中的至少一處，所述第三半導(dǎo)體芯片具有第一側(cè)和與所述第一側(cè)相對(duì)的第二側(cè)，所述第三半導(dǎo)體芯片的所述第二側(cè)面向與所述第二半導(dǎo)體芯片的所述第二側(cè)和所述密封層的所述第二側(cè)相同的方向。
15.如權(quán)利要求14所述的芯片布置，其中，所述第三半導(dǎo)體芯片電耦合到所述互連結(jié)構(gòu)。
16.如權(quán)利要求15所述的芯片布置，還包括: 至少一個(gè)電連接器，在所述密封層的所述第二側(cè)之上設(shè)置成與所述第三半導(dǎo)體芯片橫向相鄰，并且電耦合到所述互連結(jié)構(gòu)， 其中所述至少一個(gè)電連接器從所述密封層的所述第二側(cè)突出比所述第三半導(dǎo)體芯片的所述第二側(cè)與所述密封層的所述第二側(cè)之間的距離更遠(yuǎn)的距離。
17.如權(quán)利要求1所述的芯片布置，配置為芯片封裝。
18.如權(quán)利要求1所述的芯片布置，配置為嵌入式晶圓級(jí)球柵陣列封裝。
19.如權(quán)利要求17所述的芯片布置，還包括: 至少一個(gè)通孔， 貫穿所述密封層，以及 金屬化層，至少部分設(shè)置在所述密封層的所述第一側(cè)之上，并且電耦合到所述至少一個(gè)通孔， 以供電耦合至少一個(gè)附加芯片封裝。
20.如權(quán)利要求19所述的芯片布置，其中，所述至少一個(gè)通孔從所述密封層的所述第二側(cè)延伸到所述密封層的所述第一側(cè)。
21.如權(quán)利要求19所述的芯片布置，還包括至少一個(gè)附加芯片封裝，其設(shè)置在所述密封層的所述第一側(cè)和所述第一半導(dǎo)體芯片的所述第二側(cè)中的至少一個(gè)之上，并且電耦合到所述金屬化層。
22.一種用于制造芯片布置的方法，所述方法包括: 提供具有第一側(cè)和與所述第一側(cè)相對(duì)的第二側(cè)的第一半導(dǎo)體芯片； 將第二半導(dǎo)體芯片設(shè)置在所述第一半導(dǎo)體芯片的所述第一側(cè)之上，所述第二半導(dǎo)體芯片具有第一側(cè)和與所述第一側(cè)相對(duì)的第二側(cè)，所述第二半導(dǎo)體芯片的所述第一側(cè)面向所述第一半導(dǎo)體芯片的所述第一側(cè)，其中所述第二半導(dǎo)體芯片電耦合到所述第一半導(dǎo)體芯片； 形成密封層以至少部分密封所述第一和第二半導(dǎo)體芯片，所述密封層具有第一側(cè)和與所述第一側(cè)相對(duì)的第二側(cè)，所述密封層的所述第二側(cè)面向與所述第二半導(dǎo)體芯片的所述第二側(cè)相同的方向；以及 至少部分在所述密封層中形成互連結(jié)構(gòu)，其中，所述互連結(jié)構(gòu)電耦合到所述第一和第二半導(dǎo)體芯片中的至少一個(gè)，并且延伸到所述密封層的所述第二側(cè)。
23.如權(quán)利要求22所述的方法，其中，所述第一半導(dǎo)體芯片具有在所述第一半導(dǎo)體芯片的第一側(cè)的至少一個(gè)導(dǎo)電觸點(diǎn)， 其中至少部分在所述密封層中形成所述互連結(jié)構(gòu)包括: 在將所述第二半導(dǎo)體芯片設(shè)置在所述第一半導(dǎo)體芯片的所述第一側(cè)之上之前，在所述第一半導(dǎo)體芯片的所述第一側(cè)之上形成電耦合到所述第一半導(dǎo)體芯片的所述至少一個(gè)導(dǎo)電觸點(diǎn)的至少一個(gè)金屬柱；以及 在所述第一半導(dǎo)體芯片的所述第一側(cè)之上設(shè)置所述第二半導(dǎo)體芯片之后形成所述密封層，以至少部分密封所述第一和第二半導(dǎo)體芯片以及所述至少一個(gè)金屬柱。
24.如權(quán)利要求22所述的方法，其中，將所述第二半導(dǎo)體芯片設(shè)置在所述第一半導(dǎo)體芯片的所述第一側(cè)之上包括將所述第二半導(dǎo)體的所述第一側(cè)附連到所述第一半導(dǎo)體芯片的所述第一側(cè)。
25.如權(quán)利要求22所述的方法，還包括: 在形成所述密封層之后薄化所述第二半導(dǎo)體芯片。
26.如權(quán)利要求25所述的方法，其中，薄化所述第二半導(dǎo)體芯片包括在形成所述密封層之后研磨所述第二 半導(dǎo)體芯片和所述密封層。
【文檔編號(hào)】H01L25/00GK104051365SQ201410095415
【公開(kāi)日】2014年9月17日 申請(qǐng)日期:2014年3月14日 優(yōu)先權(quán)日:2013年3月14日
【發(fā)明者】T.邁爾 申請(qǐng)人:英特爾移動(dòng)通信有限責(zé)任公司