半導(dǎo)體器件制備方法以及堆棧式芯片的制備方法
【專利摘要】本發(fā)明提供了一種半導(dǎo)體器件制備方法，包括：提供一基底，所述基底的一側(cè)上具有一器件功能層；在所述器件功能層中制備一第一開口，所述第一開口貫穿所述器件功能層，所述第一開口的側(cè)壁與所述第一開口的底壁的夾角小于90°；以所述器件功能層為掩膜，所述第一開口為掩膜圖形，對(duì)所述基底進(jìn)行刻蝕，在所述基底上形成一第二開口。本發(fā)明還提供一種堆棧式芯片的制備方法，采用上述的半導(dǎo)體器件制備方法制備第二開口。所述半導(dǎo)體器件制備方法可以簡(jiǎn)化半導(dǎo)體制備工藝，提高半導(dǎo)體制備工廠(FAB)產(chǎn)能，降低生產(chǎn)成本。
【專利說(shuō)明】半導(dǎo)體器件制備方法以及堆棧式芯片的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制備【技術(shù)領(lǐng)域】，特別涉及一種半導(dǎo)體器件制備方法以及堆棧式芯片的制備方法。
【背景技術(shù)】
[0002]隨著多媒體技術(shù)的發(fā)展，數(shù)碼相機(jī)、攝影機(jī)、具有相機(jī)功能的手機(jī)越來(lái)越受到廣大消費(fèi)者青睞，在人們對(duì)數(shù)碼相機(jī)、攝影機(jī)、具有相機(jī)功能的手機(jī)追求小型化的同時(shí)，對(duì)其拍攝出物體的影像質(zhì)量提出更高要求，即希望拍攝物體的影像畫面清晰，而物體的成像質(zhì)量在很大程度上取決于攝像頭內(nèi)各組件的優(yōu)劣。作為攝像頭的核心組件，傳感器的優(yōu)劣直接影響著成像的質(zhì)量。
[0003]目前，越來(lái)越多的攝像頭傳感器采用堆棧式傳感器，堆棧式傳感器的英文名稱叫做“Stacked CMOS”,采用了 “堆棧式結(jié)構(gòu)”(stacked structure)。堆棧式傳感器將器件芯片(具有像素)和邏輯芯片(具有電路)堆疊，再通過(guò)電性連接，從而能夠?qū)崿F(xiàn)在較小的傳感器上形成大量像素。堆棧式傳感器里的像素和電路是分開獨(dú)立的，所以像素部分可以進(jìn)行更高的畫質(zhì)優(yōu)化，電路部分亦可進(jìn)行高性能優(yōu)化。所以，堆棧式傳感器比傳統(tǒng)的背照式傳感器的體積更加小，畫質(zhì)方面也得到更加好的優(yōu)化。
[0004]然而，在現(xiàn)有技術(shù)中，堆棧式傳感器的制備工藝復(fù)雜，需要多張光罩完成掩膜圖形的制備，成本高，產(chǎn)能低。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種半導(dǎo)體器件制備方法以及堆棧式芯片的制備方法，可以簡(jiǎn)化半導(dǎo)體制備工藝(如堆棧式傳感器的制備工藝)，提高半導(dǎo)體制備工廠(FAB)產(chǎn)能，降低生產(chǎn)成本。
[0006]為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件制備方法，包括:
[0007]提供一基底，所述基底的一側(cè)上具有一器件功能層；
[0008]在所述器件功能層中制備一第一開口，所述第一開口貫穿所述器件功能層，所述第一開口的側(cè)壁與所述第一開口的底壁的夾角小于90° ;
[0009]以所述器件功能層為掩膜，所述第一開口為掩膜圖形，對(duì)所述基底進(jìn)行刻蝕，在所述基底上形成一第二開口。
[0010]進(jìn)一步的，在所述半導(dǎo)體器件制備方法中，在所述器件功能層中制備一第一開口之前還包括:在所述器件功能層背離所述基底的一側(cè)上形成一第一阻擋層。
[0011]進(jìn)一步的，在所述半導(dǎo)體器件制備方法中，所述第一阻擋層的材料為氧化物、氮化物或碳化物。
[0012]進(jìn)一步的，在所述半導(dǎo)體器件制備方法中，所述第一阻擋層的厚度為I()A~1000Ao
[0013]進(jìn)一步的，在所述半導(dǎo)體器件制備方法中，在所述器件功能層中制備一第一開口的步驟和在所述基底上形成一第二開口的步驟之間，還包括:在所述器件功能層背離所述基底的一側(cè)上形成一第二阻擋層。
[0014]進(jìn)一步的，在所述半導(dǎo)體器件制備方法中，所述第二阻擋層的材料為氧化物、氮化物或碳化物。
[0015]進(jìn)一步的，在所述半導(dǎo)體器件制備方法中，所述第二阻擋層的厚度為
I OAoOOOA0
[0016]進(jìn)一步的，在所述半導(dǎo)體器件制備方法中，所述第二阻擋層在所述第一開口內(nèi)形成非共形臺(tái)階覆蓋。
[0017]根據(jù)本發(fā)明的另一面，本發(fā)明還提供一種堆棧式芯片的制備方法，包括:
[0018]提供一第一芯片以及一第二芯片，所述第一芯片包括第一襯底以及位于所述第一襯底一側(cè)的第一外延層，所述第一外延層包括一第一互連結(jié)構(gòu)，所述第二芯片包括第二襯底以及位于所述第二襯底一側(cè)的第二外延層；
[0019]以第一外延層背離所述第一襯底的一面與第二外延層背離所述第二襯底的一面相貼合的方式將所述第一芯片與第二芯片堆棧設(shè)置；
[0020]在所述第一襯底中制備一第一開口，所述第一開口貫穿所述第一襯底，所述第一開口的側(cè)壁與所述第一開口的底壁的夾角小于90° ;
[0021]以所述第一襯底為掩膜，所述第一開口為掩膜圖形，對(duì)所述第一外延層進(jìn)行刻蝕，在所述第一外延層上形成一第二開口，所述第二開口暴露所述第一互連結(jié)構(gòu)。
[0022]進(jìn)一步的，在所述堆棧式芯片的制備方法中，所述第一互連結(jié)構(gòu)包括一第一頂層金屬層以及至少一金屬互連層，所述第一頂層金屬層與所述至少一金屬互連層層疊設(shè)置，所述第一頂層金屬層位于所述金屬互連層背離所述第一襯底的一側(cè)，所述第二開口暴露出所述至少一金屬互連層中最靠近所述第一襯底的一個(gè)。
[0023]進(jìn)一步的，在所述堆棧式芯片的制備方法中，所述第二外延層還包括一第二互連結(jié)構(gòu)，所述堆棧式芯片的制備方法還包括:
[0024]在所述第一開口內(nèi)形成一第三開口，所述第三開口暴露出所述第二互連結(jié)構(gòu)。
[0025]進(jìn)一步的，在所述堆棧式芯片的制備方法中，所述第三開口位于所述第二開口內(nèi)。
[0026]進(jìn)一步的，在所述堆棧式芯片的制備方法中，采用一體化刻蝕工藝制備所述第二開口和第三開口。
[0027]進(jìn)一步的，在所述堆棧式芯片的制備方法中，所述第一外延層包括互連區(qū)以及開口區(qū)，所述第一互連結(jié)構(gòu)位于所述互連區(qū)內(nèi)，所述第三開口位于所述開口區(qū)內(nèi)。
[0028]進(jìn)一步的，在所述堆棧式芯片的制備方法中，所述第二互連結(jié)構(gòu)包括第二頂層金屬層，所述第三開口暴露所述第二頂層金屬層。
[0029]進(jìn)一步的，在所述堆棧式芯片的制備方法中，所述堆棧式芯片的制備方法還包括:在所述第一開口和第二開口中填充導(dǎo)電層。
[0030]進(jìn)一步的,在所述堆棧式芯片的制備方法中，在所述第一襯底中制備一第一開口之前還包括:在所述第一襯底背離所述第一外延層的一側(cè)形成一第一阻擋層。
[0031]進(jìn)一步的，在所述堆棧式芯片的制備方法中，所述第一阻擋層的材料為氧化物、氮化物或碳化物。
[0032]進(jìn)一步的，在所述堆棧式芯片的制備方法中，所述第一阻擋層的厚度為IOA-1OOOA O
[0033]進(jìn)一步的，在所述堆棧式芯片的制備方法中，在所述第一襯底中制備一第一開口的步驟和在所述第一外延層上形成一第二開口的步驟之間，還包括:在所述第一襯底背離所述第一外延層的一側(cè)形成一第二阻擋層。
[0034]進(jìn)一步的，在所述堆棧式芯片的制備方法中，所述第二阻擋層的材料為氧化物、氮化物或碳化物。
[0035]進(jìn)一步的，在所述堆棧式芯片的制備方法中，所述第二阻擋層的厚度為IO入?5000入。
[0036]進(jìn)一步的，在所述堆棧式芯片的制備方法中，所述第二阻擋層在所述第一開口內(nèi)形成非共形臺(tái)階覆蓋。
[0037]與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導(dǎo)體器件制備方法以及堆棧式芯片的制備方法具有以下優(yōu)點(diǎn):
[0038]1.在本發(fā)明提供的半導(dǎo)體器件制備方法中，所述第一開口的側(cè)壁與所述第一開口的底壁的夾角小于90°，使得所述第一開口的頂部尺寸小于所述第一開口的底部尺寸，在所述基底上形成所述第二開口時(shí)，所述第一開口作為所述第二開口的掩膜圖形，對(duì)所述基底進(jìn)行刻蝕，形成所述第二開口，所述第二開口的尺寸等于所述第一開口的頂部尺寸，與現(xiàn)有技術(shù)相比，以所述第一開口作為所述第二開口的掩膜圖形，可以避免另外單獨(dú)制備所述第二開口的光罩，簡(jiǎn)化工藝，提高產(chǎn)能，降低成本。
[0039]2.在本發(fā)明提供的堆棧式芯片的制備方法中，采用上述半導(dǎo)體器件制備方法制備所述第一開口以及第二開口，簡(jiǎn)化堆棧式芯片的制備工藝，提高產(chǎn)能，降低成本。
【專利附圖】

【附圖說(shuō)明】
[0040]圖1是本發(fā)明第一實(shí)施例的半導(dǎo)體器件制備方法的流程圖；
[0041]圖2-圖5是本發(fā)明第一實(shí)施例的半導(dǎo)體器件制備方法在制備過(guò)程中的結(jié)構(gòu)示意圖；
[0042]圖6是本發(fā)明第二實(shí)施例的堆棧式芯片的制備方法的流程圖；
[0043]圖7-圖13是本發(fā)明第二實(shí)施例的堆棧式芯片的制備方法在制備過(guò)程中的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0044]下面將結(jié)合示意圖對(duì)本發(fā)明的半導(dǎo)體器件制備方法以及堆棧式芯片的制備方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。
[0045]為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)僅僅是常規(guī)工作。
[0046]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說(shuō)明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。
[0047]本發(fā)明的核心思想在于，提供一種半導(dǎo)體器件制備方法，包括以下步驟:
[0048]步驟Sll:提供一基底，所述基底的一側(cè)上具有一器件功能層；
[0049]步驟S12:在所述器件功能層中制備一第一開口，所述第一開口貫穿所述器件功能層，所述第一開口的側(cè)壁與所述第一開口的底壁的夾角小于90° ;
[0050]步驟S13:以所述器件功能層為掩膜，所述第一開口為掩膜圖形，對(duì)所述基底進(jìn)行刻蝕，在所述基底上形成一第二開口。
[0051 ] 所述第一開口的側(cè)壁與所述第一開口的底壁的夾角小于90°，使得所述第一開口的頂部尺寸小于所述第一開口的底部尺寸，在所述基底上形成所述第二開口時(shí)，所述第一開口作為所述第二開口的掩膜圖形，對(duì)所述基底進(jìn)行刻蝕，形成所述第二開口，所述第二開口的尺寸等于所述第一開口的頂部尺寸，以所述第一開口作為所述第二開口的掩膜圖形，可以避免另外單獨(dú)制備所述第二開口的光罩，簡(jiǎn)化工藝，提高產(chǎn)能，降低成本。
[0052]根據(jù)本發(fā)明的核心思想，本發(fā)明還提供一種堆棧式芯片的制備方法，采用上述半導(dǎo)體制備方法制備第一開口以及第二開口，可以簡(jiǎn)化堆棧式芯片的制備工藝，提高產(chǎn)能，降低成本，所述堆棧式芯片的制備方法具體包括以下步驟:
[0053]步驟S21:提供一第一芯片以及一第二芯片，所述第一芯片包括第一襯底以及位于所述第一襯底一側(cè)的第一外延層，所述第一外延層包括一第一互連結(jié)構(gòu)，所述第二芯片包括第二襯底以及位于所述第二襯底一側(cè)的第二外延層，所述第一芯片與第二芯片堆棧設(shè)置，所述第一外延層位于所述第二外延層背離所述第二襯底的一側(cè)，所述第一襯底位于所述第一外延層背離所述第二外延層的一側(cè)；
[0054]步驟S22:在所述第一襯底中制備一第一開口，所述第一開口貫穿所述第一襯底，所述第一開口的側(cè)壁與所述第一開口的底壁的夾角小于90° ;
[0055]步驟S23:在所述第一外延層上形成一第二開口，以所述第一襯底為掩膜，所述第一開口為掩膜圖形，對(duì)所述第一外延層進(jìn)行刻蝕，形成所述第二開口，所述第二開口暴露所述第一互連結(jié)構(gòu)。
[0056]以下列舉本發(fā)明的幾個(gè)實(shí)施例，以清楚說(shuō)明本發(fā)明的內(nèi)容，應(yīng)當(dāng)明確的是，本發(fā)明的內(nèi)容并不限制于以下實(shí)施例，其他通過(guò)本領(lǐng)域普通技術(shù)人員的常規(guī)技術(shù)手段的改進(jìn)亦在本發(fā)明的思想范圍之內(nèi)。
[0057]第一實(shí)施例
[0058]以下結(jié)合圖1-圖5說(shuō)明本實(shí)施例中的半導(dǎo)體制備方法。其中，圖1是本發(fā)明第一實(shí)施例的半導(dǎo)體制備方法的流程圖；圖2-圖5是本發(fā)明第一實(shí)施例的半導(dǎo)體制備方法在制備過(guò)程中的結(jié)構(gòu)示意圖。
[0059]在本實(shí)施例的所述半導(dǎo)體制備方法中，首先，進(jìn)行步驟S11，提供一基底110，所述基底110的一側(cè)上具有一器件功能層120，如圖2所示。其中，在圖2中，所述基底110和器件功能層120的材質(zhì)不同，在本發(fā)明的其它實(shí)施例中，所述基底110和器件功能層120的材質(zhì)可以相同，也可以為同一層。[0060]較佳的，在進(jìn)行步驟S12之前，還包括在所述器件功能層120背離所述基底110的一側(cè)上形成一第一阻擋層130，所述第一阻擋層130在步驟S13中可以保護(hù)所述器件功能層120。其中，所述第一阻擋層130的材料為氧化物、氮化物或碳化物等，例如二氧化硅、氮化硅、碳氮化硅等，可以有效保護(hù)所述器件功能層120。所述第一阻擋層130的厚度優(yōu)選為
IOA-1000A，例如 50A、I (X)人、300A、500A、800A 等等。
[0061 ] 接著，進(jìn)行步驟S12，在所述器件功能層120中制備一第一開口 181，所述第一開口181貫穿所述器件功能層120，所述第一開口 181的側(cè)壁與所述第一開口 181的底壁的夾角α小于90°，使得所述第一開口 181的頂部尺寸小于所述第一開口 181的底部尺寸，所述第一開口 181的截面呈上窄下寬狀，如圖3所示。夾角α的具體角度可以根據(jù)需要進(jìn)行設(shè)置，如可以為80°、60°、45°、30°等等。其中，可以采用干法刻蝕工藝制備所述第一開口181，干法刻蝕工藝的程式(recipe)可以根據(jù)所述器件功能層120的材料進(jìn)行選擇，此為本領(lǐng)域普通技術(shù)人員可以理解的，在此不作贅述。
[0062]在本實(shí)施例中，在所述步驟S12和步驟S13之間，還包括在所述器件功能層120背離所述基底110的一側(cè)上形成一第二阻擋層140，由于所述器件功能層120中具有所述第一開口 181，所以，所述第二阻擋層140還位于所述第一開口 181的側(cè)壁和所述第一開口181的底壁上，如圖4所示，所述第二阻擋層140亦可以在步驟S13中可以保護(hù)所述器件功能層120。較佳的，所述第二阻擋層140的材料為氧化物、氮化物或碳化物等，例如二氧化硅、氮化硅、碳氮化硅等，可以有效保護(hù)所述器件功能層120。所述第二阻擋層140的厚度為
IO入?5000入，例如5θΑ、ΙΟΟΑ、300 A、1000A、3000A等等。較佳的，所述第二阻
擋層140在所述第一開口 181內(nèi)形成非共形臺(tái)階覆蓋，即所述第二阻擋層140在所述器件功能層120上的厚度大于在所述第一開口 181內(nèi)的厚度，使得所述第一開口 181內(nèi)所述第二阻擋層140的厚度不均勻。一般的，可以采用化學(xué)氣相沉積等方法制備所述第二阻擋層140，可以形成非共形臺(tái)階覆蓋。
[0063]最后，進(jìn)行步驟S13，如圖5所示，在所述基底110上形成一第二開口 182，以所述器件功能層120為掩膜，所述第一開口 181為掩膜圖形，對(duì)所述基底110進(jìn)行刻蝕，形成所述第二開口 182，所述第二開口 182的尺寸等于所述第一開口 181的頂部尺寸。以所述第一開口 181作為所述第二開口 182的掩膜圖形，可以避免另外單獨(dú)制備所述第二開口 182的光罩，簡(jiǎn)化工藝，提高產(chǎn)能，降低成本。
[0064]第二實(shí)施例
[0065]請(qǐng)參閱圖6-圖13說(shuō)明本實(shí)施例中的堆棧式芯片的制備方法。其中，圖6是本發(fā)明第二實(shí)施例的堆棧式芯片的制備方法的流程圖；圖7-圖13是本發(fā)明第二實(shí)施例的堆棧式芯片的制備方法在制備過(guò)程中的結(jié)構(gòu)示意圖。所述第二實(shí)施例的堆棧式芯片的制備方法利用所述第一實(shí)施例的方法制備第二開口，具體步驟如下:
[0066]首先，進(jìn)行步驟S21，提供一第一芯片200以及一第二芯片300，如圖7所示，所述第一芯片200包括第一襯底210以及位于所述第一襯底210 —側(cè)的第一外延層220，所述第一外延層220包括一第一互連結(jié)構(gòu)221。所述第二芯片300包括第二襯底310以及位于所述第二襯底310 —側(cè)的第二外延層320。
[0067]然后，進(jìn)行步驟S22，以第一外延層220背離所述第一襯底210的一面與第二外延層320背離所述第二襯底310的一面相貼合的方式將所述第一芯片200與第二芯片300堆棧設(shè)置，如圖7所示。
[0068]另外，所述第一外延層220還可以包括第一保護(hù)層223以及第一介質(zhì)層224等結(jié)構(gòu)，所述第一保護(hù)層223位于所述第一頂層金屬層2TM背離所述第一襯底210的一側(cè)，用于保護(hù)所述第一頂層金屬層2TM，所述第一互連結(jié)構(gòu)221位于所述第一介質(zhì)層224內(nèi)，用于所述第一互連結(jié)構(gòu)221的電性隔離。所述第一外延層220包括互連區(qū)220b以及開口區(qū)220a，所述第一互連結(jié)構(gòu)221位于所述互連區(qū)220b內(nèi)。
[0069]在本實(shí)施例中，所述第一互連結(jié)構(gòu)221包括第一金屬互連層2M1、第二金屬互連層2M2、第三金屬互連層2M3、第一頂層金屬層2TM,所述第一金屬互連層2M1、第二金屬互連層2M2、第三金屬互連層2M3、第一頂層金屬層2TM依次層疊設(shè)置，所述第一頂層金屬層2TM位于所述第三金屬互連層2M3背離所述第一襯底210的一側(cè)。在本發(fā)明的其它實(shí)施例中，所述第一互連結(jié)構(gòu)221還可以包括所述第一頂層金屬層2TM和第三金屬互連層2M3，或者，所述第一互連結(jié)構(gòu)221只包括所述第一頂層金屬層2TM，亦在本發(fā)明的思想范圍之內(nèi)。在所述第一互連結(jié)構(gòu)221中，金屬互連層(第一金屬互連層2M1、第二金屬互連層2M2、第三金屬互連層2M3)的層數(shù)不作具體限制，還可以為四層或更多，此為本領(lǐng)域的技術(shù)人員可以理解的，在此不作贅述。
[0070]較佳的，所述第二外延層320還包括一第二互連結(jié)構(gòu)322，在本實(shí)施例中，所述第二互連結(jié)構(gòu)322為一第二頂層金屬層，在本發(fā)明的其它實(shí)施例中，所述第二互連結(jié)構(gòu)322還可以包括若干金屬互連層等等，所述第二互連結(jié)構(gòu)322的結(jié)構(gòu)可以根據(jù)需要進(jìn)行設(shè)置。另夕卜，所述第二外延層320還可以包括第二保護(hù)層323以及第二介質(zhì)層321等結(jié)構(gòu)，所述第二保護(hù)層323位于所述第二互連結(jié)構(gòu)322背離所述第二襯底310的一側(cè)，用于保護(hù)所述第二互連結(jié)構(gòu)322，所述第二互連結(jié)構(gòu)322位于所述第二介質(zhì)層321內(nèi)，用于所述第二互連結(jié)構(gòu)322的電性隔離。
[0071]較佳的，在進(jìn)行步驟S23之前，在所述第一襯底210背離所述第一外延層220的一側(cè)形成一第一阻擋層230，如圖7所示，所述第一阻擋層230在步驟S23中可以保護(hù)所述第一襯底210。其中，所述第一阻擋層230的材料為氧化物、氮化物或碳化物等，例如二氧化硅、氮化硅、碳氮化硅等，可以有效保護(hù)所述第一襯底210。所述第一阻擋層230的厚度優(yōu)選
為 IOA?I O(X)A,例如 50A IOOA、300A、500A、800A 等等。
[0072]然后，進(jìn)行步驟S23，在所述第一襯底210中制備一第一開口 281，如圖8所示，所述第一開口 281貫穿所述第一襯底210，所述第一開口 281的側(cè)壁與所述第一開口的底壁的夾角β小于90°，使得所述第一開口 281的頂部尺寸小于所述第一開口 281的底部尺寸，所述第一開口 281呈上窄下寬狀。夾角β的具體角度可以根據(jù)需要進(jìn)行設(shè)置，如可以為80。、60°、45°、30°等等。其中，可以采用干法刻蝕工藝制備所述第一開口 281，干法刻蝕工藝的程式(recipe)可以根據(jù)所述第一襯底210的材料進(jìn)行選擇，此為本領(lǐng)域普通技術(shù)人員可以理解的，在此不作贅述。
[0073]在本實(shí)施例中，在所述步驟S23和步驟S24之間，還包括在所述第一襯底210背離所述第一外延層220的一側(cè)形成一第二阻擋層240，由于所述第一襯底210中具有所述第一開口 281，所以，所述第二阻擋層240還位于所述第一開口 281的側(cè)壁和所述第一開口 281的底壁上，如圖9所示，所述第二阻擋層240亦可以在步驟S24中可以保護(hù)所述第一襯底210。較佳的，所述第二阻擋層240的材料為氧化物、氮化物或碳化物等，例如二氧化硅、氮化硅、碳氮化硅等，可以有效保護(hù)所述第一襯底210。所述第二阻擋層240的厚度
為IO人?5000人，例Z川50A丨00A、300入、I (XX)入、3000人等等。較佳的，所述第二
阻擋層240在所述第一開口 281內(nèi)形成非共形臺(tái)階覆蓋，即所述第二阻擋層240在所述第一襯底210上的厚度大于在所述第一開口 281內(nèi)的厚度，使得所述第一開口 281內(nèi)所述第二阻擋層240的厚度不均勻。一般的，可以采用化學(xué)氣相沉積等方法制備所述第二阻擋層240，可以形成非共形臺(tái)階覆蓋。
[0074]在本實(shí)施例中，還包括形成第三開口，所述第三開口需暴露出所述第二互連結(jié)構(gòu)322。因?yàn)楸緦?shí)施例還需要制備一第二開口，所以，較佳的，在本實(shí)施例中，可以采用一體化(all in one，簡(jiǎn)稱AIO)刻蝕工藝制備所述第二開口和第三開口。在本發(fā)明的其它實(shí)施例中，所述第二開口和第三開口還可以分別單獨(dú)制備，此為本領(lǐng)域的技術(shù)人員可以理解的，在此不作贅述。以下，具體以一體化刻蝕工藝具體說(shuō)明所述第二開口和第三開口的制備過(guò)程。
[0075]如圖10所示，在所述第一開口 281內(nèi)形成一第三開口 283，由于在后續(xù)的步驟S23中還需要繼續(xù)對(duì)所述第三開口 283進(jìn)行刻蝕，所以，此時(shí)所述第三開口 283不一定必須暴露所述第二互連結(jié)構(gòu)322。為了避免所述第三開口 283對(duì)所述第一互連結(jié)構(gòu)221造成影響，較佳的，所述第三開口 283位于所述開口區(qū)220a內(nèi)。由于在本實(shí)施例中，所述第二互連結(jié)構(gòu)322為第二頂層金屬層，所述第三開口 283暴露所述第二頂層金屬層。
[0076]接著，進(jìn)行步驟S24，在所述第一外延層220上形成一第二開口 282，如圖11所示，以所述第一襯底210為掩膜，所述第一開口 281為掩膜圖形，對(duì)所述第一外延層220進(jìn)行刻蝕，形成所述第二開口 282，所述第二開口 282暴露所述第一互連結(jié)構(gòu)221。所述第二開口 282的尺寸等于所述第一開口 281的頂部尺寸。以所述第一開口 281作為所述第二開口282的掩膜圖形，可以避免另外單獨(dú)制備所述第二開口 282的光罩，簡(jiǎn)化工藝，提高產(chǎn)能，降低成本。
[0077]由于在本實(shí)施例中采用一體化刻蝕工藝，所以，在對(duì)所述第二開口 282進(jìn)行刻蝕的同時(shí)，所述第三開口 283的底部亦被刻蝕，使得所述第三開口 283的深度增加，所述第三開口 283貫穿所述第一外延層220，并暴露出所述第二互連結(jié)構(gòu)322。較佳的，所述第三開口 283位于所述第二開口 282內(nèi)，可以節(jié)約芯片的面積。
[0078]在本實(shí)施例中，所述第一互連結(jié)構(gòu)221包括第一金屬互連層2M1、第二金屬互連層2M2、第三金屬互連層2M3、第一頂層金屬層2TM，所以，所述第二開口 282只需暴露出所述第一金屬互連層2M1 (最靠近所述第一襯底210的一個(gè))即可，有利于減小所述第二開口 282的深度，從而節(jié)約刻蝕的原料、能量以及刻蝕的時(shí)間。
[0079]在步驟S23之后，還包括在所述第一開口 281和第二開口 282中填充導(dǎo)電層250，如圖12所示，由于所述第三開口 283位于所述第一開口 281內(nèi)，所以，所述填充導(dǎo)電層250還位于所述第三開口 283內(nèi)。所述填充導(dǎo)電層250分別接觸所述第一互連結(jié)構(gòu)221第二互連結(jié)構(gòu)322，以方便分別為所述第一芯片200和第二芯片300提供電性連接，實(shí)現(xiàn)所述第一芯片200和第二芯片300的電性連接。此外，還可以對(duì)所述第一襯底210進(jìn)行研磨，去除多余的所述填充導(dǎo)電層250、第二阻擋層230、第一阻擋層240，形成如圖13所示的堆棧式芯片。
[0080]在本實(shí)施例中，所述第一芯片200為器件芯片，所述第二芯片300為邏輯芯片，從而形成的堆棧式芯片為堆棧式傳感器，在本發(fā)明的其它實(shí)施例中，所述第一芯片200和第二芯片300還可以為具有其他功能的芯片，亦在本發(fā)明的思想范圍之內(nèi)。
[0081]綜上所述，本發(fā)明提供一種半導(dǎo)體器件制備方法以及堆棧式芯片的制備方法，與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
[0082]1.在本發(fā)明提供的半導(dǎo)體器件制備方法中，所述第一開口的側(cè)壁與所述第一開口的底壁的夾角小于90°，使得所述第一開口的頂部尺寸小于所述第一開口的底部尺寸，在所述基底上形成所述第二開口時(shí)，所述第一開口作為所述第二開口的掩膜圖形，對(duì)所述基底進(jìn)行刻蝕，形成所述第二開口，所述第二開口的尺寸等于所述第一開口的頂部尺寸，與現(xiàn)有技術(shù)相比，以所述第一開口作為所述第二開口的掩膜圖形，可以避免另外單獨(dú)制備所述第二開口的光罩，簡(jiǎn)化工藝，提高產(chǎn)能，降低成本。
[0083]2.在本發(fā)明提供的堆棧式芯片的制備方法中，采用上述半導(dǎo)體器件制備方法制備所述第一開口以及第二開口，簡(jiǎn)化堆棧式芯片的制備工藝，提高產(chǎn)能，降低成本。
[0084]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件制備方法，其特征在于，包括: 提供一基底，所述基底的一側(cè)上具有一器件功能層； 在所述器件功能層中制備一第一開口，所述第一開口貫穿所述器件功能層，所述第一開口的側(cè)壁與所述第一開口的底壁的夾角小于90° ; 以所述器件功能層為掩膜，所述第一開口為掩膜圖形，對(duì)所述基底進(jìn)行刻蝕，在所述基底上形成一第二開口。
2.如權(quán)利要求1所述的半導(dǎo)體器件制備方法，其特征在于，在所述器件功能層中制備一第一開口之前還包括:在所述器件功能層背離所述基底的一側(cè)上形成一第一阻擋層。
3.如權(quán)利要求2所述的半導(dǎo)體器件制備方法，其特征在于，所述第一阻擋層的材料為氧化物、氮化物或碳化物。
4.如權(quán)利要求2所述的半導(dǎo)體器件制備方法，其特征在于，所述第一阻擋層的厚度為1O入~1 ( K)O入。
5.如權(quán)利要求1-4中任意一項(xiàng)所述的半導(dǎo)體器件制備方法，其特征在于，在所述器件功能層中制備一第一開口的步驟和在所述基底上形成一第二開口的步驟之間，還包括:在所述器件功能層背離所述基底的一側(cè)上形成一第二阻擋層。
6.如權(quán)利要求5所述的半導(dǎo)體器件制備方法，其特征在于，所述第二阻擋層的材料為氧化物、氮化物或碳化物。
7.如權(quán)利要求5所述的半導(dǎo)體器件制備方法，其特征在于，所述第二阻擋層的厚度為10A~500Ao
8.如權(quán)利要求5所述的半導(dǎo)體器件制備方法，其特征在于，所述第二阻擋層在所述第一開口內(nèi)形成非共形臺(tái)階覆蓋。
9.一種堆棧式芯片的制備方法，其特征在于，包括: 提供一第一芯片以及一第二芯片，所述第一芯片包括第一襯底以及位于所述第一襯底一側(cè)的第一外延層，所述第一外延層包括一第一互連結(jié)構(gòu)，所述第二芯片包括第二襯底以及位于所述第二襯底一側(cè)的第二外延層； 以第一外延層背離所述第一襯底的一面與第二外延層背離所述第二襯底的一面相貼合的方式將所述第一芯片與第二芯片堆棧設(shè)置； 在所述第一襯底中制備一第一開口，所述第一開口貫穿所述第一襯底，所述第一開口的側(cè)壁與所述第一開口的底壁的夾角小于90° ; 以所述第一襯底為掩膜，所述第一開口為掩膜圖形，對(duì)所述第一外延層進(jìn)行刻蝕，在所述第一外延層上形成一第二開口，所述第二開口暴露所述第一互連結(jié)構(gòu)。
10.如權(quán)利要求9所述的堆棧式芯片的制備方法，其特征在于，所述第一互連結(jié)構(gòu)包括一第一頂層金屬層以及至少一金屬互連層，所述第一頂層金屬層與所述至少一金屬互連層層疊設(shè)置，所述第一頂層金屬層位于所述金屬互連層背離所述第一襯底的一側(cè)，所述第二開口暴露出所述至少一金屬互連層中最靠近所述第一襯底的一個(gè)。
11.如權(quán)利要求9所述的堆棧式芯片的制備方法，其特征在于，所述第二外延層還包括一第二互連結(jié)構(gòu)，所述堆棧式芯片的制備方法還包括: 在所述第一開口內(nèi)形成一第三開口，所述第三開口暴露出所述第二互連結(jié)構(gòu)。
12.如權(quán)利要求11所述的堆棧式芯片的制備方法，其特征在于，所述第三開口位于所述第二開口內(nèi)。
13.如權(quán)利要求12所述的堆棧式芯片的制備方法，其特征在于，采用一體化刻蝕工藝制備所述第二開口和第三開口。
14.如權(quán)利要求11所述的堆棧式芯片的制備方法，其特征在于，所述第一外延層包括互連區(qū)以及開口區(qū)，所述第一互連結(jié)構(gòu)位于所述互連區(qū)內(nèi)，所述第三開口位于所述開口區(qū)內(nèi)。
15.如權(quán)利要求11所述的堆棧式芯片的制備方法，其特征在于，所述第二互連結(jié)構(gòu)包括第二頂層金屬層，所述第三開口暴露所述第二頂層金屬層。
16.如權(quán)利要求9至15中任意一項(xiàng)所述的堆棧式芯片的制備方法，其特征在于，所述堆棧式芯片的制備方法還包括:在所述第一開口和第二開口中填充導(dǎo)電層。
17.如權(quán)利要求9所述的堆棧式芯片的制備方法，其特征在于，在所述第一襯底中制備一第一開口之前還包括:在所述第一襯底背離所述第一外延層的一側(cè)形成一第一阻擋層。
18.如權(quán)利要求17所述的堆棧式芯片的制備方法，其特征在于，所述第一阻擋層的材料為氧化物、氮化物或碳化物。
19.如權(quán)利要求17所述的堆棧式芯片的制備方法，其特征在于，所述第一阻擋層的厚度為 ioA~ioooA。
20.如權(quán)利要求9所述的堆棧式芯片的制備方法，其特征在于，在所述第一襯底中制備一第一開口的步驟和在所述第一外延層上形成一第二開口的步驟之間，還包括:在所述第一襯底背離所述第一外延層的一側(cè)形成一第二阻擋層。
21.如權(quán)利要求20所述的堆棧式芯片的制備方法，其特征在于，所述第二阻擋層的材料為氧化物、氮化物或碳化物。
22.如權(quán)利要求20所述的堆棧式芯片的制備方法，其特征在于，所述第二阻擋層的厚度為10A~5000A。
23.如權(quán)利要求20所述的堆棧式芯片的制備方法，其特征在于，所述第二阻擋層在所述第一開口內(nèi)形成非共形臺(tái)階覆蓋。
【文檔編號(hào)】H01L21/50GK103915462SQ201410136618
【公開日】2014年7月9日 申請(qǐng)日期:2014年4月4日 優(yōu)先權(quán)日:2014年4月4日
【發(fā)明者】高喜峰, 葉菁 申請(qǐng)人:豪威科技(上海)有限公司