一種測試器件群測試鍵的制作方法
【專利摘要】一種TEG測試鍵，包括：場效應(yīng)晶體管，具有其上形成有源極、柵極和漏極的襯底，所述源極、柵極和漏極在所述襯底的表面沿第一方向依次排列，所述柵極在所述襯底的表面沿與所述第一方向垂直的第二方向延伸；控制壁，臨近所述柵極在所述第二方向上延伸的第一端和第二端，且臨近所述襯底，并且不與所述柵極和所述襯底接觸，由導(dǎo)電材料形成；源極測試墊，通過導(dǎo)體連接到所述源極；柵極測試墊，通過導(dǎo)體連接到所述柵極；漏極測試墊，通過導(dǎo)體連接到所述漏極；以及控制墊，通過導(dǎo)體連接到所述控制壁，用于將外部控制電壓提供到所述控制壁。由于本申請區(qū)分了場效應(yīng)晶體管的邊緣處和中部可靠性和工作特性之間的差異，因此能夠全面了解半導(dǎo)體器件的工作特性。
【專利說明】一種測試器件群測試鍵
【技術(shù)領(lǐng)域】
[0001]本申請涉及一種測試器件群(TEG:Test Element Group)測試鍵(Test Key),尤其涉及一種用于消除薄膜場效應(yīng)晶體管(TFT)的駝峰效應(yīng)(Hump Effect)的TEG測試鍵。
【背景技術(shù)】
[0002]在半導(dǎo)體器件生產(chǎn)過程中，經(jīng)常采用TEG測試鍵來監(jiān)控半導(dǎo)體器件的產(chǎn)品特性或工藝表現(xiàn)。
[0003]圖1示例性示出了一種現(xiàn)有技術(shù)中的TEG測試鍵的示意圖。圖2示例性示出了圖1中所示的現(xiàn)有技術(shù)中的TEG測試鍵中場效應(yīng)晶體管的含有駝峰效應(yīng)的轉(zhuǎn)移特性的示意圖。圖3示例性示出了圖1中所示的現(xiàn)有技術(shù)中的TEG測試鍵中場效應(yīng)晶體管的源漏電流分布的示意圖。
[0004]如圖1中所示，現(xiàn)有技術(shù)中的TEG測試鍵包括:場效應(yīng)晶體管1、測試墊Ps、測試墊Pg和測試墊Pd。其中，所述場效應(yīng)晶體管I包括襯底10，在襯底10上，沿場效應(yīng)晶體管I的溝道(即源極和漏極之間的電流通道)方向a-a依次排列有源極S、柵極G和漏極D。其中，源極S通過導(dǎo)體M連接到位于場效應(yīng)晶體管I外部的測試墊Ps，柵極G通過另一條導(dǎo)體M連接到外部的測試墊Pg，漏極D通過又另一條導(dǎo)體M連接到外部的測試墊Pd。其中，柵極G的兩端沿場效應(yīng)晶體管I的寬度方向b_b延伸，寬度方向b_b垂直于溝道方向a_a。
[0005]在測試包含如場效應(yīng)晶體管I的批次的半導(dǎo)體器件的產(chǎn)品特性或工藝表現(xiàn)時，通過源極測試墊Ps、漏極測試墊Pd和柵極測試墊Pg將測試信號施加到該場效應(yīng)晶體管I的源極S、漏極D和柵極G，來得到場效應(yīng)晶體管I的電壓/電流響應(yīng)曲線，例如轉(zhuǎn)移特性曲線，由此得知該批次半導(dǎo)體器件的產(chǎn)品特性或工藝表現(xiàn)。
[0006]然而，在生產(chǎn)場效應(yīng)晶體管的工藝中，在如圖1中虛線框2所示的場效應(yīng)晶體管I的邊緣部分，由于靠近場效應(yīng)晶體管的溝道邊緣處比溝道中部更容易存在工藝缺陷，例如，多晶硅邊緣的氧化層往往因覆蓋性(St印Coverage)不佳，造成氧化層較薄，加上場效應(yīng)晶體管邊緣的長寬比例因素，使得場效應(yīng)晶體管邊緣處的轉(zhuǎn)移特性會提前引發(fā)，造成在次臨界區(qū)出現(xiàn)駝峰現(xiàn)象，使得場效應(yīng)晶體管的臨界電壓定義困難。
[0007]如圖2中所示，場效應(yīng)晶體管I溝道中部的臨界電壓是Vt，轉(zhuǎn)移特性曲線，即源漏電流Id與柵源電壓Vgs的關(guān)系曲線是從Vt沿虛線，再到A點之后的實線。場效應(yīng)晶體管I溝道邊緣處的臨界電壓是Vh，由于Vh小于Vt而提前導(dǎo)通，從而使得整個場效應(yīng)晶體管的源漏電流Id在A點之前產(chǎn)生一個小電流的駝峰，從而扭曲了整個場效應(yīng)晶體管的轉(zhuǎn)移特性曲線，掩蓋了場效應(yīng)晶體管正常工作時的臨界電壓Vt，即場效應(yīng)晶體管中部的臨界電壓Vt0盡管圖2示出的曲線反映了 NMOS型場效應(yīng)晶體管的情況，應(yīng)當(dāng)理解，這種駝峰現(xiàn)象不限于場效應(yīng)晶體管的類型，即無論是NMOS型場效應(yīng)晶體管，還是PMOS型場效應(yīng)晶體管都會存在。
[0008]如圖3中所示，當(dāng)場效應(yīng)晶體管I的源極S和漏極D之間存在導(dǎo)通電流時，例如會產(chǎn)生如圖中箭頭所示的電流分布。由于在接近臨界電壓時靠近場效應(yīng)晶體管溝道邊緣處會提前導(dǎo)通，從而會比溝道中部提早流過電流，因此，當(dāng)采用如圖1所示的現(xiàn)有技術(shù)的TEG測試鍵來進行TEG測試時，由于不區(qū)分場效應(yīng)晶體管的邊緣處和中部可靠性和工作特性之間的差異，因此不能全面了解半導(dǎo)體器件的工作特性，從而不利于半導(dǎo)體器件產(chǎn)品質(zhì)量的改善和提聞。

【發(fā)明內(nèi)容】

[0009]為了解決上述技術(shù)問題之一，本申請?zhí)峁┮环NTEG測試鍵，包括:場效應(yīng)晶體管，具有其上形成有源極、柵極和漏極的襯底，所述源極、柵極和漏極在所述襯底的表面沿第一方向依次排列，所述柵極在所述襯底的表面沿與所述第一方向垂直的第二方向延伸；控制壁，臨近所述柵極在所述第二方向上延伸的第一端和第二端，且臨近所述襯底，并且不與所述柵極和所述襯底接觸，由導(dǎo)電材料形成；源極測試墊，通過導(dǎo)體連接到所述源極；柵極測試墊，通過導(dǎo)體連接到所述柵極；漏極測試墊，通過導(dǎo)體連接到所述漏極；以及控制墊，通過導(dǎo)體連接到所述控制壁，用于將外部控制電壓提供到所述控制壁。
[0010]其中，所述控制壁在所述柵極的下方與所述柵極有部分重疊。
[0011]其中，所述控制壁在所述柵極的下方且不與所述柵極有重疊。
[0012]其中，所述導(dǎo)電材料是多晶硅。
[0013]其中，所述導(dǎo)電材料是金屬。
[0014]其中，所述控制壁的臨近所述柵極的第一端的第一部分與臨近所述柵極的第二端的第二部分通過導(dǎo)體連接到所述控制墊。
[0015]其中，所述控制壁圍繞所述源極或所述漏極中的一個而一體地形成。
[0016]其中，所述導(dǎo)體是金屬。
[0017]采用本申請的TEG測試鍵，在測試包含如本申請的場效應(yīng)晶體管的批次的半導(dǎo)體器件的產(chǎn)品特性或工藝表現(xiàn)時，經(jīng)由控制墊向控制壁提供外部控制電壓，即偏置電壓，通過控制壁與場效應(yīng)晶體管溝道邊緣處之間的電容效應(yīng)來影響場效應(yīng)晶體管溝道邊緣處的導(dǎo)通情況，使得在柵極施加的電壓達到場效應(yīng)晶體管溝道中部的臨界電壓之前，場效應(yīng)晶體管溝道邊緣處不再提早導(dǎo)通，從而消除了場效應(yīng)晶體管中的駝峰效應(yīng)，從而能夠獲得場效應(yīng)晶體管中部的轉(zhuǎn)移特性曲線，并得以了解場效應(yīng)晶體管中部的臨界電壓，即場效應(yīng)晶體管正常工作時的臨界電壓。由于本申請區(qū)分了場效應(yīng)晶體管的邊緣處和中部可靠性和工作特性之間的差異，因此能夠全面了解半導(dǎo)體器件的工作特性，從而有利于半導(dǎo)體器件產(chǎn)品質(zhì)量的改善和提聞。
【專利附圖】

【附圖說明】
[0018]下面將參照所附附圖來描述本申請的實施例，其中:
[0019]圖1示例性示出了一種現(xiàn)有技術(shù)中的TEG測試鍵的示意圖；
[0020]圖2示例性示出了圖1中所示的現(xiàn)有技術(shù)中的TEG測試鍵中場效應(yīng)晶體管的含有駝峰效應(yīng)的轉(zhuǎn)移特性的示意圖；
[0021]圖3示例性示出了圖1中所示的現(xiàn)有技術(shù)中的TEG測試鍵中場效應(yīng)晶體管的源漏電流分布的示意圖；
[0022]圖4示例性示出了根據(jù)本申請第一實施例的TEG測試鍵的示意圖；[0023]圖5示例性示出了根據(jù)本申請第二實施例的TEG測試鍵的示意圖；
[0024]圖6示例性示出了根據(jù)本申請第三實施例的TEG測試鍵的示意圖；
[0025]圖7示例性示出了根據(jù)本申請第四實施例的TEG測試鍵的示意圖；以及
[0026]圖8示例性示出了根據(jù)本申請的TEG測試鍵中場效應(yīng)晶體管的消除了駝峰效應(yīng)的轉(zhuǎn)移特性的示意圖。
【具體實施方式】
[0027]下面將結(jié)合圖4至圖8詳細描述本申請，其中相同的附圖標(biāo)記表示相同或相似的設(shè)備、物質(zhì)或器件。
[0028]圖4示例性示出了根據(jù)本申請第一實施例的TEG測試鍵的示意圖。為了便于說明，這里打算在圖1中所示的現(xiàn)有技術(shù)的TEG測試鍵的基礎(chǔ)上來進一步描述圖4中所示的根據(jù)本申請第一實施例的TEG測試鍵。
[0029]如圖4中所示,本申請第一實施例的TEG測試鍵包括:場效應(yīng)晶體管I,具有其上形成有源極S、柵極G和漏極D的襯底10，所述源極S、柵極G和漏極D在所述襯底10的表面沿第一方向(即場效應(yīng)晶體管I的溝道方向)a-a依次排列，所述柵極G在所述襯底10的表面沿與所述第一方向垂直的第二方向(即場效應(yīng)晶體管I的寬度方向)b-b延伸；控制壁3，具有分別臨近所述柵極G在所述第二方向b-b上延伸的第一端Gl的第一部分Cl和臨近所述柵極G在所述第二方向b-b上延伸的第二端G2第二部分C2，且第一部分Cl和第二部分C2都臨近所述襯底10，并且不與所述柵極G和所述襯底10接觸，其中所述控制壁3由導(dǎo)電材料形成；源極測試墊Ps，通過導(dǎo)體M連接到所述源極S ;柵極測試墊Pg，通過導(dǎo)體M連接到所述柵極G ;漏極測試墊Pd，通過導(dǎo)體M連接到所述漏極D ;以及控制墊Pc，通過導(dǎo)體M連接到所述控制壁3的第一部分Cl和第二部分C2，用于將外部控制電壓(未示出)提供到所述控制壁3。
[0030]在圖4中，控制壁3的第一部分Cl和第二部分C2位于柵極G的下方，并且控制壁3的第一部分Cl和第二部分C2在柵極G的下方與分別柵極G有部分重疊。
[0031]在本實施例中，在測試包含如圖4中的場效應(yīng)晶體管I的批次的半導(dǎo)體器件的產(chǎn)品特性或工藝表現(xiàn)時，除了通過源極測試墊Ps、柵極測試墊Pg和漏極測試墊Pd將測試信號施加到場效應(yīng)晶體管I的源極S、柵極G和漏極D之外，還經(jīng)由控制墊Pc向控制壁3提供外部控制電壓，即偏置電壓，通過控制壁3與場效應(yīng)晶體管I溝道邊緣處之間的電容效應(yīng)來影響場效應(yīng)晶體管I溝道邊緣處的導(dǎo)通情況，使得在柵極G施加的電壓達到場效應(yīng)晶體管I溝道中部的臨界電壓Vt之前，場效應(yīng)晶體管I溝道邊緣處不再提早導(dǎo)通，從而消除了場效應(yīng)晶體管I中的駝峰效應(yīng)，從而能夠獲得場效應(yīng)晶體管I中部的轉(zhuǎn)移特性曲線，并得以了解場效應(yīng)晶體管I中部的臨界電壓Vt，即場效應(yīng)晶體管I正常工作時的臨界電壓VU
[0032]應(yīng)當(dāng)理解，本實施例中的場效應(yīng)晶體管并不限于是NMOS型，還是PMOS型。
[0033]當(dāng)采用如圖4中所示的本申請的TEG測試鍵來進行TEG測試時，由于區(qū)分了場效應(yīng)晶體管I的邊緣處和中部可靠性和工作特性之間的差異，因此能夠全面了解半導(dǎo)體器件的工作特性，從而有利于半導(dǎo)體器件產(chǎn)品質(zhì)量的改善和提高。
[0034]在本申請的這個實施例和以下實施例中的TEG測試鍵中，用于形成控制壁3的導(dǎo)電材料可以是多晶硅或金屬，導(dǎo)體M可以是金屬。[0035]為了更好地理解本申請，圖5示例性示出了根據(jù)本申請第二實施例的TEG測試鍵的示意圖。圖5中所示的本申請第二實施例的TEG測試鍵與圖4中所示的本申請第一實施例的TEG測試鍵的不同之處在于，圖5中的控制壁30的第一部分Cl和第二部分C2在柵極G的下方，而且不與柵極G有重疊。盡管圖5中的控制壁30不與柵極G重疊，由于控制壁30的第一部分Cl和第二部分C2都靠近柵極G的兩端Gl和G2，也即靠近場效應(yīng)晶體管I的溝道的邊緣處，因此，仍然能夠通過控制壁30與場效應(yīng)晶體管I溝道邊緣處之間的電容效應(yīng)來影響場效應(yīng)晶體管I溝道邊緣處的導(dǎo)通情況，從而取得與本申請第一實施例類似的消除場效應(yīng)晶體管I的駝峰效應(yīng)的效果。
[0036]為了更好地理解本申請，圖6示例性示出了根據(jù)本申請第三實施例的TEG測試鍵的示意圖。圖6中所示的本申請第三實施例的TEG測試鍵與圖4中所示的本申請第一實施例的TEG測試鍵的不同之處在于，圖6中的控制壁300圍繞源極D或源極S中的一個而一體地形成，并且控制壁300的第一部分Cl和第二部分C2在柵極G的下方分別與柵極G的兩端Gl和G2有部分重疊。由于控制壁300的第一部分Cl和第二部分C2都靠近柵極G的兩端Gl和G2，也即靠近場效應(yīng)晶體管I的溝道的邊緣處，因此，仍然能夠通過控制壁300與場效應(yīng)晶體管I溝道邊緣處之間的電容效應(yīng)來影響場效應(yīng)晶體管I溝道邊緣處的導(dǎo)通情況，從而取得與本申請第一實施例類似的消除場效應(yīng)晶體管I的駝峰效應(yīng)的效果。
[0037]為了更好地理解本申請，圖7示例性示出了根據(jù)本申請第四實施例的TEG測試鍵的示意圖。圖6中所示的本申請第四實施例的TEG測試鍵與圖5中所示的本申請第二實施例的TEG測試鍵的不同之處在于，圖7中的控制壁3000圍繞源極D或源極S中的一個而一體地形成，并在柵極G的下方不與柵極G有重疊。由于控制壁3000的第一部分Cl和第二部分C2都靠近柵極G的兩端Gl和G2，也即靠近場效應(yīng)晶體管I的溝道的邊緣處，因此，仍然能夠通過控制壁3000與場效應(yīng)晶體管I溝道邊緣處之間的電容效應(yīng)來影響場效應(yīng)晶體管I溝道邊緣處的導(dǎo)通情況，從而取得與本申請第一實施例類似的消除場效應(yīng)晶體管I的駝峰效應(yīng)的效果。
[0038]圖8示例性示出了根據(jù)本申請的TEG測試鍵中場效應(yīng)晶體管的消除了駝峰效應(yīng)的轉(zhuǎn)移特性的示意圖。如圖8中所示，由于消除了駝峰效應(yīng)，場效應(yīng)晶體管整體的轉(zhuǎn)移特性曲線已經(jīng)能夠與場效應(yīng)晶體管中部的轉(zhuǎn)移特性曲線基本一致了，清晰地顯示出了場效應(yīng)晶體管中部的臨界電壓Vt，并且源漏電流Id在飽和之前與Vgs呈現(xiàn)出良好的線性關(guān)系。
[0039]采用本申請的TEG測試鍵，在測試包含如本申請的場效應(yīng)晶體管的批次的半導(dǎo)體器件的產(chǎn)品特性或工藝表現(xiàn)時，經(jīng)由控制墊向控制壁提供外部控制電壓，即偏置電壓，通過控制壁與場效應(yīng)晶體管溝道邊緣處之間的電容效應(yīng)來影響場效應(yīng)晶體管溝道邊緣處的導(dǎo)通情況，使得在柵極施加的電壓達到場效應(yīng)晶體管溝道中部的臨界電壓之前，場效應(yīng)晶體管溝道邊緣處不再提早導(dǎo)通，從而消除了場效應(yīng)晶體管中的駝峰效應(yīng)，從而能夠獲得場效應(yīng)晶體管中部的轉(zhuǎn)移特性曲線，并得以了解場效應(yīng)晶體管中部的臨界電壓，即場效應(yīng)晶體管正常工作時的臨界電壓。由于本申請區(qū)分了場效應(yīng)晶體管的邊緣處和中部可靠性和工作特性之間的差異，因此能夠全面了解半導(dǎo)體器件的工作特性，從而有利于半導(dǎo)體器件產(chǎn)品質(zhì)量的改善和提聞。
[0040]雖然已參照典型實施例描述了本申請，但應(yīng)當(dāng)理解，所用的術(shù)語是說明和示例性、而非限制性的術(shù)語。由于本申請能夠以多種形式具體實施，所以應(yīng)當(dāng)理解，上述實施例不限于任何前述的細節(jié)，而應(yīng)在隨附權(quán)利要求所限定的范圍內(nèi)廣泛地解釋，因此落入權(quán)利要求或其等同范圍內(nèi)的全部變化和改型都應(yīng)為隨附權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種TEG測試鍵，包括: 場效應(yīng)晶體管，具有其上形成有源極、柵極和漏極的襯底，所述源極、柵極和漏極在所述襯底的表面沿第一方向依次排列，所述柵極在所述襯底的表面沿與所述第一方向垂直的第二方向延伸； 控制壁，臨近所述柵極在所述第二方向上延伸的第一端和第二端，且臨近所述襯底，并且不與所述柵極和所述襯底接觸，由導(dǎo)電材料形成； 源極測試墊，通過導(dǎo)體連接到所述源極； 柵極測試墊，通過導(dǎo)體連接到所述柵極； 漏極測試墊，通過導(dǎo)體連接到所述漏極；以及 控制墊，通過導(dǎo)體連接到所述控制壁，用于將外部控制電壓提供到所述控制壁。
2.根據(jù)權(quán)利要求1所述的TEG測試鍵，其中， 所述控制壁在所述柵極的下方與所述柵極有部分重疊。
3.根據(jù)權(quán)利要求1所述的TEG測試鍵，其中， 所述控制壁在所述柵極的下方且不與所述柵極有重疊。
4.根據(jù)權(quán)利要求1-3中任何一個所述的TEG測試鍵，其中， 所述導(dǎo)電材料是多晶硅。
5.根據(jù)權(quán)利要求1-3中任何一個所述的TEG測試鍵，其中， 所述導(dǎo)電材料是金屬。
6.根據(jù)權(quán)利要求1-5中任何一個所述的TEG測試鍵，其中，所述控制壁的臨近所述柵極的第一端的第一部分與臨近所述柵極的第二端的第二部分通過導(dǎo)體連接到所述控制墊。
7.根據(jù)權(quán)利要求1-5中任何一個所述的TEG測試鍵，其中，所述控制壁圍繞所述源極或所述漏極中的一個而一體地形成。
8.根據(jù)權(quán)利要求1-7所述的TEG測試鍵，其中， 所述導(dǎo)體是金屬。
【文檔編號】H01L23/544GK103915417SQ201410142677
【公開日】2014年7月9日 申請日期:2014年4月10日 優(yōu)先權(quán)日:2014年4月10日
【發(fā)明者】嚴(yán)進嶸, 許嘉哲, 柯其勇, 蔡學(xué)明 申請人:上海和輝光電有限公司