一種槽柵槽源soi ldmos器件的制作方法
【專利摘要】一種槽柵槽源SOILDMOS器件，包括襯底層、埋氧層、有源半導(dǎo)體層、n+漏區(qū)、槽柵、柵氧層、介質(zhì)埋層、槽源、源電極、柵電極、p阱和漏電極并組成SOILDMOS器件，p阱內(nèi)設(shè)有n+源區(qū)和p+p阱歐姆接觸區(qū)，槽柵和槽源之間通過介質(zhì)埋層隔離；n+源區(qū)的上部與柵氧層、介質(zhì)埋層和槽源相接，p+p阱歐姆接觸區(qū)的上部與槽源相接；p阱的底部與埋氧層相接。本發(fā)明的優(yōu)點是：該槽柵槽源SOILDMOS器件中，縱向槽柵聚集了高電場，提高了器件橫向耐壓；有源半導(dǎo)體層的縱向電場在槽柵的作用下分布均勻，提高了器件縱向耐壓；由于采用了槽柵、槽源結(jié)構(gòu)，P阱與縱向槽柵形成了縱向?qū)щ姕系溃@著的降低了器件導(dǎo)通電阻。
【專利說明】—種槽柵槽源SOI LDMOS器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體功率器件【技術(shù)領(lǐng)域】，特別涉及一種槽柵槽源SOI LDMOS器件。【背景技術(shù)】
[0002]SOI (Silicon On Insulator)器件具有更高的轉(zhuǎn)換速度、理想的介質(zhì)隔離、低漏電流等優(yōu)點，在智能集成電路設(shè)計中備受關(guān)注。高擊穿電壓和低比導(dǎo)通電阻一直是SOI功率器件研究的熱點方向，各種新的器件結(jié)構(gòu)不斷被提出。隨著集成電路集成度的不斷提高，器件尺寸越來越小。在小器件尺寸下如何提高器件擊穿電壓，同時降低比導(dǎo)通電阻，成為SOI功率器件研究的一個難點。
[0003]傳統(tǒng)SOI LDMOS器件中，對于小尺寸器件，橫向耐壓通常低于縱向耐壓，所以擊穿電壓主要有橫向耐壓決定。隨著器件尺寸的減小，漂移區(qū)長度也隨之減小，器件所能承受的耐壓越來越低。影響SOI LDMOS器件比導(dǎo)通電阻的兩個關(guān)鍵因素為:電流傳導(dǎo)路徑和傳導(dǎo)面積。對于傳統(tǒng)SOI LDMOS結(jié)構(gòu)，由于電流傳導(dǎo)區(qū)域主要集中在器件表面附近，導(dǎo)致其比導(dǎo)通電阻非常大。
[0004]為了提高小尺寸SOI LDMOS器件的擊穿電壓，同時降低比導(dǎo)通電阻，槽(Trench)技術(shù)得到了廣泛的應(yīng)用。槽技術(shù)的應(yīng)用主要包括槽柵(Trench Gate，TG)結(jié)構(gòu)、槽漏(TrenchDrain, TD)結(jié)構(gòu)、槽柵槽漏(Trench Gate and Trench Drain, TGTD)結(jié)構(gòu)。在槽柵結(jié)構(gòu)中，貫穿于漂移區(qū)的縱向槽柵調(diào)制了漂移區(qū)電場，使漂移區(qū)電場分布更加均勻，提高了器件擊穿電壓。同時，該結(jié)構(gòu)在縱向擴(kuò)展了電流傳導(dǎo)區(qū)域，使器件比導(dǎo)通電阻顯著下降。但是，隨著器件尺寸的縮小，槽柵結(jié)構(gòu)在提高擊穿電壓及降低導(dǎo)通電阻方面的優(yōu)勢越來越弱。槽柵槽漏結(jié)構(gòu)，在縱向具有寬的電流傳導(dǎo)區(qū)域，同時，在橫向縮短了電流傳導(dǎo)路徑，進(jìn)一步降低了器件導(dǎo)通電阻。但槽柵槽漏結(jié)構(gòu)的擊穿電壓比較低。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于針對上述存在問題，提供一種槽柵槽源SOI LDMOS器件，以實現(xiàn)進(jìn)一步降低SOI LDMOS器件的比導(dǎo)通電阻，同時保持較高的器件擊穿電壓。
[0006]本發(fā)明的技術(shù)方案:
一種槽柵槽源SOI LDMOS器件，包括襯底層、埋氧層、有源半導(dǎo)體層、n+漏區(qū)、槽柵、柵氧層、介質(zhì)埋層、槽源、源電極、柵電極、P阱和漏電極并組成SOI LDMOS器件，P阱內(nèi)設(shè)有n+源區(qū)和P+P阱歐姆接觸區(qū)，其特征在于:槽柵和槽源之間通過介質(zhì)埋層隔離；n+源區(qū)的上部與柵氧層、介質(zhì)埋層和槽源相接，P+P阱歐姆接觸區(qū)的上部與槽源相接；P阱的底部與埋氧層相接。
[0007]所述槽柵、槽源材料為重?fù)诫s多晶硅。
[0008]所述介質(zhì)埋層和埋氧層材料均為二氧化硅。
[0009]本發(fā)明的優(yōu)點是:
該槽柵槽源SOI LDMOS器件中，縱向槽柵聚集了高電場，使硅層電場減小，提高了器件橫向耐壓；作為器件漂移區(qū)的有源半導(dǎo)體層的縱向電場在槽柵的作用下分布均勻，提高了器件縱向耐壓；由于采用了槽柵、槽源結(jié)構(gòu)，使得源區(qū)位于硅層的底部，P阱與縱向槽柵形成了縱向?qū)щ姕系?，在槽柵的作用下，P阱上方的漂移區(qū)內(nèi)形成了較長的電子積累層，使電流在縱向傳導(dǎo)面積擴(kuò)大，同時電流在橫向保持了較短的傳導(dǎo)路徑，顯著的降低了器件導(dǎo)通電阻；該槽柵槽源SOI LDMOS不僅提高了器件耐壓，還降低了器件導(dǎo)通電阻。
【專利附圖】

【附圖說明】
[0010]圖1為該槽柵槽源SOI LDMOS器件結(jié)構(gòu)示意圖。
[0011]圖中:1.襯底層2.埋氧層3.有源半導(dǎo)體層4.n+源區(qū)5.p+p阱歐姆接觸區(qū)
6.n+漏區(qū)7.槽柵8.柵氧層9.介質(zhì)埋層10.槽源11.源電極12.柵電極13.p阱
14.漏電極。
[0012]圖2為該槽柵槽源SOI LDMOS在反向擊穿時的表面電場分布圖。
[0013]圖3為該槽柵槽源SOI LDMOS在反向擊穿時的漏端縱向電場分布圖。
[0014]圖4為該槽柵槽源SOI LDMOS導(dǎo)通時電流線分布圖。
【具體實施方式】
[0015]下面結(jié)合附圖對本發(fā)明作進(jìn)一步的具體說明。
[0016]實施例:
一種槽柵槽源SOI LDMOS器件，如圖1所示，包括襯底層1、埋氧層2、有源半導(dǎo)體層3、n+漏區(qū)6、槽柵7、柵氧層8、介質(zhì)埋層9、槽源10、源電極11、柵電極12、p阱13和漏電極14并組成SOI LDMOS器件，P阱13內(nèi)設(shè)有n+源區(qū)4和p+p阱歐姆接觸區(qū)5，槽柵7和槽源10之間通過介質(zhì)埋層9隔離；n+源區(qū)4的上部與柵氧層8、介質(zhì)埋層9和槽源10相接，p+p阱歐姆接觸區(qū)5的上部與槽源10相接；p阱13的底部與埋氧層2相接。
[0017]該槽柵槽源SOI LDMOS器件性能檢測:
圖2為該槽柵槽源SOI LDMOS在反向擊穿時的表面電場分布圖，圖中表明:縱向槽柵聚集了高電場，使硅層電場減小，提高了器件橫向耐壓。
[0018]圖3為該槽柵槽源SOI LDMOS在反向擊穿時的漏端縱向電場分布圖，圖中表明:器件漂移區(qū)(有源半導(dǎo)體層)的縱向電場在槽柵的作用下分布也非常均勻，提高了器件縱向耐壓。
[0019]圖4為該槽柵槽源SOI LDMOS導(dǎo)通時電流線分布圖，圖中表明:由于采用了槽柵、槽漏結(jié)構(gòu)，使得源區(qū)位于硅層的底部。P阱與縱向槽柵形成了縱向?qū)щ姕系?。在槽柵的作用下，P阱上方的漂移區(qū)內(nèi)形成了較長的電子積累層，使電流在縱向傳導(dǎo)面積擴(kuò)大。同時電流在橫向保持了較短的傳導(dǎo)路徑，顯著的降低了器件導(dǎo)通電阻。
[0020]綜上所述，本發(fā)明提出的槽柵槽漏SOI LDMOS不僅提高了器件耐壓，還降低了器件導(dǎo)通電阻。
【權(quán)利要求】
1.一種槽柵槽源SOI LDMOS器件，包括襯底層、埋氧層、有源半導(dǎo)體層、n+漏區(qū)、槽柵、柵氧層、介質(zhì)埋層、槽源、源電極、柵電極、P阱和漏電極并組成SOI LDMOS器件，P阱內(nèi)設(shè)有η+源區(qū)和P+P阱歐姆接觸區(qū)，其特征在于:槽柵和槽源之間通過介質(zhì)埋層隔離；η+源區(qū)的上部與柵氧層、介質(zhì)埋層和槽源相接，P+P阱歐姆接觸區(qū)的上部與槽源相接；Ρ阱的底部與埋氧層相接。
2.根據(jù)權(quán)利要求1所述槽柵槽源SOILDMOS器件，其特征在于:所述槽柵、槽源材料為重?fù)诫s多晶硅。
3.根據(jù)權(quán)利要求1所述槽柵槽源SOILDMOS器件，其特征在于所述介質(zhì)埋層和埋氧層材料均為二氧化硅。
【文檔編號】H01L29/78GK103915505SQ201410158931
【公開日】2014年7月9日 申請日期:2014年4月21日 優(yōu)先權(quán)日:2014年4月21日
【發(fā)明者】石艷梅, 劉繼芝, 代紅麗 申請人:天津理工大學(xué)