用于預防封裝時測試結(jié)構(gòu)短路的保護環(huán)和封裝測試方法
【專利摘要】本發(fā)明公開了一種用于預防封裝時測試結(jié)構(gòu)短路的保護環(huán)，其特征在于，包括：若干個在豎直方向上設(shè)置的金屬層，且所述若干金屬層均圍繞所述測試結(jié)構(gòu)設(shè)置，所述測試結(jié)構(gòu)由若干個間隔一定距離的金屬墊構(gòu)成，所述若干金屬層在相鄰兩個所述金屬墊之間斷開一定距離；以及，一種預防測試結(jié)構(gòu)短路的封裝測試方法。此保護環(huán)設(shè)計可以有效的避免由于金屬墊太小或操作誤差使得金屬連線球部分打到金屬墊外，金屬連線球與保護環(huán)接觸，造成結(jié)構(gòu)短路的問題，且基本不影響保護環(huán)的水氣防護效果。
【專利說明】用于預防封裝時測試結(jié)構(gòu)短路的保護環(huán)和封裝測試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導體芯片封裝【技術(shù)領(lǐng)域】，尤其涉及一種預防測試結(jié)構(gòu)短路的保護環(huán)及其制造方法和封裝測試方法。
【背景技術(shù)】
[0002]當測試結(jié)構(gòu)需要進行封裝級測試時，會在相應(yīng)金屬墊上打金屬線連接到陶瓷基座的引腳，如圖1所示陶瓷基座，I為測試結(jié)構(gòu)放置區(qū)域，2為陶瓷基座引腳。圖2為某封裝后測試結(jié)構(gòu)放大圖，3為測試結(jié)構(gòu)金屬墊，4為金屬線，5為打在金屬墊上的金屬連線球。如圖3所示，對于晶圓上的某些結(jié)構(gòu)，為了防止切片封裝或其他操作過程中有水氣進入，會在結(jié)構(gòu)的外圍設(shè)計一個金屬保護環(huán)。如圖4所示，有時由于金屬墊尺寸相對于金屬連線球過小或打線誤差，金屬連線球會部分打到金屬墊外，保護環(huán)和金屬墊的距離有限，就會存在金屬連線球打到保護環(huán)上，造成測試結(jié)構(gòu)短路的隱患，例如短路。

【發(fā)明內(nèi)容】

[0003]本發(fā)明公開了一種用于預防封裝時測試結(jié)構(gòu)短路的保護環(huán)，其中，包括:若干個在豎直方向上設(shè)置的金屬層，且所述若干金屬層均圍繞所述測試結(jié)構(gòu)設(shè)置，所述測試結(jié)構(gòu)由若干個間隔一定距 離的金屬墊構(gòu)成，所述若干金屬層在相鄰兩個所述金屬墊之間斷開一定距離。
[0004]上述的預防封裝時測試結(jié)構(gòu)短路的保護環(huán)，其中，斷開的距離根據(jù)工藝制程進行確定。
[0005]上述的預防封裝時測試結(jié)構(gòu)短路的保護環(huán)，其中，若干所述金屬層的疊加高度大于或等于所述測試結(jié)構(gòu)的高度。
[0006]上述的預防封裝時測試結(jié)構(gòu)短路的保護環(huán)，其中，每相鄰兩個所述金屬層之間均設(shè)置有一介質(zhì)層，包括多個上介質(zhì)層，所屬多個介質(zhì)層逐層疊加。
[0007]上述的預防封裝時測試結(jié)構(gòu)短路的保護環(huán)，其中，每層所述介質(zhì)層的材質(zhì)均為硅氧化物。
[0008]上述的預防封裝時測試結(jié)構(gòu)短路的保護環(huán)，其中，所述介質(zhì)層的介電常數(shù)為4到4.2。
[0009]一種預防測試結(jié)構(gòu)短路的封裝測試方法，其中，包括如下步驟:在一包含若干測試結(jié)構(gòu)晶片上形成如上述的預防測試結(jié)構(gòu)短路的保護環(huán)；對晶片進行切割，以獲得包含所述保護環(huán)和所述測試結(jié)構(gòu)的測試芯片；提供一陶瓷基座，所述陶瓷基座具有放置區(qū)域和陶瓷基座引腳，所述預防測試結(jié)構(gòu)短路的保護環(huán)位于放置區(qū)域上；在所述預防測試結(jié)構(gòu)短路的保護環(huán)中的金屬墊上打金屬連線球，在所述金屬連線球上打金屬線連接到陶瓷基座引腳上。
[0010]綜上所述，本在晶圓要進行打線封裝時，此保護環(huán)設(shè)計可以有效的避免由于金屬墊太小或操作誤差使得金屬連線球部分打到金屬墊外，金屬連線球與保護環(huán)接觸，造成結(jié)構(gòu)短路的問題，且基本不影響保護環(huán)的水氣防護效果。
【專利附圖】

【附圖說明】
[0011]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發(fā)明及其特征、外形和優(yōu)點將會變得更明顯。
[0012]圖1是陶瓷基座的不意圖；
[0013]圖2是封裝后測試結(jié)構(gòu)放大圖；
[0014]圖3是現(xiàn)有金屬保護環(huán)的結(jié)構(gòu)示意圖；
[0015]圖4是金屬連線球打到保護環(huán)的示意圖；
[0016]圖5是本發(fā)明的結(jié)構(gòu)示意圖。
【具體實施方式】
[0017]下面結(jié)合附圖對本發(fā)明的【具體實施方式】作進一步的說明:
[0018]如圖5所示， 現(xiàn)有的保護環(huán)設(shè)計是整個金屬環(huán)包圍結(jié)構(gòu)，從底層金屬層逐層連到最上層，實現(xiàn)對結(jié)構(gòu)的保護。為了預防打線時金屬連線球和保護環(huán)短路，本發(fā)明設(shè)計了若干個在豎直方向上設(shè)置的金屬層，且所述若干金屬層均圍繞所述測試結(jié)構(gòu)設(shè)置，所述測試結(jié)構(gòu)由若干個間隔一定距離11的金屬墊12構(gòu)成，所述若干金屬層在相鄰兩個所述金屬墊12之間斷開一定距離11。
[0019]優(yōu)選的，斷開的距離11根據(jù)工藝制程進行確定。
[0020]優(yōu)選的，若干所述金屬層的疊加高度大于或等于所述測試結(jié)構(gòu)的高度。
[0021]優(yōu)選的，每相鄰兩個所述金屬層之間均設(shè)置有一介質(zhì)層，包括多個上介質(zhì)層，所屬多個介質(zhì)層逐層疊加。
[0022]優(yōu)選的，每層所述介質(zhì)層的材質(zhì)均為硅氧化物。
[0023]優(yōu)選的，每層所述介質(zhì)層的介電常數(shù)為4到4.2。
[0024]本發(fā)明還提供一種預防測試結(jié)構(gòu)短路的封裝測試方法，其中，包括如下步驟:在一包含若干測試結(jié)構(gòu)晶片上形成如權(quán)利要求1所述的預防測試結(jié)構(gòu)短路的保護環(huán)；對晶片進行切割，以獲得包含所述保護環(huán)和所述測試結(jié)構(gòu)的測試芯片；提供一陶瓷基座，所述陶瓷基座具有放置區(qū)域和陶瓷基座引腳，所述預防測試結(jié)構(gòu)短路的保護環(huán)位于放置區(qū)域上；在所述預防測試結(jié)構(gòu)短路的保護環(huán)中的金屬墊12上打金屬連線球，在所述金屬連線球上打金屬線連接到陶瓷基座引腳上。
[0025]綜上所述，即使打線時金屬連線球和最上層保護環(huán)的金屬連接，由于金屬墊12周圍的金屬環(huán)各段分離，也不會發(fā)生金屬墊12短路，造成測試結(jié)構(gòu)短路的問題，如附圖為有本文設(shè)計保護環(huán)的測試結(jié)構(gòu)封裝打線后的俯視圖。至于各段金屬環(huán)斷開的距離11，為了最大程度的防止水氣，可以設(shè)計為設(shè)計規(guī)則規(guī)定的最小金屬間距，也可根據(jù)工藝制程的實際情況具體設(shè)置。由于采用了上述技術(shù)方案，此保護環(huán)設(shè)計可以有效的避免由于金屬墊12太小或操作誤差使得金屬連線球部分打到金屬墊12外，金屬連線球與保護環(huán)接觸，造成結(jié)構(gòu)短路的問題，且基本不影響保護環(huán)的水氣防護效果。本領(lǐng)域技術(shù)人員應(yīng)該理解，本領(lǐng)域技術(shù)人員結(jié)合現(xiàn)有技術(shù)以及上述實施例可以實現(xiàn)所述變化例，在此不予贅述。這樣的變化例并不影響本發(fā)明的實質(zhì)內(nèi)容，在此不予贅述。[0026] 以上對本發(fā)明的較佳實施例進行了描述。需要理解的是，本發(fā)明并不局限于上述特定實施方式，其中未盡詳細描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例，這并不影響本發(fā)明的實質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
【權(quán)利要求】
1.一種用于預防封裝時測試結(jié)構(gòu)短路的保護環(huán)，其特征在于，包括: 若干個在豎直方向上設(shè)置的金屬層，且所述若干金屬層均圍繞所述測試結(jié)構(gòu)設(shè)置，所述測試結(jié)構(gòu)由若干個間隔一定距離的金屬墊構(gòu)成，所述若干金屬層在相鄰兩個所述金屬墊之間斷開一定距離。
2.如權(quán)利要求1所述的預防封裝時測試結(jié)構(gòu)短路的保護環(huán)，其特征在于，斷開的距離根據(jù)工藝制程進行確定。
3.如權(quán)利要求1所述的預防封裝時測試結(jié)構(gòu)短路的保護環(huán)，其特征在于，若干所述金屬層的疊加高度大于或等于所述測試結(jié)構(gòu)的高度。
4.如權(quán)利要求1所述的預防封裝時測試結(jié)構(gòu)短路的保護環(huán)，其特征在于，每相鄰兩個所述金屬層之間均設(shè)置有一介質(zhì)層，包括多個上介質(zhì)層，所屬多個介質(zhì)層逐層疊加。
5.如權(quán)利要求4所述的預防封裝時測試結(jié)構(gòu)短路的保護環(huán)，其特征在于，每層所述介質(zhì)層的材質(zhì)均為硅氧化物。
6.如權(quán)利要求5所述的預防封裝時測試結(jié)構(gòu)短路的保護環(huán)，其特征在于，所述介質(zhì)層的介電常數(shù)為4到4.2。
7.一種預防測試結(jié)構(gòu)短路的封裝測試方法，其特征在于，包括如下步驟: 在一包含若 干測試結(jié)構(gòu)晶片上形成如權(quán)利要求1所述的預防測試結(jié)構(gòu)短路的保護環(huán)； 對晶片進行切割，以獲得包含所述保護環(huán)和所述測試結(jié)構(gòu)的測試芯片； 提供一陶瓷基座，所述陶瓷基座具有放置區(qū)域和陶瓷基座引腳，所述預防測試結(jié)構(gòu)短路的保護環(huán)位于放置區(qū)域上； 在所述預防測試結(jié)構(gòu)短路的保護環(huán)中的金屬墊上打金屬連線球，在所述金屬連線球上打金屬線連接到陶瓷基座引腳上。
【文檔編號】H01L21/66GK104022105SQ201410164122
【公開日】2014年9月3日 申請日期:2014年4月22日 優(yōu)先權(quán)日:2014年4月22日
【發(fā)明者】尹彬鋒, 趙敏, 周柯 申請人:上海華力微電子有限公司