在位單元陣列中具有不間斷的柵控第一多晶硅和第一觸點(diǎn)圖案的sram聯(lián)阱的制作方法
【專利摘要】本發(fā)明涉及一種在位單元陣列中具有不間斷的柵控第一多晶硅和第一觸點(diǎn)圖案的SRAM聯(lián)阱。一種包括SRAM(302)的集成電路(300)，其可使用一個(gè)或更多個(gè)用于集成電路的元件例如柵極(346)和觸點(diǎn)(364)的周期性光刻圖案形成，周期性光刻圖案在SRAM單元中具有交替的線和間隔的配置。在兩個(gè)相對側(cè)上具有SRAM單元的包括聯(lián)阱(306)和/或襯底抽頭(308)的條行SRAM(304)被配置，使得交替的線和間隔的配置貫穿包括聯(lián)阱和襯底抽頭的區(qū)是連續(xù)的。
【專利說明】在位單元陣列中具有不間斷的柵控第一多晶硅和第一觸點(diǎn)圖案的SRAM聯(lián)阱

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域。更具體地，本本發(fā)明涉及集成電路中的靜態(tài)隨機(jī)存取存儲器(SRAM)。

【背景技術(shù)】
[0002]SRAM包括提供局部偏置到阱或用于圍繞SRAM單元的襯底區(qū)的聯(lián)阱以及襯底抽頭(substrate tap)。包括聯(lián)講和襯底抽頭的SRAM區(qū)域可以破壞用于在相鄰SRAM單元中具有交替的線和間隔的配置的柵極和觸點(diǎn)的周期性光刻圖案。


【發(fā)明內(nèi)容】

[0003]為了對本發(fā)明的一個(gè)或更多個(gè)方面提供基本的理解，下面呈現(xiàn)簡要概述。此概述不是本發(fā)明的廣泛綜述，并且既不旨在識別本發(fā)明的關(guān)鍵或重要元素，也不旨在描繪其范圍。相反，本概述的主要目的是以簡化的形式呈現(xiàn)本發(fā)明的一些概念，作為稍后呈現(xiàn)的更詳細(xì)的說明的前奏。
[0004]可使用一種或更多種用于集成電路的元件例如柵極和觸點(diǎn)的周期性光刻圖案形成包括SRAM的集成電路，其中光刻圖案在SRAM單元中具有交替的線和間隔的配置。在兩個(gè)相對側(cè)具有SRAM單元的包括聯(lián)阱和襯底抽頭的SRAM的區(qū)域經(jīng)配置使得交替的線和間隔的配置貫穿包括聯(lián)阱和襯底抽頭的區(qū)域是連續(xù)的。

【專利附圖】

【附圖說明】
[0005]圖1示出具有用于可用于形成此處所述的集成電路的光刻工藝的顯著離軸組件的示例性照明源。
[0006]圖2示出由具有顯著離軸組件的照明源(如在圖1中所示的照明源)形成的示例性圖案。
[0007]圖3A至圖31是在制造的連續(xù)階段中示出的包括SRAM的示例性集成電路的俯視圖。
[0008]圖4A和圖4B是根據(jù)替換示例形成的類似于圖3C所示集成電路的集成電路的俯視圖。
[0009]圖5是具有替換布局、根據(jù)參考圖3A至圖31所述的工藝形成的集成電路的俯視圖。
[0010]圖6是包括SRAM的另一個(gè)示例性集成電路的俯視圖。

【具體實(shí)施方式】
[0011]本發(fā)明將參考附圖進(jìn)行描述。這些圖不是按比例繪制的并且提供其僅用于說明本發(fā)明。本發(fā)明的幾個(gè)方面參考用于說明的示例應(yīng)用在以下進(jìn)行描述。應(yīng)當(dāng)理解，許多具體的細(xì)節(jié)、關(guān)系和方法被闡述以提供對本發(fā)明的理解。然而，在相關(guān)領(lǐng)域的技術(shù)人員將容易地認(rèn)識到，本發(fā)明可以在沒有一個(gè)或更多個(gè)具體細(xì)節(jié)或使用其他方法的情況下實(shí)踐。在其他實(shí)例中，眾所周知的結(jié)構(gòu)或操作沒有詳細(xì)示出，以避免模糊本發(fā)明。本發(fā)明不受動作或事件的示出順序限制，因?yàn)橐恍﹦幼骺梢园床煌樞虬l(fā)生和/或與其他動作或事件同時(shí)發(fā)生。此夕卜，并非要求所有示出的動作或事件來實(shí)施根據(jù)本發(fā)明的方法。
[0012]可使用用于集成電路的元件例如柵極和觸點(diǎn)的周期性光刻圖案形成包括SRAM的集成電路，周期性光刻圖案在SRAM單元中具有交替的線和間隔的配置。在兩個(gè)相對側(cè)具有SRAM單元的包括聯(lián)阱和襯底抽頭的SRAM的區(qū)域經(jīng)配置，使得交替的線和間隔的配置貫穿包括聯(lián)阱和襯底抽頭的區(qū)域是連續(xù)的。周期性光刻圖案可以使用離軸照明源進(jìn)行打印，以便連續(xù)的交替的線和間隔的配置有利地降低制造復(fù)雜性并提高集成電路的制程寬容度。
[0013]圖1示出具有用于可用于形成此處所述的集成電路的光刻工藝的顯著離軸組件的示例性照明源。照明源100配置為具有兩個(gè)離軸區(qū)102，以使照明源100具有顯著的離軸組件。照明源100可以提供，例如，193納米的輻射，并可在浸沒式光刻工具中使用，該工具可以分解具有80到90納米的線/間隔節(jié)距長度的、與照明源100的離軸組件對準(zhǔn)的平行等距線。術(shù)語“節(jié)距長度”是交替的線和間隔的圖案的線寬度和間隔寬度的總和。
[0014]圖2示出由具有顯著離軸組件的照明源形成的示例性圖案，如在圖1中所示定向的照明源100。圖案200包括與照明源100的顯著離軸組件相同定向的多個(gè)第一最小節(jié)距等距平行線202，以及垂直于離軸組件對齊的多個(gè)第二最小節(jié)距等距線204。由于顯著離軸組件的原因，多個(gè)第一等距平行線202的第一最小線/間隔節(jié)距長度206相比多個(gè)第二等距平行線204的第二最小線/間隔節(jié)距長度208顯著較小，例如小三分之一。例如，照明源可提供193納米的輻射，并且照明源的離軸組件可以經(jīng)配置使得所述第一最小線/間隔節(jié)距長度206是80到90納米，并且第二最小線/間隔節(jié)距長度208為240納米。
[0015]圖3A至圖31是在制造的連續(xù)階段中示出的包括SRAM的示例性集成電路的俯視圖。參考圖3A，集成電路300包括SRAM302，并且可以包括其他電路，如加法器、乘法器、移位寄存器、編碼器、解碼器和/或標(biāo)準(zhǔn)邏輯單元。SRAM302包括至少一個(gè)條行304，其包括一個(gè)或更多個(gè)聯(lián)阱306和/或一個(gè)或更多個(gè)襯底抽頭308。第一 SRAM單元區(qū)310的位置鄰近條行304。SRAM302可以包括位于條行304和第一 SRAM單元區(qū)310之間的可選的第一半單元行314。第二 SRAM單元區(qū)312鄰近條行304，與第一 SRAM單元區(qū)310相對。SRAM302可以包括位于條行304和第二 SRAM單元區(qū)312之間的可選的第二半單元行316。在第一SRAM單元區(qū)310和第二 SRAM單元區(qū)312中的SRAM單元318的邊界在圖3A中用虛線示出；SRAM單元318可以以矩形配置(有時(shí)稱為曼哈頓配置)填充第一 SRAM單元區(qū)310和第二SRAM單元區(qū)312。類似地，第一半單元行314和第二半單元行316中的半單元320的邊界在圖3A中用虛線示出。
[0016]SRAM302包括阱區(qū)322。阱區(qū)322具有與襯底區(qū)324相反的導(dǎo)電類型。襯底區(qū)324可具有與集成電路300的襯底相同的導(dǎo)電類型并且通過襯底電連接到鄰近的襯底區(qū)324。例如，集成電路300可在P型襯底上形成，所述襯底區(qū)324可以是P型并且接觸襯底，并且阱區(qū)322可以是η型。條行304重疊阱區(qū)322的一個(gè)或更多個(gè)部分和/或重疊襯底區(qū)324的一個(gè)或更多個(gè)部分。在條行304中的阱區(qū)322和襯底區(qū)324的其他配置在即時(shí)示例的范圍內(nèi)。
[0017]SRAM302進(jìn)一步包括在SRAM單元318、半單元320(如果存在的話)以及在聯(lián)阱306和襯底抽頭308中的有源區(qū)域326。在阱區(qū)322和襯底區(qū)324中的SRAM單元318中的有源區(qū)域326具有分別與阱區(qū)322和襯底區(qū)324相反的導(dǎo)電類型。在聯(lián)阱306中的有源區(qū)域326具有與阱區(qū)322相同的導(dǎo)電類型，并且襯底抽頭308中的有源區(qū)域326具有與襯底抽頭308相同的導(dǎo)電類型。
[0018]參考圖3B，包括導(dǎo)電材料的柵極材料的層328在集成電路300的現(xiàn)有頂表面上方形成。柵極材料層328可以包括，例如，多晶體硅，通常稱為多晶硅，或非晶硅，或一層或更多層金屬例如氮化鈦。柵極硬掩模材料層330在柵極材料層328的上方形成。所述柵極硬掩模材料層330可包括，例如，非晶碳、防反射層，和/或介電材料，例如二氧化硅、氮化硅或氮氧化硅。
[0019]具有交替的線和間隔的周期性圖案的第一柵極圖案332在所述柵極硬掩模材料層330的上方形成。第一柵極圖案332可包括光刻膠和可能地其他有機(jī)層，例如防反射層?？梢允褂镁哂腥鐓⒖紙D1所述的顯著離軸組件的照明源形成第一柵極圖案332。在SRAM單元318中的第一柵極圖案332的節(jié)距長度334是SRAM單元318的寬度336的一半。第一柵極圖案332的交替的線和間隔的周期性圖案貫穿條行304并貫穿第一半單元行314和第二半單元行316 (如果存在的話)是連續(xù)的。配置SRAM302，使得利用貫穿條行304的連續(xù)周期性圖案形成第一柵極圖案332，這樣可以增加用于形成所述第一柵極圖案332的光刻工藝的制程寬容度，并且從而有利地降低集成電路300的制造成本。選擇條行304的寬度，使得在條行304中的第一柵極圖案332的節(jié)距長度338是在SRAM單元318中的第一柵極圖案332的節(jié)距長度334的10%以內(nèi)。在即時(shí)示例的一個(gè)版本中，在條行304中的第一柵極圖案332的節(jié)距長度338基本上等于在SRAM單元318中的第一柵極圖案332的節(jié)距長度 334。
[0020]參考圖3C，第一柵極硬掩模蝕刻工藝去除在由第一柵極圖案332曝光的區(qū)域中的所述柵極硬掩模材料層330，以形成蝕刻硬掩模340。第一柵極蝕刻工藝將大部分，并且是可能基本上全部的柵極材料層328留在適當(dāng)?shù)奈恢谩?br> [0021]參考圖3D，第二柵極圖案342在將區(qū)域344曝光的蝕刻硬掩膜340上方形成。第二柵極圖案342可以包括光刻膠和可能的其他有機(jī)層，例如防反射層。第二柵極圖案的已曝光區(qū)域344重疊在蝕刻所述柵極材料層328之前要被去除的蝕刻硬掩模340的區(qū)域。第二柵極圖案342包括在條行304中的已曝光區(qū)域344，例如以將聯(lián)阱306和襯底抽頭308的實(shí)例之間的柵極段分開，從而防止短路。
[0022]參考圖3E，第二柵極硬掩模蝕刻工藝去除在由第二柵極圖案342曝光的區(qū)域中的所述柵極硬掩模材料層330以將蝕刻硬掩模340留在被限定用于集成電路300的柵極結(jié)構(gòu)的區(qū)域上方。隨后，去除第二柵極圖案342，例如使用氧灰工藝。第二柵極圖案342被去除之后，柵極蝕刻工藝去除在蝕刻硬掩模340曝光的區(qū)域中的所述柵極材料層328，以形成柵極結(jié)構(gòu)346。蝕刻硬掩模340的剩余材料可以在柵極蝕刻工藝完成后被去除?？稍谖g刻硬掩模340被去除之后進(jìn)一步處理柵極結(jié)構(gòu)346，例如，通過以金屬柵極材料更換多晶硅。在即時(shí)示例的一個(gè)版本中，可以配置第二柵極圖案342，使得在條行304中的有源區(qū)域326的相鄰實(shí)例不由柵極結(jié)構(gòu)346的共同實(shí)例重疊，如圖3E所示，這可以有利地降低在條行304中的有源區(qū)域326的相鄰實(shí)例之間的不期望短路的可能性。
[0023]參考圖3F，金屬前介電質(zhì)(PMD)層堆棧348在集成電路300的現(xiàn)有的頂表面上方形成。PMD層堆棧348包括永久介電質(zhì)層和在永久介電質(zhì)層上方的一個(gè)或更多個(gè)接觸硬掩模層。永久介電質(zhì)層可包括，例如，氮化硅襯墊、在襯墊上方的硼磷硅酸鹽玻璃的平坦化層以及平坦化層上方的蝕刻停止層。接觸硬掩模層可包括在永久介電質(zhì)層上方的非晶碳的第一接觸硬掩膜層和在第一接觸硬掩膜層上方的非晶碳的第二接觸硬掩模層，其相對于所述第一接觸硬掩模層具有蝕刻選擇性。
[0024]在PMD層堆棧348上方形成接觸溝槽圖案350，其曝光溝槽區(qū)域352中的PMD層堆棧348。接觸溝槽圖案350可以包括光刻膠和可能地其他有機(jī)層，例如防反射層。溝槽區(qū)域352具有貫穿條行304并貫穿第一半單元行314和第二半單元行316 (如果存在的話)是連續(xù)的交替的線和間隔的周期性圖案，并且可以使用具有如參考圖1所述的顯著離軸組件的照明源形成。正如圖3B的第一柵極圖案332，在SRAM單元318中的接觸溝槽圖案350的節(jié)距長度354是SRAM單元318寬度336的一半。在條行304中的第一接觸溝槽圖案350的節(jié)距長度358是在SRAM單元318中的接觸溝槽圖案350的節(jié)距長度354的10%以內(nèi)。在即時(shí)示例的一個(gè)版本中，在條行304中的接觸溝槽圖案350的節(jié)距長度358基本上等于在SRAM單元318中的接觸溝槽圖案350的節(jié)距長度354。配置SRAM302使得利用貫穿條行304連續(xù)的周期性圖案形成接觸溝槽圖案350，可以獲得與參考第一柵極圖案332所述的降低的制造成本相同的優(yōu)點(diǎn)。
[0025]參考圖3G，接觸溝槽蝕刻從PMD層堆棧348中去除材料，例如，從在溝槽區(qū)域352中的第二接觸硬掩模層(如果存在的話)去除材料，以形成接觸掩膜溝槽356。接觸溝槽圖案350可在接觸溝槽蝕刻期間部分或完全去除。接觸溝槽圖案350的任何剩余的材料可以在接觸溝槽蝕刻完成之后去除。
[0026]參考圖3H，接觸狹槽圖案360在將區(qū)域362曝光的PMD層348的上方形成。接觸狹槽圖案360可以包括光刻膠和可能地其他有機(jī)層，例如防反射層。接觸狹槽圖案360的已曝光區(qū)域362重疊接觸掩膜溝槽356以在為集成電路300的觸點(diǎn)限定的區(qū)域中曝光PMD層348。在SRAM單元318中的接觸狹槽圖案360的已曝光區(qū)域362可使用有源區(qū)域326作為模板來設(shè)計(jì)，如在圖3H中所示?？商鎿Q地，在SRAM單元318中的接觸狹槽圖案360的已曝光區(qū)域362可以通過其他方法來設(shè)計(jì)。為了產(chǎn)生對聯(lián)阱306和襯底抽頭308的觸點(diǎn)，接觸狹槽圖案360包括在條行304中的已曝光區(qū)域362。
[0027]參考圖31，接觸狹槽蝕刻的第一蝕刻步驟從PMD層348去除材料，其中接觸狹槽圖案360的已曝光區(qū)域362重疊接觸掩模溝槽356。例如，接觸狹槽蝕刻的第一蝕刻步驟可從第一接觸硬掩模層(如果存在的話)去除材料。接觸狹槽蝕刻的第一蝕刻步驟完成后，接觸狹槽圖案360被去除，并且接觸狹槽蝕刻的第二步驟從PMD層348去除材料，以形成曝光有源區(qū)域326的接觸孔。接觸狹槽蝕刻的第二步驟完成后，在PMD層348中的任何硬掩模材料的一部分或全部可以被去除。
[0028]隨后，接觸金屬在接觸孔中形成，以在有源區(qū)域326上形成觸點(diǎn)364。接觸金屬可包括金屬硅化物，如硅化鎳、襯墊金屬例如鈦和氮化鈦，以及接觸填充金屬例如鎢。條行304包括在聯(lián)阱306和襯底抽頭308中的有源區(qū)域326上的觸點(diǎn)364的實(shí)例。條行304中的觸點(diǎn)364可以，例如，比在SRAM單元318中的觸點(diǎn)364的實(shí)例長，以便提供到阱區(qū)322和/或襯底區(qū)324的低電阻的連接?？商娲兀瑮l行304中的觸點(diǎn)364可以是，例如，尺寸基本等于在SRAM單元中的觸點(diǎn)364的實(shí)例，以便在接觸形成過程中提供制程寬容度的所希望水平。
[0029]圖4A和圖4B是根據(jù)替換示例形成的類似于圖3C所示集成電路的集成電路的俯視圖。參考圖4A，集成電路400包括具有包括一個(gè)或更多個(gè)聯(lián)阱406和/或一個(gè)或更多個(gè)襯底抽頭408的至少一個(gè)條行404的SRAM402、鄰近條行404的第一 SRAM單元區(qū)410、鄰近條行404的與第一 SRAM單元區(qū)410相對的第二 SRAM單元區(qū)412、位于條行404和第一 SRAM單元區(qū)410之間的可選的第一半單元行414以及位于條行404和第二 SRAM單元區(qū)412之間的可選的第二半單元行416。SRAM單元418和半單元420的邊界在圖4中用虛線示出。SRAM402包括與襯底區(qū)424交替的阱區(qū)422。有源區(qū)域426在阱區(qū)422和襯底區(qū)424中形成。蝕刻硬掩模440在如參考如圖3B和圖3C所述的柵極材料層428上方形成。
[0030]第二柵極圖案442，在曝光如參考圖3D所述區(qū)域444的蝕刻硬掩模440上方形成。第二柵極圖案442的已曝光區(qū)域444重疊在蝕刻所述柵極材料層428之前要被去除的蝕刻硬掩模440的區(qū)域。第二柵極圖案442包括在覆蓋重疊有源區(qū)域426的蝕刻硬掩膜440的條行404中的已曝光區(qū)域444。
[0031]參考圖4B，第二柵極硬掩模蝕刻工藝去除在由第二柵極圖案442曝光的區(qū)域中的所述柵極硬掩模材料層430，以將蝕刻硬掩膜440留在限定用于集成電路400的柵極結(jié)構(gòu)的區(qū)域之上。隨后，去除第二柵極圖案442，并且柵極蝕刻工藝去除所述柵極材料層428，其在由蝕刻硬掩模440曝光的區(qū)域中，以形成柵極結(jié)構(gòu)446。在聯(lián)阱406和襯底抽頭408中的有源區(qū)域426免于重疊柵極結(jié)構(gòu)446的實(shí)例。隨后處理集成電路400，如參考圖3F到圖31描述的。
[0032]圖5是具有替換布局、根據(jù)參考圖3A至圖31所述的工藝形成的集成電路的俯視圖。集成電路500包括具有比圖31的條行304窄的條行504的SRAM502。選擇條行504的寬度，使得在條行504中的柵極結(jié)構(gòu)546的節(jié)距長度556是在SRAM單元518中的柵極結(jié)構(gòu)546的節(jié)距長度554的10%以內(nèi)。在即時(shí)示例的一個(gè)版本中，在條行504中的柵極結(jié)構(gòu)546的節(jié)距長度556基本上等于在SRAM單元518中的柵極結(jié)構(gòu)546的節(jié)距長度554。在即時(shí)的示例中，柵極結(jié)構(gòu)546的實(shí)例重疊在條行504中的聯(lián)阱506和襯底抽頭508的中心區(qū)。至在聯(lián)阱506和/或襯底抽頭508中的有源區(qū)域526的觸點(diǎn)562在柵極結(jié)構(gòu)546的一側(cè)或兩側(cè)形成。形成具有更窄條行504的SRAM502可減小尺寸，并因此有利地減少集成電路500的制造成本。
[0033]圖6是包括SRAM的另一個(gè)示例性集成電路的俯視圖。集成電路600包括SRAM602，并且可以包括其他如參考圖3A描述的電路。SRAM602包括至少一個(gè)包括一個(gè)或更多個(gè)聯(lián)阱606和/或一個(gè)或更多個(gè)襯底抽頭608的條行604、鄰近于條行604的第一 SRAM單元區(qū)610和鄰近條行604的與第一 SRAM單元區(qū)610相對的第二 SRAM單元區(qū)612。SRAM602可以包括位于條行604和第一 SRAM單元區(qū)610之間的可選的第一半單元行614以及位于條行604和第二 SRAM單元區(qū)612之間的可選的第二半單元行616。SRAM單元618和半單元620的邊界在圖6中用虛線示出。SRAM602包括與襯底區(qū)624交替的阱區(qū)622。有源區(qū)域626在阱區(qū)622和襯底區(qū)624中形成。
[0034]具有交替的線和間隔的周期性圖案的周期性光刻產(chǎn)生的圖案664在集成電路600上方形成。周期性光刻產(chǎn)生的圖案664可以用來形成集成電路600的蝕刻限定的電路元件，例如柵極或觸點(diǎn)，或者可以用于限定其他元件，例如植入?yún)^(qū)。周期性光刻產(chǎn)生的圖案664可以與另一個(gè)光刻產(chǎn)生的圖案一起使用以形成電路元件，或可以在沒有任何其他光刻產(chǎn)生的圖案下使用周期性光刻產(chǎn)生的圖案664形成電路元件。周期性光刻產(chǎn)生的圖案664可包括光刻膠和/或其他電介質(zhì)材料，如有機(jī)防反射層，和/或氧化物、氮化物或碳硬掩模層。周期性光刻產(chǎn)生的圖案664可使用具有如參考圖1所述的顯著離軸組件的照明源來形成。周期性光刻產(chǎn)生的圖案664的交替的線和間隔的周期性圖案貫穿條行604并且貫穿第一半單元行614和第二半單元行616 (如果存在的話)是連續(xù)的。選擇條行604的寬度，使得在條行604中的周期性光刻產(chǎn)生的圖案664的節(jié)距長度638是在SRAM單元618中的周期性光刻產(chǎn)生的圖案664的節(jié)距長度634的10%以內(nèi)。在即時(shí)示例的一個(gè)版本中，在條行604中的周期性光刻產(chǎn)生的圖案664的節(jié)距長度638基本上等于在SRAM單元618中的周期性光刻產(chǎn)生的圖案664的節(jié)距長度634。配置SRAM602使得利用貫穿條行604連續(xù)的周期性圖案形成第一柵極圖案632可以增加用于形成周期性光刻產(chǎn)生的圖案664的光刻工藝的制程寬容度，并且從而有利地降低集成電路600的制造成本。
[0035]雖然已經(jīng)在上面描述本發(fā)明的各種實(shí)施例，但應(yīng)該理解，它們已經(jīng)僅通過示例的方式呈現(xiàn)并且不作為限制。在不偏離本發(fā)明的精神或范圍的情況下，根據(jù)此處公開內(nèi)容，可以對公開的實(shí)施例做出許多改變。因此，本發(fā)明的廣度和范圍不應(yīng)該由任何上面描述的實(shí)施例限制。相反，本發(fā)明的范圍應(yīng)該根據(jù)所附權(quán)利要求及其等同物限定。
【權(quán)利要求】
1.一種集成電路，其包括: 靜態(tài)隨機(jī)存取存儲器即SRAM，其包括: 包括聯(lián)阱和襯底抽頭中至少一個(gè)的條行； 鄰近所述條行的第一 SRAM單元區(qū)； 第二 SRAM單元區(qū)，其鄰近所述條行，與所述第一 SRAM單元區(qū)相對；以及多個(gè)電路元件，其設(shè)置在所述條行、所述第一 SRAM單元區(qū)以及所述第二 SRAM單元區(qū)中，所述電路元件以交替的線和間隔的周期性圖案配置，使得在所述條行中所述電路元件的節(jié)距長度是在所述第一 SRAM單元區(qū)和所述第二 SRAM單元區(qū)中的所述電路元件的節(jié)距長度的10%以內(nèi)。
2.根據(jù)權(quán)利要求1所述的集成電路,其中通過使用蝕刻掩模來蝕刻包括導(dǎo)電材料的層形成所述電路元件，所述蝕刻掩膜具有所述交替的線條和間隔的周期性圖案。
3.根據(jù)權(quán)利要求1所述的集成電路,其中通過使用蝕刻掩模來蝕刻包括介電材料的層并且填充區(qū)域而形成所述電路元件，所述蝕刻掩膜具有所述交替的線條和間隔的周期性圖案。
4.根據(jù)權(quán)利要求1所述的集成電路，其中在所述條行中的所述電路元件的所述節(jié)距長度基本上等于在所述第一 SRAM單元區(qū)和所述第二 SRAM單元區(qū)中的所述電路元件的所述節(jié)距長度。
5.根據(jù)權(quán)利要求1所述的集成電路，其中所述SRAM進(jìn)一步包括位于所述條行和所述第一SRAM單元區(qū)之間的第一半單元行和位于所述條行和所述第二 SRAM單元區(qū)之間的第二半單元行。
6.根據(jù)權(quán)利要求1所述的集成電路，其中所述電路元件是柵極結(jié)構(gòu)。
7.根據(jù)權(quán)利要求1所述的集成電路，其中所述條行包括至少一個(gè)聯(lián)阱和至少一個(gè)襯底抽頭。
8.根據(jù)權(quán)利要求1所述的集成電路，其中所述多個(gè)電路元件的實(shí)例在所述條行中重疊有源區(qū)域。
9.根據(jù)權(quán)利要求8所述的集成電路，其中在所述條行中的所述有源區(qū)域的相鄰實(shí)例不由所述多個(gè)電路元件的共同實(shí)例重疊。
10.根據(jù)權(quán)利要求1所述的集成電路，其中在所述條行中的有源區(qū)域不由所述多個(gè)電路元件的實(shí)例重疊。
11.一種形成集成電路的方法，其包括以下步驟: 在所述集成電路的SRAM中形成多個(gè)阱區(qū)，所述阱區(qū)與所述SRAM的SRAM單元區(qū)中的襯底區(qū)交替； 在所述SRAM中形成有源區(qū)域，其包括所述SRAM的條行中的至少一個(gè)有源區(qū)域，和鄰近所述條行的在第一 SRAM單元區(qū)中的有源區(qū)域和鄰近所述條行并且與所述第一 SRAM單元區(qū)相對的在第二 SRAM單元區(qū)中的有源區(qū)域，其中在所述條行中的所述至少一個(gè)有源區(qū)域是至所述阱區(qū)的實(shí)例的聯(lián)阱或至所述襯底區(qū)的實(shí)例的襯底抽頭之一； 在所述集成電路上形成光刻圖案，所述光刻圖案包括在所述第一 SRAM單元區(qū)、所述第二SRAM單元區(qū)和所述條行中的交替的線條和間隔的周期性圖案，使得交替的線條和間隔的所述周期性圖案貫穿所述條行是連續(xù)的，并且在所述條行中的所述周期性圖案的節(jié)距長度是在所述第一 SRAM單元區(qū)和所述第二 SRAM單元區(qū)中的所述周期性圖案的節(jié)距長度的10%以內(nèi)。
12.根據(jù)權(quán)利要求11所述的方法，其進(jìn)一步包括以下步驟: 在形成所述光刻圖案之前在所述有源區(qū)域上方形成導(dǎo)電層；以及 從由所述光刻圖案曝光的區(qū)域中去除所述導(dǎo)電層以形成電路元件。
13.根據(jù)權(quán)利要求12的所述的方法，其中所述電路元件是柵極結(jié)構(gòu)。
14.根據(jù)權(quán)利要求13所述的方法，其中所述光刻圖案是第一柵極圖案，并且其進(jìn)一步包括以下步驟: 在形成所述光刻圖案之前在所述導(dǎo)電層上方形成柵極硬掩模層； 在由所述光刻圖案曝光的區(qū)域中去除所述柵極硬掩模層； 在曝光所述柵極硬掩模層的區(qū)域的所述柵極硬掩模層上方形成第二柵極圖案； 在由所述第二柵極圖案曝光的所述區(qū)域中去除所述硬掩模層； 在由所述硬掩模層曝光的區(qū)域中去除所述導(dǎo)電層以形成所述電路元件，使得所述多個(gè)電路元件的實(shí)例重疊在所述條行中的有源區(qū)域，所述第二柵極圖案經(jīng)配置以便在所述條行中的所述有源區(qū)域的鄰近實(shí)例不由所述多個(gè)電路元件的共同實(shí)例重疊。
15.根據(jù)權(quán)利要求13所述的方法，其中所述光刻圖案是第一柵極圖案，并且其進(jìn)一步包括以下步驟: 在形成所述光刻圖案之前在所述導(dǎo)電層上方形成柵極硬掩模層； 在由所述光刻圖案曝光的區(qū)域中去除所述柵極硬掩模層； 在曝光所述柵極硬掩模層的區(qū)域的所述柵極硬掩模層上方形成第二柵極圖案； 在由所述第二柵極圖案曝光的所述區(qū)域中去除所述硬掩模層； 在由所述硬掩模層曝光的區(qū)域中去除導(dǎo)電層以形成所述電路元件，所述第二柵極圖案經(jīng)配置以便在所述條行中的有源區(qū)域不由所述多個(gè)電路元件的實(shí)例重疊。
16.根據(jù)權(quán)利要求11所述的方法，其進(jìn)一步包括以下步驟: 在形成所述光刻圖案之前在所述有源區(qū)域上方形成介電質(zhì)層；以及 從由所述光刻圖案曝光的區(qū)域中去除所述介電質(zhì)層以形成電路元件；
17.根據(jù)權(quán)利要求16所述的方法，其中所述電路元件是觸點(diǎn)。
18.根據(jù)權(quán)利要求11所述的方法，其中在所述條行中的所述周期性圖案的所述節(jié)距長度基本上等于在所述第一 SRAM單元區(qū)和在所述第二 SRAM單元區(qū)中的所述周期性圖案的所述節(jié)距長度。
19.根據(jù)權(quán)利要求11所述的方法，其中形成所述有源區(qū)域的所述步驟進(jìn)一步包括在位于所述條行和所述第一 SRAM單元區(qū)之間的第一半單元行和位于所述條行和所述第二 SRAM單元區(qū)之間的第二半單元行中形成有源區(qū)域。
20.根據(jù)權(quán)利要求11所述的方法，其中形成所述有源區(qū)域的所述步驟包括在針對聯(lián)阱的所述條行中形成至少一個(gè)有源區(qū)域以及在針對襯底抽頭的所述條行中形成至少一個(gè)有源區(qū)域。
【文檔編號】H01L27/11GK104134667SQ201410185171
【公開日】2014年11月5日 申請日期:2014年5月5日 優(yōu)先權(quán)日:2013年5月1日
【發(fā)明者】A·瑟哈德里, S·普倫茲, R·麥克馬倫 申請人:德克薩斯儀器股份有限公司