雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明公開了一種雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)及其制造方法，包括：雙面拋光的半導體襯底；位于半導體襯底正面的空腔，即犧牲層腔；一固定端位于半導體襯底正面而另一活動端向所述犧牲層腔內(nèi)部延伸的懸臂梁支撐結(jié)構(gòu)；位于懸臂梁支撐層上方的雙層壓電薄膜懸臂梁結(jié)構(gòu)；包裹懸臂梁結(jié)構(gòu)的釋放阻擋結(jié)構(gòu)。雙層懸臂梁傳感器結(jié)構(gòu)的制造采用表面犧牲層工藝，從半導體襯底正面釋放壓電懸臂梁結(jié)構(gòu)，與標準硅集成電路工藝充分兼容，工藝簡單受控，解決了體硅工藝用濕法腐蝕從襯底背面釋放懸臂梁存在的污染問題，提高了成品率。雙層壓電薄膜通過增大變形幅度增強了壓電效應(yīng)的靈敏度，提高了懸臂梁對外部激勵的響應(yīng)和信號輸出。
【專利說明】雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體【技術(shù)領(lǐng)域】，尤其是涉及一種雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)及其制造方法
【背景技術(shù)】
[0002]隨著半導體技術(shù)的迅速發(fā)展，集成電路與微機電系統(tǒng)MEMS結(jié)合的應(yīng)用異軍突起，成為一種全新的技術(shù)應(yīng)用。MEMS必須同時考慮多種物理場的混合作用，相對于傳統(tǒng)的機械，它們的尺寸更小，最大的不超過一個厘米，甚至僅僅為幾個微米，其厚度就更加微小。由MEMS制作的微傳感器、微執(zhí)行器、微型構(gòu)件、微機械光學器件、真空微電集成電路等產(chǎn)品在很多領(lǐng)域中都有著十分廣闊的應(yīng)用前景。
[0003]完整的MEMS是由微傳感器、微執(zhí)行器、信號處理和控制電路、通訊接口和電源等部件組成的一體化的微型器件系統(tǒng)。其目標是把信息的獲取、處理和執(zhí)行集成在一起，組成具有多功能的微型系統(tǒng)，集成于大尺寸系統(tǒng)中，從而大幅度地提高系統(tǒng)的自動化、智能化和可靠性水平。
[0004]壓電原理是實現(xiàn)微傳感器的一種新途徑。基于壓電效應(yīng)的傳感器。是一種自發(fā)電式和機電轉(zhuǎn)換式傳感器。它的微結(jié)構(gòu)由壓電材料制成。壓電材料受力后在表面產(chǎn)生電荷。此電荷經(jīng)電荷放大器和測量電路放大并變換成阻抗后就成為正比于所受外力的電量輸出。壓電式傳感器用于測量力和能等非電物理量的變換。它的優(yōu)點是頻帶寬、靈敏度高、信噪比高、結(jié)構(gòu)簡單、工作可靠和重量輕等。
[0005]目前，國際上多個研究機構(gòu)都已經(jīng)開展了對壓電薄膜微傳感器技術(shù)的研究，在壓電薄膜微器件的原理、結(jié)構(gòu)、性能等的理論分析方面已經(jīng)取得了一定的成果，但是真正可以在實際中應(yīng)用的壓電薄膜微傳感器卻很少，其關(guān)鍵問題:一是壓電薄膜的微細加工技術(shù)和壓電薄膜與硅集成電路工藝的兼容性問題尚未得到很好的解決；二是大部分的壓電傳感器采用體硅工藝，微結(jié)構(gòu)的釋放需采用硅襯底背面腐蝕工藝，該種工藝復(fù)雜難以控制，與目前普遍采用的集成電路工藝不兼容，而且易發(fā)生微結(jié)構(gòu)與襯底粘連的問題，導致成品率降低；三是大部分的壓電傳感器為便于加工生產(chǎn)，采用的是單壓電薄膜的結(jié)構(gòu)，限制了傳感器的靈敏度或執(zhí)行器的變形幅度，降低了懸臂梁對外部激勵的響應(yīng)以及信號的輸出。
[0006]為此，需要一種新的雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)及其制造方法，能夠與目前普遍采用的集成電路工藝兼容，不易發(fā)生微結(jié)構(gòu)一懸臂梁與襯底粘連，提高成品率，改善靈敏度以及對外部激勵的響應(yīng)和信號的輸出。
【發(fā)明內(nèi)容】
[0007]本發(fā)明解決的問題是提供一種雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)及其制造方法，能夠改善靈敏度以及對外部激勵的響應(yīng)和信號的輸出，并且與目前普遍采用的集成電路工藝充分兼容，避免發(fā)生微結(jié)構(gòu)一懸臂梁與襯底粘連，提高成品率。
[0008]為解決上述問題，本發(fā)明提供一種雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)包括:[0009]位于所述半導體襯底中的犧牲層腔；
[0010]懸臂梁支撐結(jié)構(gòu)，一固定端位于所述犧牲層腔外，另一活動端向犧牲層腔內(nèi)部延伸，并中止于犧牲層腔內(nèi)；
[0011]位于所述懸臂梁支撐結(jié)構(gòu)上方的懸臂梁結(jié)構(gòu)；
[0012]包裹懸臂梁結(jié)構(gòu)外周的釋放阻擋結(jié)構(gòu)；
[0013]其特征在于，所述犧牲層腔有位于所述半導體襯底正面的開口。
[0014]可選的，所述懸臂梁支撐結(jié)構(gòu)由多晶硅膜制成，厚度為I?2微米。
[0015]可選的，所述懸臂梁結(jié)構(gòu)由兩層壓電薄膜和三個電極組成。
[0016]可選的，所述壓電薄膜采用鋯鈦酸鉛P Z T材料，厚度為0.5微米?5微米。
[0017]可選的，所述電極由雙層金屬薄膜，特別是由金屬鉬Pt和金屬鈦Ti組成。
[0018]可選的，金屬鉬Pt的厚度為0.01微米?0.1微米。
[0019]可選的，金屬鈦Ti的厚度為0.01?0.05微米。
[0020]可選的，所述壓電薄膜與電極相互疊加排列。
[0021]可選的，所述釋放阻擋結(jié)構(gòu)是在懸臂梁結(jié)構(gòu)外周包裹一層氮化硅膜，厚度為0.05微米?0.1微米。
[0022]為解決上述問題，本發(fā)明還提供了一種雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)的制作方法，步驟包括:
[0023]提供雙面拋光的半導體襯底；
[0024]在所述半導體襯底正面上形成空腔；
[0025]在所述空腔內(nèi)形成并填充滿犧牲層膜，形成犧牲層腔；
[0026]在所述襯底正面形成懸臂梁支撐層；
[0027]在所述支撐層上方形成下電極；
[0028]在所述下電極上方形成下層壓電薄膜；
[0029]在所述下層壓電薄膜上方形成中電極；
[0030]在所述中間層電極上方形成上層壓電薄膜；
[0031 ] 在所述上層壓電薄膜上方形成上電極；
[0032]在所述半導體襯底上形成懸臂梁支撐結(jié)構(gòu)；
[0033]在所述半導體襯底表面形成釋放阻擋結(jié)構(gòu)，包裹位于所述壓電薄膜懸臂梁支撐結(jié)構(gòu)上方的所述懸臂梁結(jié)構(gòu)；
[0034]在所述犧牲層腔表面形成犧牲層釋放窗口 ；
[0035]去除犧牲層膜，釋放懸臂梁結(jié)構(gòu)。
[0036]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0037]本發(fā)明的技術(shù)方案中提供一種雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)，所述雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)包括位于所述半導體襯底并開口于襯底正面的犧牲層腔，一固定端位于所述犧牲層腔外，另一活動端向犧牲層腔內(nèi)部延伸的多晶硅材料的懸臂梁支撐結(jié)構(gòu)，位于所述懸臂梁支撐結(jié)構(gòu)上方的由壓電薄膜及電極構(gòu)成的懸臂梁結(jié)構(gòu)，以及覆蓋整個懸梁臂結(jié)構(gòu)的氮化硅釋放阻擋層。
[0038]本發(fā)明中犧牲層腔開口于半導體襯底正面，其優(yōu)點在于:一方面滿足了懸臂梁在壓電原理作用下發(fā)生形變時，即活動端發(fā)生位移時，有足夠的移動或伸展的空間；另一方面，正面開口使所述懸臂梁傳感器結(jié)構(gòu)都形成或搭建在襯底的正面，這與標準集成電路相似，因此懸臂梁傳感器結(jié)構(gòu)的制造就能夠借鑒并兼容集成電路的標準平面工藝來完成。
[0039]本發(fā)明所述懸臂梁傳感器結(jié)構(gòu)采用雙層壓電薄膜的疊加作為傳感器的微結(jié)構(gòu)。這種結(jié)構(gòu)與單層壓電薄膜的傳感器相比較，能增大變形幅度。在所述雙層壓電薄膜的上表面、中間、下表面分別連接有電極，這樣還能增加信號的采集密度和數(shù)量，從而達到增強傳感器靈敏度，提高信號的精準度的有益效果。
[0040]本發(fā)明所述雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)的最下層有多晶硅膜構(gòu)成的懸臂梁支撐結(jié)構(gòu)。多晶硅在集成電路工藝中被廣泛應(yīng)用，生長多晶硅在集成電路工藝中很是便利，使用多晶硅膜作為懸梁臂支撐結(jié)構(gòu)提高了懸臂梁傳感器制造與集成電路工藝的兼容性。由于使用多晶硅支撐，懸臂梁結(jié)構(gòu)能夠延伸并懸空在犧牲層腔內(nèi)部而不會塌陷并接觸到襯底，避免造成與襯底的粘連。
[0041]本發(fā)明所述雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)外周表面包裹有氮化硅的釋放阻擋結(jié)構(gòu)。由于本發(fā)明所述雙層壓電薄膜懸臂梁傳感器的犧牲層釋放途徑與現(xiàn)有的體硅工藝釋放的途徑不同，是自襯底正面的犧牲層腔開口向襯底外釋放，因此不僅需要防止微結(jié)構(gòu)與襯底的粘連，還需要防止釋放時由犧牲層腔向襯底以外涌動的能量將懸掛臂向外推開造成的折斷或其它不可逆的形變。通過將懸臂梁結(jié)構(gòu)包裹上一層氮化硅的釋放阻擋結(jié)構(gòu)就能增強懸臂梁的強度，降低折斷風險，提高成品率。同樣的，由于氮化硅是集成電路工藝中的常用介質(zhì)薄膜，選用氮化硅作為釋放阻擋結(jié)構(gòu)也提高了本發(fā)明與集成電路工藝的兼容性。
【專利附圖】
【附圖說明】
[0042]圖1至圖22是本發(fā)明雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)制造方法各步驟對應(yīng)的剖面結(jié)構(gòu)示意圖；
[0043]圖23是本發(fā)明雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)的俯視圖。
【具體實施方式】
[0044]通常壓電傳感器制造采用體硅工藝，微結(jié)構(gòu)的釋放需通過硅襯底背面進行腐蝕，工藝復(fù)雜難控制，與目前標準的集成電路工藝不兼容，需要添置專用設(shè)備以及專用的化學試劑進行腐蝕，而且易發(fā)生微結(jié)構(gòu)與襯底粘連的問題，導致成品率低。
[0045]為此，本發(fā)明提供一種雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)以及制造方法。所述雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)具有位于所述半導體襯底中的犧牲層腔，一固定端位于所述犧牲層腔外，另一活動端向犧牲層腔內(nèi)部延伸的懸臂梁支撐結(jié)構(gòu)，位于所述懸臂梁支撐結(jié)構(gòu)上方的由兩層壓電薄膜和三個電極組成懸臂梁結(jié)構(gòu)，整個懸臂梁結(jié)構(gòu)被釋放阻擋層包裹，所述犧牲層腔開口于所述半導體襯底的正面。由于犧牲層腔開口于半導體襯底正面，一方面滿足了懸臂梁在壓電原理作用下發(fā)生形變時，即活動端發(fā)生位移所需要的移動的空間，另一方面，正面開口使所述懸臂梁傳感器結(jié)構(gòu)的制造能夠采用標準的集成電路的平面工藝。
[0046]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細說明。
[0047]請參考圖1，示出了本發(fā)明實施例中，所提供的雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)的襯底為雙面拋光的半導體襯底100。
[0048]本實施例中，半導體襯底100的材料可以為N型襯底、P型襯底，而且對襯底的晶向以及電阻率也沒有限定。半導體襯底100的選擇可以根據(jù)與雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)集成一體的半導體器件的需要確定。本實施例以集成電路中普通的P型摻雜，晶向為100，電阻率8?12歐姆.厘米的硅襯底為例。
[0049]圖2至圖4，示出了本發(fā)明實施例中犧牲層腔的形成。采用光刻方法通過掩膜版將定義的犧牲層腔的圖形轉(zhuǎn)移到半導體襯底正面，再通過干法刻蝕工藝由反應(yīng)離子刻蝕在半導體正面形成犧牲層腔110。由于采用反應(yīng)離子刻蝕形成犧牲層腔，從而擺脫了現(xiàn)有技術(shù)的體硅工藝由于腐蝕晶向的限定而限制了襯底選擇這一局限性，使設(shè)計更加便利，其次通過調(diào)節(jié)刻蝕程序就能夠滿足犧牲層腔圖形以及腔體深度的多樣性，再次刻蝕形成犧牲層腔所消耗的襯底遠少于現(xiàn)有技術(shù)的體硅工藝，能夠?qū)崿F(xiàn)更好的器件支撐。
[0050]本實施例使用低壓化學氣相淀積SACVD方法進行犧牲層膜120淀積，使犧牲層膜120完全填充滿犧牲層腔110。犧牲層膜的材料采用流動性良好的氧化硅薄膜。本實施例中采用了硼磷玻璃BPSG。本發(fā)明也可以采用:硼玻璃BSG，磷玻璃PSG以及旋轉(zhuǎn)涂布玻璃SOG等集成電路工藝中的常用氧化硅薄膜作為犧牲層膜。
[0051]淀積后進行平坦化回流，以減緩淀積在襯底表面與犧牲層腔內(nèi)犧牲層膜的高度差。在圖3中，示出了本發(fā)明實施例中回流后犧牲層膜120的平整狀態(tài)?；亓髟跔t管中進行，溫度在850°C?900°C之間，時間為60分鐘?120分鐘。圖4中示出了本發(fā)明實施例中犧牲層膜120在平坦化回流后進行平坦化刻蝕的結(jié)果:去除襯底100表面的犧牲層膜120，保留犧牲層腔內(nèi)的犧牲層膜120。平坦化刻蝕是各向同性的干法刻蝕。刻蝕結(jié)果使犧牲層腔110內(nèi)的犧牲層膜120的頂部與半導體襯底100同處一個水平面。這對于隨后的電極和壓電薄膜的生長至關(guān)重要。
[0052]請參考圖5，示出了本發(fā)明實施例通過淀積多晶硅膜210，形成懸臂梁支撐層。多晶硅膜120的厚度為I微米?2微米。本實施例中的多晶硅膜，采用集成電路工藝中的非摻雜多晶，由低溫淀積工藝制成，淀積溫度在600oC至620oC之間。本發(fā)明的多晶硅膜也可以是磷烷摻雜或注入的低阻多晶，或者是與雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)集成一體的半導體器件所需要的多晶硅。
[0053]圖6至圖8，示出了本發(fā)明實施例下電極的形成。
[0054]本實施例采用光刻膠直接剝離工藝形成電極。需要說明的是，本實施例的上、中、下電極圖形相同，采用相同掩膜版，即電極掩膜版。使用電極掩膜版，經(jīng)過涂布光刻膠300a、曝光、顯影在多晶硅膜支撐層210上形成下電極圖形:在需要剝離下電極的區(qū)域保留光刻膠300a，需要形成下電極區(qū)域去除光刻膠。經(jīng)過前道平坦化回流和平坦化刻蝕工藝后，襯底表面不存在高度起伏落差，因此下電極光刻膠剝離工藝需要涂布的光刻膠較薄，優(yōu)選的，厚度為I微米。本實施例所述電極均為條狀圖形，一固定端位于犧牲層腔外圍，另一活動端延伸進入并中止與犧牲層腔內(nèi)部。
[0055]圖7示出了本發(fā)明實施例采用物理氣相淀積PVD方法淀積金屬薄膜作為下電極。淀積的金屬膜覆蓋整個襯底。需要說明的是，本實施例的上、中、下電極均由雙層金屬薄膜組成，分別是金屬鉬Pt和金屬鈦Ti。金屬鉬Pt的厚度為0.01微米?0.1微米，本發(fā)明選用的厚度為0.05微米。金屬鈦Ti的厚度為0.01?0.05微米，本發(fā)明選用的厚度為0.02微米。
[0056]隨后，將整個襯底浸入到丙酮溶液中進行光刻膠剝離，淀積在光刻膠上的金屬隨光刻膠的剝離被去除，沒有光刻膠覆蓋區(qū)域的金屬保留下來，形成下電極220a，如圖8所
/Jn ο
[0057]圖9至圖10，示出了本發(fā)明實施例下層壓電薄膜的形成。
[0058]本發(fā)明壓電薄膜為鋯鈦酸鉛P Z T材料，采用溶膠-凝膠方法制備壓電薄膜。鋯鈦酸鉛P z T薄膜覆蓋整個襯底，厚度為2微米。鋯鈦酸鉛P Z T薄膜的厚度與壓電薄膜的設(shè)計尺寸相關(guān)，厚度范圍在0.5微米?5微米之間。
[0059]通過掩膜版在鋯鈦酸鉛P Z T薄膜進行涂膠、曝光、顯影，并進行干法刻蝕形成下層壓電薄膜230a。本實施例的兩層壓電薄膜圖形相同，采用相同掩膜版，即壓電薄膜掩膜版。壓電薄膜圖形大于等于電極圖形，也是條狀圖形:一固定端位于犧牲層腔外圍，另一活動端延伸進入并中止與犧牲層腔內(nèi)部。本實施例下層壓電薄膜230a與下電極220a上下疊力口，下層壓電薄膜230a完全覆蓋下電極220a。
[0060]本實施例采用反應(yīng)離子刻蝕進行圖形化，反應(yīng)氣體是六氟化硫SF6、氯氣C12、氬氣Ar和氧氣02的混合氣體。
[0061]需要說明的是本發(fā)明還可以通過濺射法、金屬有機化合物熱分解法、金屬有機化學氣相沉積法和脈沖激光沉積法等其他方法制備壓電薄膜。
[0062]圖11至圖13，示出了本發(fā)明實施例中電極的形成。
[0063]與圖6至圖8的步驟相同采用光刻膠直接剝離工藝形成中電極圖形，通過電極掩膜版涂布光刻膠300b，并通過曝光、顯影，在下層壓電薄膜230a上形成中電極圖形。需要說明的是，用于中電極涂布的光刻膠厚度必須大于下電極220a和下層壓電薄膜230a膜厚的總和，以保證下電極220a和下層壓電薄膜230a圖形的兩個端頭截面都被光刻膠300b掩蔽，避免端頭截面因淀積有金屬造成下電極與中電極間的短路。本實施例中，光刻膠300b的涂布厚度為3.5?4微米。
[0064]重復(fù)采用物理氣相淀積PVD方法淀積雙層金屬薄膜，金屬鉬Pt厚度為0.05微米，金屬鈦Ti的厚度為0.02微米。隨后將整個襯底浸入到丙酮溶液中進行光刻膠剝離，淀積在光刻膠上的金屬隨光刻膠的剝離被去除，留下在下層壓電薄膜230a圖形上的金屬形成中電極圖形220b，如圖13所示。
[0065]圖14至圖15，重復(fù)使用溶膠-凝膠方法制備鋯鈦酸鉛P Z T薄膜，覆蓋整個襯底。薄膜厚度為2微米。采用壓電薄膜掩膜版對鋯鈦酸鉛P Z T薄膜進行涂膠、曝光、顯影，然后干法刻蝕工藝，并去光刻膠進行圖形化形成上層壓電薄膜220b。本實施例上層壓電薄膜220b與中電極220b上下疊加，上層壓電薄膜220b完全覆蓋中電極220b。本發(fā)明同樣可以采用濺射法、金屬有機化合物熱分解法、金屬有機化學氣相沉積法和脈沖激光沉積法等其他方法制備鋯鈦酸鉛P ZT作為壓電薄膜。
[0066]圖16至圖18，與下電極和中電極的形成相同，本發(fā)明實施例采用光刻膠直接剝離工藝在上層壓電薄膜上形成上電極圖形。需要說明的是，本實施例中，用于上電極涂布的光刻膠300c的厚度為5.5?6微米，大于下、中電極，以及雙層壓電薄膜厚度的總和，以保證下、中電極的兩個端頭截面被光刻膠300c掩蔽，從而避免金屬淀積到下、中電極的端頭截面造成的下、中電極之間的短路。[0067]繼續(xù)重復(fù)采用物理氣相淀積PVD方法淀積金屬薄膜作為上電極。上電極薄膜是雙層金屬薄膜，金屬鉬Pt厚度為0.05微米，金屬鈦Ti的厚度為0.02微米。隨后將整個襯底浸入到丙酮溶液中進行光刻膠剝離，淀積在光刻膠上的金屬隨光刻膠的剝離被去除，留下在上層壓電薄膜230ba圖形上的金屬形成上電極圖形220c，如圖18所示。
[0068]完成上述步驟后，本發(fā)明已經(jīng)完成在多晶硅膜支撐層210上方的3層電極220與雙層壓電薄膜230之間的 交叉疊放，具體方式為，上，中，下三個電極分別安置于上層壓電薄膜上表面，兩層壓電薄膜的中間，以及下層壓電薄膜下表面。所有圖形一固定端在犧牲層腔外，另一活動端延伸并中止于犧牲層腔內(nèi)部，形成懸臂梁結(jié)構(gòu)。
[0069]請參考圖19，形成懸臂梁支撐結(jié)構(gòu)。
[0070]使用掩膜版,通過六氟化硫SF6、氯氣C12、溴化氫HBr的混合氣體,采用反應(yīng)離子刻蝕進行圖形化，將暴露于壓電薄膜以及電極圖形以外區(qū)域的多晶硅膜去除，只留下由壓電薄膜以及電極圖形覆蓋并與襯底接觸部分的多晶硅膜，作為懸臂梁支持結(jié)構(gòu)。
[0071]請參考圖20，形成釋放阻擋結(jié)構(gòu)。
[0072]采用等離子增強化學氣相淀積PECVD的方法在襯底表面淀積一層氮化硅Si3N4,作為釋放懸臂梁結(jié)構(gòu)的阻擋層240。氮化硅覆蓋整個襯底，并包裹懸梁臂結(jié)構(gòu)的外周表面層。氮化硅厚度為0.05微米?0.1微米。本實施例采用表面犧牲層工藝，與現(xiàn)有技術(shù)不同，釋放途徑由襯底正面的犧牲層腔開口通向襯底外。犧牲層釋放時會形成從犧牲層腔向襯底以外的推力，需要防止該能量將懸臂梁結(jié)構(gòu)向外推開造成的折斷或其它不可逆的形變。同時氮化硅可以隔絕空氣中氧氣和濕氣對懸臂梁結(jié)構(gòu)的影響，防止金屬電極被氧化或腐蝕。
[0073]請參考圖21，形成懸臂梁結(jié)構(gòu)釋放窗口。
[0074]通過掩膜版形成懸臂梁結(jié)構(gòu)釋放窗口 250。用六氟化硫SF6、氧氣02的混合氣體，采用反應(yīng)離子刻蝕氮化硅，去除懸臂梁結(jié)構(gòu)釋放窗口 250位置的氮化硅。所述釋放窗口 250包含除懸臂梁結(jié)構(gòu)覆蓋區(qū)域以外的所有犧牲層腔110內(nèi)部區(qū)域。因為六氟化硫SF6、氧氣02的混合氣體對氮化硅與氧化硅的刻蝕選擇比大于20:1，所以刻蝕可以自停止與犧牲層膜120的頂部。
[0075]圖22，去除犧牲層，釋放懸臂梁結(jié)構(gòu)。
[0076]采用各向同性濕法腐蝕工藝去除犧牲層腔110內(nèi)的犧牲層膜120，釋放懸臂梁結(jié)構(gòu)。需要說明的是，采用各向同性濕法腐蝕工藝，腐蝕化學試劑可以在常用集成電路的化學試劑中選取。由于化學試劑有很強的腐蝕選擇性，其對于犧牲層膜的腐蝕速率是20?50倍于其對懸臂梁外周所覆蓋的多晶硅以及氮化硅的腐蝕速率，因此腐蝕在徹底去除犧牲層膜的同時不會對懸臂梁結(jié)構(gòu)本身以及氮化硅覆蓋的襯底表面造成損傷。
[0077]所述懸臂梁結(jié)構(gòu)，一端固定在犧牲層腔外，隨著犧牲層腔的排空，另一端懸空于犧牲層腔內(nèi)部，成為活動端。由于所述懸臂梁結(jié)構(gòu)底部有多晶硅的支撐結(jié)構(gòu)，外周又有氮化硅的阻擋層包裹，其強度有很大改善，足以抵抗?jié)穹ǜg犧牲層時，經(jīng)過釋放窗口 250的能量釋放。不易發(fā)生微結(jié)構(gòu)與襯底粘連，或者折斷等問題，有助于提高成品率。
[0078]請參考圖23，釋放后的懸臂梁結(jié)構(gòu)，被氮化硅和多晶硅包圍，有一固定端位于犧牲層腔外部，另一活動端延伸并中止在犧牲層腔內(nèi)部。
[0079]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。
【權(quán)利要求】
1.一種雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)，包括: 雙面拋光的半導體襯底； 位于所述半導體襯底中的犧牲層腔； 懸臂梁支撐結(jié)構(gòu)，一固定端位于所述犧牲層腔外，另一活動端向犧牲層腔內(nèi)部延伸，并中止于犧牲層腔內(nèi)； 位于所述懸臂梁支撐結(jié)構(gòu)上方的懸臂梁結(jié)構(gòu)； 包裹懸臂梁結(jié)構(gòu)外周的釋放阻擋結(jié)構(gòu)； 其特征在于，所述犧牲層腔有位于所述半導體襯底正面的開口。
2.如權(quán)利要求1所述的雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)，其特征在于，懸臂梁支撐結(jié)構(gòu)由多晶硅膜構(gòu)成，厚度為I微米?2微米。
3.如權(quán)利要求1所述的雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)，其特征在于，所述懸臂梁結(jié)構(gòu)由兩層壓電薄膜和三個電極組成。
4.如權(quán)利要求3所述的雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)，其特征在于，所述壓電薄膜采用鋯鈦酸鉛PZT材料，厚度為0.5微米?5微米。
5.如權(quán)利要求3所述的雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)，其特征在于，所述電極由雙層金屬薄膜組成，分別采用金屬鉬Pt和金屬鈦Ti。
6.如權(quán)利要求5所述的雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)，其特征在于，金屬鉬Pt的厚度為0.0l微米?0.1微米。
7.如權(quán)利要求5所述的雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)，其特征在于，金屬鈦Ti的厚度為0.01?0.05微米。
8.如權(quán)利要求3所述的雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)，其特征在于，所述壓電薄膜與電極相互疊加排列。
9.如權(quán)利要求1所述的雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)，其特征在于，所述懸臂梁結(jié)構(gòu)外周包裹的釋放阻擋結(jié)構(gòu)是一層氮化硅膜，厚度為0.05微米?0.1微米。
10.一種雙層壓電薄膜懸臂梁傳感器結(jié)構(gòu)的制造方法，其特征在于，包括: 提供雙面拋光的半導體襯底； 在所述半導體襯底正面上形成空腔； 在所述空腔內(nèi)形成并填充滿犧牲層膜，形成犧牲層腔； 在所述襯底正面形成懸臂梁支撐層； 在所述支撐層上方形成下電極； 在所述下電極上方形成下層壓電薄膜； 在所述下層壓電薄膜上方形成中電極； 在所述中間層電極上方形成上層壓電薄膜； 在所述上層壓電薄膜上方形成上電極； 在所述半導體襯底正面形成懸臂梁支撐結(jié)構(gòu)； 在所述半導體襯底表面形成釋放阻擋結(jié)構(gòu)，包裹位于所述壓電薄膜懸臂梁支撐結(jié)構(gòu)上方的所述懸臂梁結(jié)構(gòu)； 在所述犧牲層腔表面形成犧牲層釋放窗口； 去除犧牲層膜，釋放懸臂梁結(jié)構(gòu)。
【文檔編號】H01L41/113GK103985814SQ201410200445
【公開日】2014年8月13日 申請日期:2014年5月13日 優(yōu)先權(quán)日:2014年5月13日
【發(fā)明者】楊冰 申請人:上海集成電路研發(fā)中心有限公司