具有貫穿電極的半導(dǎo)體封裝及其制造方法
【專利摘要】本發(fā)明提供了具有貫穿電極的半導(dǎo)體封裝及其制造方法。該方法可以包括：設(shè)置包括第一電路層的第一基板；在第一基板的前表面上形成前模制層；研磨第一基板的背表面；形成穿透第一基板以電連接到第一電路層的第一貫穿電極；在第一基板的背表面上設(shè)置第二基板，第二基板包括電連接到第一貫穿電極的第二電路層；在第一基板的背表面上形成后模制層，后模制層包封第二基板；以及去除前模制層。
【專利說明】具有貫穿電極的半導(dǎo)體封裝及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明構(gòu)思涉及半導(dǎo)體，更具體地，涉及具有貫穿電極的半導(dǎo)體封裝及其制造方法。

【背景技術(shù)】
[0002]貫穿電極允許實(shí)現(xiàn)高性能半導(dǎo)體封裝。將貫穿電極應(yīng)用于半導(dǎo)體封裝通常導(dǎo)致研磨晶片，載體通過插置在載體和晶片之間的粘合層接合到該晶片。由于將貫穿電極應(yīng)用于半導(dǎo)體封裝需要載體工藝，所以存在諸如減小產(chǎn)率和增大成本的問題。


【發(fā)明內(nèi)容】

[0003]因此，示例實(shí)施方式的方面提供了一種半導(dǎo)體器件的制造方法，該方法包括:在晶片的前表面上設(shè)置包括第一有源層的基板；在第一有源層上形成第一模制層以向基板提供剛性，第一模制層包括聚合物材料；在形成第一模制層之后，通過去除基板的第一背表面而將基板減薄，以暴露第二背表面，在減薄期間，通過將第一模制層可去除地附接于保持裝置而沒有使用粘合劑，基板被固定就位；以及在減薄的基板上形成墊，該墊電連接到基板中的貫穿電極。
[0004]保持裝置可以被可去除地附接(attach)于第一模制層而沒有將保持裝置接合(bond)到第一模制層。
[0005]保持裝置可以被可去除地附接于第一模制層而沒有在保持裝置和第一模制層之間使用粘合劑。
[0006]將基板減薄可以包括使用機(jī)械工藝去除第一背表面。
[0007]將基板減薄可以包括研磨基板的第一背表面。
[0008]在示例實(shí)施方式中，該方法可以還包括在減薄的基板中形成貫穿電極。
[0009]在另一示例實(shí)施方式中，該方法可以還包括:在減薄的基板的第二背表面上層疊芯片，芯片的有源層面對減薄的基板的第二背表面。
[0010]在另一示例實(shí)施方式中，該方法可以還包括:在芯片上形成第二模制層來包封芯片，以向基板提供剛性；以及在形成第二模制層之后，去除第一模制層的至少一部分，以形成平滑的平面。
[0011]在一個示例實(shí)施方式中，該方法還包括:切割第一和第二模制層以及基板以形成半導(dǎo)體封裝，使得半導(dǎo)體封裝的第一模制層的寬度和半導(dǎo)體封裝的第二模制層的寬度中的任一個以及半導(dǎo)體封裝的基板的寬度基本大于芯片的寬度。
[0012]半導(dǎo)體封裝的第一模制層的寬度、半導(dǎo)體封裝的第二模制層的寬度以及半導(dǎo)體封裝的基板的寬度可以基本相同。
[0013]第二模制層可以沒有設(shè)置在芯片和基板之間。
[0014]在將基板減薄中，保持裝置可以是真空夾盤，該真空夾盤直接保持第一模制層并且與第一模制層直接接觸。
[0015]在第一模制層的至少一部分的去除中，第二模制層可以被真空夾盤直接保持并且可以與真空夾盤直接接觸。
[0016]第一模制層的熱膨脹系數(shù)(CTE)和基板的CTE可以在一個數(shù)量級之內(nèi)。
[0017]第一模制層的熱膨脹系數(shù)(CTE)和基板的CTE的比率可以在3至I的范圍內(nèi)。
[0018]第一有源層可以是電路層。
[0019]在示例實(shí)施方式中，存在一種半導(dǎo)體器件的制造方法，該方法包括:在晶片的前表面上設(shè)置包括第一有源層的基板；在第一有源層上形成第一模制層以向基板提供剛性，第一模制層包括聚合物材料；在形成第一模制層之后，通過去除基板的第一背表面而將基板減薄，以暴露第二背表面，在減薄期間，第一模制層被可去除地附接于保持裝置；在減薄的基板中形成貫穿電極，貫穿電極電連接到第一有源層；以及在減薄的基板上形成墊，該墊電連接到基板中的貫穿電極。
[0020]保持裝置可以被可去除地附接于第一模制層而沒有將保持裝置接合到第一模制層。
[0021]保持裝置可以被可去除地附接于第一模制層而沒有在保持裝置和第一模制層之間使用粘合劑。
[0022]將基板減薄可以包括使用機(jī)械工藝去除第一背表面。
[0023]將基板減薄可以包括研磨基板的第一背表面。
[0024]在示例實(shí)施方式中，該方法可以還包括:在減薄的基板的第二背表面上層疊芯片，芯片的有源層面對減薄的基板的第二背表面。
[0025]在另一示例實(shí)施方式中，該方法還包括:在芯片上形成第二模制層來包封芯片，以向基板提供剛性；以及在形成第二模制層之后去除第一模制層的至少一部分，以形成平滑的平面。
[0026]在另一示例實(shí)施方式中，該方法還包括:切割第一和第二模制層以及基板以形成半導(dǎo)體封裝，使得半導(dǎo)體封裝的第一模制層的寬度和半導(dǎo)體封裝的第二模制層的寬度中的任一個以及半導(dǎo)體封裝的基板的寬度基本大于芯片的寬度。
[0027]半導(dǎo)體封裝的第一模制層的寬度、半導(dǎo)體封裝的第二模制層的寬度以及半導(dǎo)體封裝的基板的寬度可以基本相同。
[0028]第二模制層可以沒有設(shè)置在芯片和基板之間。
[0029]在將基板減薄中，保持裝置可以是真空夾盤，該真空夾盤直接保持第一模制層并且與第一模制層直接接觸。
[0030]在第一模制層的至少一部分的去除中，第二模制層可以被真空夾盤直接保持并且可以與真空夾盤直接接觸。
[0031]第一模制層的熱膨脹系數(shù)(CTE)和基板的CTE可以在一個數(shù)量級之內(nèi)。
[0032]第一模制層的熱膨脹系數(shù)(CTE)和基板的CTE的比例可以在3至I的范圍內(nèi)。
[0033]在不例實(shí)施方式中，存在一種半導(dǎo)體器件，該半導(dǎo)體器件包括:第一模制層，包括第一聚合物材料；第一有源層，設(shè)置在第一模制層上；基板，設(shè)置在第一有源層上，基板具有形成在其中的貫穿電極，貫穿電極電連接到第一有源層；墊，形成在基板上并且電連接到貫穿電極；芯片，設(shè)置在基板上方，芯片的第二有源層面對基板并且電連接到墊；以及第二模制層，覆蓋芯片的至少一部分，第二模制層向基板提供剛性并且包括第二聚合物材料；其中基板的寬度大于芯片的寬度。
[0034]芯片可以被第二模制層包封。
[0035]基板的側(cè)壁和第一有源層的側(cè)壁可以沒有被第二模制層覆蓋。
[0036]第一模制層的熱膨脹系數(shù)(CTE)和所述基板的CTE可以在一個數(shù)量級之內(nèi)。
[0037]第一模制層的熱膨脹系數(shù)(CTE)和基板的CTE的比率可以在3至I的范圍內(nèi)。

【專利附圖】

【附圖說明】
[0038]發(fā)明構(gòu)思的示例性實(shí)施方式的上述及其他的特征將通過如附圖中示出的發(fā)明構(gòu)思的非限制性實(shí)施方式的更詳細(xì)描述而變得明顯，其中在不同的視圖中相同的附圖標(biāo)記始終指代相同的部件。附圖不一定按比例繪制，而是著重于示出發(fā)明構(gòu)思的原理。附圖中:
[0039]圖1A至IJ是截面圖，示出制造根據(jù)示例性實(shí)施方式的半導(dǎo)體封裝的方法；
[0040]圖1D是圖1B的變型示例性實(shí)施方式；
[0041]圖2A至2D是截面圖，示出制造根據(jù)示例性實(shí)施方式的半導(dǎo)體封裝的方法；
[0042]圖3A至3H是截面圖，示出制造根據(jù)示例性實(shí)施方式的半導(dǎo)體封裝的方法；
[0043]圖31和3J分別是圖3A和3G的變型示例性實(shí)施方式；
[0044]圖4A至4E是截面圖，示出制造根據(jù)示例性實(shí)施方式的半導(dǎo)體封裝的方法；
[0045]圖5A至5E是截面圖，示出制造根據(jù)示例性實(shí)施方式的半導(dǎo)體封裝的方法；
[0046]圖6A至6D是截面圖，示出制造根據(jù)示例性實(shí)施方式的半導(dǎo)體封裝的方法；
[0047]圖7A是示意框圖，示出包括根據(jù)示例性實(shí)施方式的半導(dǎo)體器件的存儲卡的示例；以及
[0048]圖7B是示意框圖，示出包括根據(jù)示例性實(shí)施方式的半導(dǎo)體器件的信息處理系統(tǒng)的示例。

【具體實(shí)施方式】
[0049]在下文中現(xiàn)在將參考附圖更充分地描述發(fā)明構(gòu)思的示例實(shí)施方式，在附圖中示出發(fā)明構(gòu)思的一些示例實(shí)施方式。然而，示例實(shí)施方式可以以許多不同的形式實(shí)現(xiàn)且不應(yīng)理解為限于在此闡述的實(shí)施方式；而是，提供這些實(shí)施方式使得此公開將徹底和完整，這些示例實(shí)施方式將向本領(lǐng)域的普通技術(shù)人員充分地傳達(dá)發(fā)明構(gòu)思的示例實(shí)施方式的范圍。在附圖中，為了清晰夸大了層和區(qū)域的厚度。在附圖中相同的附圖標(biāo)記表示相同的元件。在下文中，將結(jié)合附圖描述本發(fā)明的示例性實(shí)施方式。
[0050]圖1A至IJ是截面圖，示出制造根據(jù)示例性實(shí)施方式的半導(dǎo)體封裝的方法。圖1D是圖1B的變型示例性實(shí)施方式。
[0051]參考圖1A,可以提供晶片級芯片190,其包括形成在晶片101上的有源層。在不例性實(shí)施方式中，有源層是電路層103，但是不限于此。晶片101可包括具有前表面1la和第一背表面1lb的半導(dǎo)體基板(例如，硅基板)。至少一個凸塊105可以設(shè)置在晶片級芯片190的前表面1la上以電連接到電路層103。電路層103可包括集成電路，諸如存儲電路、邏輯電路和其組合，并且還包括電連接到電路層103內(nèi)的元件的至少一個前墊104。凸塊105可以直接或間接地聯(lián)接到前墊104以電連接到電路層103。
[0052]參考圖1B，前模制層111可以形成在晶片級芯片190上，晶片101可以被加工得更薄。例如，前模制層111可以形成在晶片101的前表面1la上，然后晶片101可以被研磨。在一些示例性實(shí)施方式中，晶片101的第一背表面1lb可以通過研磨機(jī)90被研磨，使得晶片101被前模制層111支撐。此晶片背部研磨工藝可減小晶片101的厚度以暴露第二背表面101c。在示例性實(shí)施方式中，晶片101可以利用諸如機(jī)械工藝的減薄工藝而減薄。在此說明書中，前表面1la可對應(yīng)于有源表面，第二背表面可對應(yīng)于無源表面。
[0053]前模制層111可具有足以向晶片101提供剛性或硬性的足夠厚度，所以晶片101不彎曲、折曲、變形等，并且晶片101在執(zhí)行晶片背部研磨工藝時被固定就位。在下文中，將提到彎曲，但是示例性實(shí)施方式不限于此，可包括折曲、變形、翹曲等。前模制層111可包括絕緣體諸如聚合物材料，例如，高分子物質(zhì)，諸如環(huán)氧樹脂。環(huán)氧樹脂可具有大約50至大約80ppm/°C的溫度膨脹系數(shù)(CTE)，構(gòu)成晶片101的硅可具有大約3ppm/°C的CTE。由于晶片101和前模制層111之間的CTE失配，晶片101可發(fā)生翹曲。因此，前模制層111可包括環(huán)氧填充物復(fù)合物，該環(huán)氧填充物復(fù)合物包括與硅石(例如，含量為大約80wt%)混合的環(huán)氧樹脂作為填充物并且具有大約5至7ppm/°C的CTE。前模制層111可具有類似于硅的CTE，使得可以防止或減小晶片101的翹曲。在示例性實(shí)施方式中，晶片101的CTE和前模制層111的CTE將處于同樣的數(shù)量級，例如，兩者的CTE將在l-10ppm/°C之間。備選地，前模制層111的CTE與晶片101的CTE的比率將在3至I的范圍內(nèi)。
[0054]在一些示例性實(shí)施方式中，在晶片背部研磨工藝期間，前模制層111可支撐晶片101，使得可不需要通過在晶片101和載體之間的粘合層將載體附接到晶片101。換句話說，在晶片背部研磨工藝期間，前模制層111可用作載體。此外，前模制層111可具有與晶片101的CTE類似的CTE，使得晶片101可以免于因翹曲導(dǎo)致的損壞。
[0055]在示例性實(shí)施方式中，前模制層111向包括電路層103和晶片101的整個晶片級芯片190提供剛性或硬性。在晶片研磨工藝中，晶片級芯片190，特別地，前模制層111被諸如真空夾盤的保持裝置或其他裝置保持以提供剛性或硬性從而防止彎曲。在示例性實(shí)施方式中，真空夾盤直接保持前模制層111并且直接接觸前模制層111。
[0056]保持裝置可以被可去除地附接于前模制層111而沒有使用粘合劑。在示例性實(shí)施方式中，保持裝置被可去除地附接而沒有將保持裝置接合到前模制層111。在另一示例性實(shí)施方式中，保持裝置可以被可去除地附接于前模制層111而沒有在保持裝置和前模制層111之間使用粘合劑。
[0057]參考圖1C，可以形成穿透晶片101以電連接到電路層103的至少一個貫穿電極121。換句話說，貫穿電極121可以是貫穿硅通孔(TSV)。例如，晶片101的無源表面1lc可以被干蝕刻或鉆孔以形成至少一個豎直孔120，豎直孔120可以用諸如鎢或銅的導(dǎo)體填充以形成貫穿電極121。構(gòu)成貫穿電極121的鎢或銅可以通過電鍍工藝或沉積工藝形成。至少一個背墊123可以進(jìn)一步形成在晶片101的無源表面1lc上以電連接到貫穿電極121。背墊123和貫穿電極121可以同時形成或分別形成。例如，可以執(zhí)行電鍍工藝以同時形成貫穿電極121和背墊123。在此情況下，背墊123和貫穿電極121可構(gòu)成單個結(jié)構(gòu)。作為另一示例，通過第一工藝(例如，電鍍工藝)可以形成貫穿電極121，此后，通過不同于第一工藝的第二工藝(例如，沉積工藝)可以形成背墊123。
[0058]備選地，如圖1D所示，晶片101可包括部分地穿透晶片101并且沒有達(dá)到第一背表面1lb的貫穿電極121。前模制層111可以形成在晶片101的前表面1la上，在晶片101通過前模制層111被支撐的狀態(tài)下，晶片101的第一背表面1lb可以通過研磨機(jī)90來研磨。可以執(zhí)行晶片背部研磨工藝以顯露出暴露貫穿電極121的第二背表面101c。如圖1C所示的背墊123可以形成在第二背表面1lc上以聯(lián)接到貫穿電極121。
[0059]在一些示例性實(shí)施方式中，如圖1C所示，在晶片背部研磨工藝之后(后通孔方案)可以形成貫穿電極121，或者如圖1D所示，在晶片背部研磨工藝之前(先通孔方案或中間通孔方案)可以形成貫穿電極121。如上所述，示例性實(shí)施方式可以與先通孔方案、中間通孔方案和后通孔方案中的任一個相適合。
[0060]參考圖1E，多個芯片200可以層疊在晶片級芯片190上。每個芯片200可包括具有有源表面201a和無源表面201c的基板201、設(shè)置在有源表面201a上的電路層203、以及形成在電路層203上以與其電連接的至少一個凸塊205。例如，芯片200可以以倒裝芯片方式層疊，使得基板201的有源表面201a面對晶片101的無源表面101c。晶片101可以倒置，使得無源表面1lc可面朝上。芯片200可以通過聯(lián)接到貫穿電極121的凸塊205電連接到晶片101的電路層103。芯片200的電路層203可包括集成電路，諸如存儲電路、邏輯電路和其組合。基板201可以是芯片級半導(dǎo)體晶片。芯片200的凸塊205可以與貫穿電極121豎直地對準(zhǔn)，或者可以沒有豎直地對準(zhǔn)。背墊123可以被再分布以將貫穿電極121電連接到與貫穿電極121沒有豎直地對準(zhǔn)的凸塊205。
[0061]參考圖1F，后模制層211可以形成在晶片101的無源表面1lc上以包封芯片200，并且可以去除前模制層111。在示例性實(shí)施方式中，后模制層211向包括晶片101的所得結(jié)構(gòu)提供剛性。后模制層211可包括絕緣體諸如聚合物材料，并且可包括與前模制層111相同或類似的環(huán)氧填充物復(fù)合物。前模制層111可以通過研磨工藝、化學(xué)機(jī)械拋光工藝或蝕刻工藝而被去除。在示例性實(shí)施方式中，由此形成平滑的平面。在一些示例性實(shí)施方式中，前模制層111可以通過研磨機(jī)90被研磨，直到一部分凸塊105被暴露。因此，有源表面1la或電路層103可以覆蓋有被部分地去除的前模制層111，還填充相鄰的凸塊105之間的空間。如圖1B中所描述，當(dāng)前模制層111正在被研磨時，諸如真空夾盤的保持裝置或其他裝置可以以類似的方式被可去除地附接于后模制層211。在示例性實(shí)施方式中，真空夾盤直接保持后1吳制層211并且直接接觸后|吳制層211。
[0062]參考圖1G，至少一個第二凸塊107可以附接于至少一個凸塊105以形成至少一個外部端子109。第二凸塊107可以通過回流提供在凸塊105上的焊膏而形成。焊膏可以通過蒸發(fā)工藝、電解電鍍工藝、無電鍍工藝、落球工藝(ball drop process)、絲網(wǎng)印刷工藝等來提供。通過上述工藝，可以制造包括層疊在晶片級芯片190上的多個芯片200的晶片級封裝I。如后文所述，晶片級封裝I可以被選擇性封裝。
[0063]參考圖1H，可以在晶片級封裝I上執(zhí)行切割工藝。例如，刀片95或激光可將相鄰的芯片200之間的后模制層211、晶片101和前模制層111分開。由于切割工藝，晶片級芯片190可以分成多個芯片100，如圖1I所示。
[0064]參考圖1I，切割工藝可將晶片級封裝I分成包括層疊在芯片100 (被稱為主芯片)上的芯片200 (被稱為從芯片)的多個芯片級半導(dǎo)體封裝11。主芯片100可具有大于從芯片200的寬度。主芯片100可以通過在晶片101上執(zhí)行的切割工藝形成，使得主芯片100的橫側(cè)面10s可以被暴露。不同地，從芯片200可以被后模制層211包封，使得從芯片200的橫側(cè)面200s可以不被暴露。前模制層111可用作保護(hù)層以覆蓋主芯片100的電路層103。在示例性實(shí)施方式中，形成晶片級封裝I，使得前模制層111的寬度和后模制層211的寬度中的任一個以及晶片級封裝I的切割晶片101的寬度基本大于從芯片200的寬度。在另一示例性實(shí)施方式中，前模制層111的寬度、后模制層211的寬度、以及晶片級封裝I的切割晶片101的寬度基本相同。
[0065]根據(jù)本發(fā)明的實(shí)施方式，半導(dǎo)體封裝11可具有背部對前部的結(jié)構(gòu)，其中主芯片100的無源表面1lc (或背側(cè))面對從芯片200的有源表面201a (或前側(cè))。從芯片200的凸塊205可以聯(lián)接到主芯片100的貫穿電極121，這可將從芯片200電連接到主芯片100。外部端子109可從前模制層111突出以將半導(dǎo)體封裝11容易地電連接到任何電設(shè)備，諸如半導(dǎo)體芯片、半導(dǎo)體封裝、印刷電路板、模塊基板等。在一個示例性實(shí)施方式中，后模制層211沒有設(shè)置在從芯片200與切割晶片101之間。
[0066]參考圖1J，半導(dǎo)體封裝11可以安裝在封裝基板80上以制造半導(dǎo)體封裝12。例如，通過在諸如印刷電路板的封裝基板80的前表面80a上安裝半導(dǎo)體封裝11并且形成外部模制層83以包封半導(dǎo)體封裝11，可以制造半導(dǎo)體封裝12。至少一個焊球85可以附接于封裝基板80的背表面80b。主芯片100可以被前模制層111、后模制層211和外部模制層83包封。從芯片200可以被后模制層211和包圍后模制層211的外部模制層83 二重包封。半導(dǎo)體封裝11可以通過外部端子109電連接到封裝基板80，并且通過焊球85電連接到任何電設(shè)備(例如，半導(dǎo)體芯片、半導(dǎo)體封裝、模塊基板)。
[0067]圖2A至2D是截面圖，示出制造根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體封裝的方法。為了簡要的描述，前面描述的元件可以通過相似或相同的附圖標(biāo)記來標(biāo)識，而不對其重復(fù)的描述進(jìn)行重復(fù)。
[0068]參考圖2A，多個芯片200可以層疊在晶片級芯片190上，前模制層111可以被去除。例如，與參考圖1A至IF的描述相同或相似，前模制層111可以形成在晶片101的有源表面1la上，然后晶片101可以被研磨，可以形成貫穿電極121和背墊123，然后多個芯片200可以以倒裝芯片方式安裝在晶片101的無源表面1lc上，之后，后模制層211可以形成為包封芯片200，然后可以去除前模制層111。在一些實(shí)施方式中，能夠化學(xué)上選擇性蝕刻的前模制層111可以被提供以去除前模制層111。
[0069]參考圖2B，前模制層111的去除可制成晶片級封裝2，該晶片級封裝2包括以倒裝芯片方式安裝在晶片101的無源表面1lC上的多個芯片200。在一些實(shí)施方式中，前模制層111可以被完全地去除以使得凸塊105被完全暴露。備選地，前模制層111可以被部分地去除以保留在有源表面1la或電路層103上。在此情況下，保留的前模制層111可具有比凸塊105的高度小的厚度，使得凸塊105可以從保留的前模制層111突出。
[0070]參考圖2C，晶片級封裝2可以被分成包括層疊在主芯片100上的從芯片200的多個半導(dǎo)體封裝21。半導(dǎo)體封裝21可具有背部對前部的結(jié)構(gòu)，其中主芯片100的無源表面1lc (或背側(cè))面對從芯片200的有源表面201a (或前側(cè))。在一些實(shí)施方式中，凸塊105可以突出而使得可以不需要形成附接于凸塊105的第二凸塊。
[0071]參考圖2D，半導(dǎo)體封裝21可以安裝在封裝基板80 (例如，印刷電路板)的前表面80a上，外部模制層83可以形成為包封半導(dǎo)體封裝21，這制成半導(dǎo)體封裝22。主芯片100可以被后模制層211和外部模制層83包封。從芯片200可以被后模制層211和外部模制層83 二重模制。
[0072]圖3A至3H是截面圖，示出制造根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體封裝的方法。圖31和3J分別是圖3A和3G的變型示例性實(shí)施方式。為了簡要的描述，前面描述的元件可以通過相似或相同的附圖標(biāo)記來標(biāo)識，而不對其重復(fù)的描述進(jìn)行重復(fù)。
[0073]參考圖3A，多個芯片200可以層疊在晶片級芯片190上。例如，與參考圖1A至IE的描述相同或相似，前模制層111可以形成在晶片101的有源表面1la上，然后晶片101可以被研磨，此后可以形成貫穿電極121和背墊123，然后多個芯片200可以安裝在晶片101的無源表面1lc上。芯片200可包括包含前表面201a和第一背表面201b的基板201、設(shè)置在基板201上的電路層203、以及設(shè)置在電路層203上的凸塊205。芯片200可以以倒裝芯片方式安裝在晶片101的無源表面1lc上并且通過聯(lián)接到貫穿電極121的凸塊205電連接到晶片101的電路層103。
[0074]參考圖3B，后模制層211可以形成在晶片級芯片190上，然后芯片200可以被減薄。例如，后模制層211可以形成在晶片級芯片190上以便包封芯片200，然后芯片200可以被研磨。后模制層211可以覆蓋或暴露芯片200的第一背表面201b。芯片200可以通過利用研磨機(jī)90的研磨工藝或化學(xué)機(jī)械拋光工藝而被研磨。由于芯片200的研磨，芯片200的第一背表面201b可以被研磨以顯露第二表面201c (被稱為無源表面)。后模制層211可以與芯片200 —起被研磨，以具有包封芯片200的形狀，但是暴露出芯片200的無源表面201c。后模制層211可填充相鄰的芯片200之間和芯片200與晶片101之間的空間。
[0075]參考圖3C，至少一個貫穿電極221可以形成為穿透芯片200的基板201以電連接到電路層203。例如，芯片200的無源表面201c可以被干蝕刻或鉆孔以形成至少一個豎直孔220，該豎直孔220可以用諸如鎢或銅的導(dǎo)體填充以形成貫穿電極221。構(gòu)成貫穿電極221的鎢或銅可以通過電鍍工藝或沉積工藝形成。至少一個背墊223可以進(jìn)一步形成在芯片200的無源表面201c上以連接到貫穿電極221。背墊223和貫穿電極221可以使用相同的工藝(例如，電鍍工藝)同時形成。因此，背墊223和貫穿電極221可構(gòu)成單個結(jié)構(gòu)。備選地，背墊223和貫穿電極221可以使用不同的工藝分別形成。不同地，芯片200可包括通過先通孔或中間通孔方案形成的貫穿電極221，如圖1D所示。在此情況下，芯片200可以被研磨以暴露貫穿電極221，然后背墊223可以形成為聯(lián)接到貫穿電極221。
[0076]參考圖3D，多個芯片300可以安裝在芯片200s的無源表面201c上。芯片200 (被稱為第一從芯片)和芯片300 (被稱為第二從芯片)可以對應(yīng)。第二從芯片300可包括包含有源表面301a和無源表面301c的基板301、設(shè)置在基板301上的電路層303、以及設(shè)置在電路層303上的至少一個凸塊305。第二從芯片300可以以倒裝芯片方式安裝在第一從芯片200的無源表面201c上，凸塊305可以聯(lián)接到貫穿電極221，這可將第二從芯片300電連接到第一從芯片200。第二從芯片300的電路層303可包括諸如存儲電路、邏輯電路和其組合的集成電路。第二從芯片300的基板301可以是芯片級半導(dǎo)體晶片。
[0077]參考圖3E，第二后模制層311可以形成為包封第二從芯片300，然后可以去除前模制層111。例如，前模制層111可以通過研磨機(jī)90被研磨以暴露凸塊105。前模制層111的一部分可保留在晶片101的有源表面1la上并且填充相鄰的凸塊105之間的空間。備選地，前模制層111可以使用化學(xué)品被完全地去除，如圖2A所示。不同地，前模制層111可保留在晶片101的有源表面1la上，如圖2B所示。在此情況下，凸塊105可從保留的前模制層111關(guān)出。
[0078]參考圖3F，通過將第二凸塊107附接于凸塊105以形成外部端子109可以制造晶片級封裝3。晶片級封裝3可包括以倒裝芯片方式安裝在晶片級芯片190上的第一和第二從芯片200和300。
[0079]參考圖3G，可以在晶片級封裝3上執(zhí)行切割工藝。切割工藝可將晶片級封裝3分成包括以倒裝芯片方式安裝在主芯片100上的第一和第二從芯片200和300的多個半導(dǎo)體封裝31。當(dāng)執(zhí)行切割工藝時，晶片101可以被分成多個主芯片100。半導(dǎo)體封裝31可具有在主芯片100和第一從芯片200之間的第一背部對前部的結(jié)構(gòu)以及在第一從芯片200和第二從芯片300之間的第二背部對前部的結(jié)構(gòu)。第一從芯片200的凸塊205可以聯(lián)接到主芯片100的貫穿電極121，這將第一從芯片200電連接到主芯片100。第二從芯片300的凸塊305可以聯(lián)接到第一從芯片200的貫穿電極221，這將第二從芯片300電連接到第一從芯片200。
[0080]主芯片100可具有大于第一和第二從芯片200和300的寬度。第一從芯片200可具有與第二從芯片300相同或相似的寬度。主芯片100可以通過在晶片101上執(zhí)行的切割工藝形成，使得主芯片100的橫側(cè)面10s可以被暴露。不同地，第一從芯片200可以被后模制層211包封,第二從芯片300可以被第二后模制層311包封,使得第一從芯片200和第二從芯片300的橫側(cè)面200s和300s可以不被暴露。
[0081]參考圖3H，半導(dǎo)體封裝31可以安裝在封裝基板80 (例如，印刷電路板)的前表面80a上，外部模制層83可以形成為包封半導(dǎo)體封裝31，這制成半導(dǎo)體封裝32。主芯片100可以被后模制層211、第二后模制層311和外部模制層83包封。第一從芯片200可以被圍繞后模制層211和第二后模制層311的外部模制層83模制。第二從芯片300可以被第二后模制層311和外部模制層83 二重包封。
[0082]備選地，如圖31所不，上部晶片級芯片290可以層置在晶片級芯片190上。上部晶片級芯片290可包括其上設(shè)置有電路層203和凸塊205的上部晶片201。在上部晶片201的有源表面201a面對晶片101的無源表面1lc的狀態(tài)下，上部晶片201可以層置在晶片101上。上部晶片201的第一背表面201b可以被研磨以顯露無源表面201c,如圖3B所不。
[0083]與如圖3B至3G所示的相同或相似的工藝可以被執(zhí)行以制造半導(dǎo)體封裝31a，其包括以倒裝芯片方式層疊在主芯片100上的第一從芯片200和第二從芯片300。主芯片100可以通過在晶片101上執(zhí)行的切割工藝形成，使得主芯片100的橫側(cè)面10s可以被暴露。相似地，第一從芯片200可以通過在上部晶片201上執(zhí)行的切割工藝形成，使得第一從芯片200的橫側(cè)面200s可以被暴露。不同地，第二從芯片300可以通過第二后模制層311被包封，使得第二從芯片300的橫側(cè)面300s可以不被暴露。與如圖3H所示的半導(dǎo)體封裝32相同或相似地，半導(dǎo)體封裝31a可以安裝在封裝基板80上并且被外部模制層83包封。
[0084]圖4A至4E是截面圖，示出制造根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體封裝的方法。為了簡要的描述，前面描述的元件可以通過相似或相同的附圖標(biāo)記來標(biāo)識，而不對其重復(fù)的描述進(jìn)行重復(fù)。
[0085]參考圖4A，多個半導(dǎo)體封裝11可以層疊在晶片級芯片190上。例如，與參考圖1A至IC的描述相同或相似地，前模制層111可以形成在晶片101的有源表面1la上，然后晶片101可以被研磨，此后可以形成貫穿電極121和背墊123。圖1I的多個半導(dǎo)體封裝11可以層疊在晶片101的無源表面1lc上。半導(dǎo)體封裝11的外部端子109可以聯(lián)接到晶片級芯片190的貫穿電極121，使得半導(dǎo)體封裝11可以電連接到晶片級芯片190。
[0086]參考圖4B，后模制層211可以形成在晶片101的無源表面1lc上以包封半導(dǎo)體封裝11，然后前模制層111可以被去除。前模制層111可以通過使用研磨機(jī)90的研磨工藝或使用化學(xué)品的蝕刻工藝而被去除。例如，前模制層111可以通過研磨機(jī)90被研磨，凸塊105可以通過研磨的前模制層111而被暴露。
[0087]參考圖4C，第二凸塊107可以附接于凸塊105以形成外部端子109a，這可制成晶片級封裝4。晶片級封裝4可包括安裝在晶片級芯片190上的多個半導(dǎo)體封裝11。
[0088]參考圖4D，可以在晶片級封裝4上執(zhí)行切割工藝以制造包括安裝在主芯片100上的半導(dǎo)體封裝11的半導(dǎo)體封裝41，該主芯片100由分開的晶片101形成。在一些實(shí)施方式中，主芯片100的橫側(cè)面10s可以被暴露,半導(dǎo)體封裝11可以通過后模制層211被包封。
[0089]參考圖4E，半導(dǎo)體封裝41可以安裝在封裝基板80 (例如，印刷電路板)的前表面80a上,外部模制層83可以形成為包封半導(dǎo)體封裝41,這制成半導(dǎo)體封裝42。主芯片100可以通過前模制層111、后模制層211和外部模制層83被包封。半導(dǎo)體封裝11可以通過后模制層211和模制后模制層211的外部模制層83而被二重地模制。
[0090]圖5A至5E是截面圖，示出制造根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體封裝的方法。為了簡要的描述，前面描述的元件可以通過相似或相同的附圖標(biāo)記來標(biāo)識，而不對其重復(fù)的描述進(jìn)行重復(fù)。
[0091 ] 參考圖5A，上部晶片級封裝295可以層疊在晶片級封裝190上。例如，與參考圖1A至IC的描述相同或相似，前模制層111可以形成在晶片101的有源表面1la上，晶片101可以被研磨，然后可以形成貫穿電極121和背墊123。具有電路層253的晶片251 (被稱為上部晶片)可以層疊在晶片101 (被稱為下部晶片)的無源表面1lc上。上部晶片251可包括具有有源表面251a和無源表面251c的半導(dǎo)體基板(例如，硅基板)。至少一個凸塊255可以設(shè)置在上部晶片251的有源表面251a上以電連接到電路層253。在上部晶片251的有源表面251a面對下部晶片101的無源表面1lc的狀態(tài)下，上部晶片251可以層疊在下部晶片101上。
[0092]參考圖5B，后模制層211可以形成在下部晶片101的無源表面1lc上以包封上部晶片級芯片295，然后前模制層111可以被去除。前模制層111可以通過研磨機(jī)90被研磨直到凸塊105被暴露。備選地，前模制層111可以使用化學(xué)品被完全地去除，如圖2A所示。不同地，前模制層111可保留在下部晶片101的有源表面1la上，如圖2B所示。
[0093]參考圖5C，第二凸塊107可以附接于凸塊105以形成外部端子109。通過上文提到的工藝，可以制造包括上部晶片級芯片295的晶片級封裝5，該上部晶片級芯片295通過后豐旲制層211被|吳制并且層置在晶片級芯片190上。
[0094]參考圖5D，可以在晶片級封裝5上執(zhí)行切割工藝以制造包括從芯片250的半導(dǎo)體封裝51，該從芯片250由分開的上部晶片251形成并且安裝在主芯片100上。主芯片100的橫側(cè)面10s可以被暴露，從芯片250的橫側(cè)面250s也可以被暴露。
[0095]參考圖5E，半導(dǎo)體封裝51可以安裝在封裝基板80 (例如，印刷電路板)的前表面80a上，外部模制層83可以形成為包封半導(dǎo)體封裝51，這制成半導(dǎo)體封裝52。主芯片100可以被前模制層111、后模制層211和外部模制層83包封。從芯片250可以被后模制層211和外部模制層83圍繞。
[0096]圖6A至6D是截面圖，示出制造根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體封裝的方法。為了簡要的描述，前面描述的元件可以通過相似或相同的附圖標(biāo)記來標(biāo)識，而不對其重復(fù)的描述進(jìn)行重復(fù)。
[0097]參考圖6A，多個芯片200可以層疊在晶片級芯片190上。例如，與參考圖1A至IE的描述相同或相似，前模制層111可以形成在晶片101的有源表面1la上，然后晶片101可以被研磨，此后可以形成貫穿電極121和背墊123，然后多個芯片200可以安裝在晶片101的無源表面1lc上。在一些實(shí)施方式中，晶片級芯片190可以不包括設(shè)置在晶片101的有源表面1la上以電連接到前墊104的凸塊。
[0098]參考圖6B，后模制層211可以形成在晶片級芯片190上，然后前模制層111可以通過研磨工藝、化學(xué)機(jī)械拋光工藝或蝕刻工藝而被去除。在一些實(shí)施方式中，前模制層111可以通過研磨機(jī)90被研磨直到前墊104被暴露。
[0099]參考圖6C，前模制層111的去除可制成包括層疊在晶片級芯片190上的多個芯片200的晶片級封裝6。凸塊205可以聯(lián)接到貫穿電極121，使得芯片200可以電連接到晶片級芯片190。
[0100]參考圖6D，可以在晶片級封裝6上執(zhí)行切割工藝以形成多個芯片層疊195。芯片層疊195可以安裝在封裝基板70上(例如，印刷電路板)以制造半導(dǎo)體封裝61。例如，焊盤74可以形成為聯(lián)接到前墊104，芯片層疊195可以安裝在封裝基板70的前表面70a上。粘合層71可以插置在芯片層疊195和封裝基板70之間。芯片層疊195可包括以倒裝芯片方式層疊在主芯片100上的從芯片200，該主芯片100由分開的晶片101形成。
[0101]至少一個焊球75可以附接于封裝基板70的背表面70b。在一些實(shí)施方式中，封裝基板70可包括使芯片層疊195的中心部分露出的窗口 70w。芯片層疊195可以通過穿過窗口 7Ow以聯(lián)接到焊盤74的接合線72而電連接到封裝基板70。窗口 70w可以被包封接合線72的模制層73填充。接合線72可以通過模制層73而被固定并且被保護(hù)。
[0102]圖7A是示意框圖，示出包括根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體封裝的存儲卡的示例。圖7B是示意框圖，示出包括根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體封裝的信息處理系統(tǒng)的示例。
[0103]參考圖7A，包括根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體器件I的半導(dǎo)體存儲器1210(例如，快閃存儲器件)適用于存儲卡1200。例如，存儲卡1200可包括主要控制主機(jī)1230和半導(dǎo)體存儲器1210之間的數(shù)據(jù)交換的存儲控制器1220。隨機(jī)存取存儲器(RAM) 1221(例如，靜態(tài)隨機(jī)存取存儲器(SRAM))被用作中央處理器(CPU) 1222的工作存儲器。主機(jī)接口 1223具有連接到存儲卡1200的主機(jī)的數(shù)據(jù)交換協(xié)議。糾錯編碼塊1224檢測和糾正從多位半導(dǎo)體存儲器1210讀取的數(shù)據(jù)的錯誤。存儲器接口 1225與根據(jù)示例實(shí)施方式的半導(dǎo)體存儲器1210進(jìn)行接口。中央處理器(CPU) 1222主要控制存儲控制器1220的數(shù)據(jù)交換。半導(dǎo)體存儲器1210可包括根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的至少一個半導(dǎo)體封裝。
[0104]參考圖7B，信息處理系統(tǒng)1300可包括具有根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的至少一個半導(dǎo)體封裝的存儲系統(tǒng)1310。信息處理系統(tǒng)1300包括移動裝置或計(jì)算機(jī)。例如，信息處理系統(tǒng)1300可包括調(diào)制解調(diào)器1320、中央處理器1330、RAMl340和用戶接口 1350，其經(jīng)由系統(tǒng)總線1360電連接到存儲系統(tǒng)1310。存儲系統(tǒng)1310可包括存儲器1311和存儲控制器1312，并具有與圖7A中的存儲卡1200基本相同的構(gòu)造。存儲系統(tǒng)1310存儲通過中央處理器1330處理的數(shù)據(jù)或從外部輸入的數(shù)據(jù)。信息處理系統(tǒng)1300可以被提供為存儲卡、固態(tài)盤、半導(dǎo)體器件盤、照相機(jī)圖像傳感器及其他應(yīng)用芯片組。在一些實(shí)施方式中，存儲系統(tǒng)1310可以被用作固態(tài)驅(qū)動器(SSD)的一部分，在此情況下，信息處理系統(tǒng)1300可在存儲系統(tǒng)1310中穩(wěn)定并且可靠地存儲大量的數(shù)據(jù)。
[0105]根據(jù)本發(fā)明的實(shí)施方式，當(dāng)執(zhí)行晶片研磨工藝時，不需要載體的附接和分離，使得提高產(chǎn)率并且減少工藝成本。由于模制層具有類似于晶片的溫度膨脹系數(shù)(CTE)，所以可以防止或減小晶片的翹曲并且可以抑制工藝劣勢。本發(fā)明適合于先通孔、中間通孔和后通孔中的任一個。
[0106]雖然已經(jīng)結(jié)合附圖中示出的本發(fā)明的實(shí)施方式描述了本發(fā)明，但是本發(fā)明不限于此。對本領(lǐng)域技術(shù)人員而言顯然的是，可以對其作出各種替換、變型和改變，而沒有脫離本發(fā)明的范圍和精神。
[0107]本申請要求2013年6月21日提交的韓國專利申請N0.10-2013-0071775的優(yōu)先權(quán)，其全部內(nèi)容通過引用結(jié)合于此。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制造方法，該方法包括: 在晶片的前表面上設(shè)置包括第一有源層的基板； 在所述第一有源層上形成第一模制層以向所述基板提供剛性，所述第一模制層包括聚合物材料； 在形成所述第一模制層之后，通過去除所述基板的第一背表面而將所述基板減薄以暴露第二背表面，在所述減薄期間，通過將所述第一模制層可去除地附接于保持裝置而沒有使用粘合劑，所述基板被固定就位；以及 在減薄的基板上形成墊，所述墊電連接到所述基板中的貫穿電極。
2.如權(quán)利要求1所述的方法，其中所述保持裝置被可去除地附接于所述第一模制層而沒有將所述保持裝置接合到所述第一模制層。
3.如權(quán)利要求1所述的方法，其中所述保持裝置被可去除地附接于所述第一模制層而沒有在所述保持裝置和所述第一模制層之間使用粘合劑。
4.如權(quán)利要求1所述的方法，其中將所述基板減薄包括使用機(jī)械工藝去除所述第一背表面。
5.如權(quán)利要求1所述的方法，其中將所述基板減薄包括研磨所述基板的所述第一背表面。
6.如權(quán)利要求4所述的方法，還包括:在所述減薄的基板中形成所述貫穿電極。
7.如權(quán)利要求6所述的方法，還包括: 在所述減薄的基板的所述第二背表面上層疊芯片，所述芯片的有源層面對所述減薄的基板的所述第二背表面。
8.如權(quán)利要求7所述的方法，還包括: 在所述芯片上形成第二模制層來包封所述芯片，以向所述基板提供剛性；以及 在形成所述第二模制層之后，去除所述第一模制層的至少一部分，以形成平滑的平面。
9.如權(quán)利要求8所述的方法，還包括: 切割所述第一和第二模制層以及所述基板以形成半導(dǎo)體封裝，使得所述半導(dǎo)體封裝的所述第一模制層的寬度和所述半導(dǎo)體封裝的所述第二模制層的寬度中的任一個以及所述半導(dǎo)體封裝的所述基板的寬度大于所述芯片的寬度。
10.如權(quán)利要求9所述的方法，其中所述半導(dǎo)體封裝的所述第一模制層的寬度、所述半導(dǎo)體封裝的所述第二模制層的寬度以及所述半導(dǎo)體封裝的所述基板的寬度基本相同。
11.如權(quán)利要求9所述的方法，其中所述第二模制層沒有設(shè)置在所述芯片和所述基板之間。
12.如權(quán)利要求1所述的方法，其中在所述基板的減薄中，所述保持裝置是真空夾盤，所述真空夾盤直接保持所述第一模制層并且與所述第一模制層直接接觸。
13.如權(quán)利要求8所述的方法，其中在所述第一模制層的至少一部分的去除中，所述第二模制層被真空夾盤直接保持并且與所述真空夾盤直接接觸。
14.如權(quán)利要求1所述的方法，其中所述第一模制層的熱膨脹系數(shù)(CTE)和所述基板的熱膨脹系數(shù)在一個數(shù)量級之內(nèi)。
15.如權(quán)利要求1所述的方法，其中所述第一模制層的熱膨脹系數(shù)(CTE)和所述基板的熱膨脹系數(shù)的比率在3至I的范圍內(nèi)。
16.如權(quán)利要求1所述的方法，其中所述第一有源層是電路層。
17.一種半導(dǎo)體器件的制造方法，該方法包括: 在晶片的前表面上設(shè)置包括第一有源層的基板； 在所述第一有源層上形成第一模制層以向所述基板提供剛性，所述第一模制層包括聚合物材料； 在形成所述第一模制層之后，通過去除所述基板的第一背表面而將所述基板減薄，以暴露第二背表面，在所述減薄期間，所述第一模制層被可去除地附接于保持裝置； 在減薄的基板中形成貫穿電極，所述貫穿電極電連接到所述第一有源層；以及 在所述減薄的基板上形成墊，所述墊電連接到所述基板中的所述貫穿電極。
18.如權(quán)利要求17所述的方法，還包括: 在所述減薄的基板的所述第二背表面上層疊芯片，所述芯片的有源層面對所述減薄的基板的所述第二背表面。
19.如權(quán)利要求17所述的方法，還包括: 在所述芯片上形成第二模制層來包封所述芯片，以向所述基板提供剛性；以及 在形成所述第二模制層之后，去除所述第一模制層的至少一部分，以形成平滑的平面。
20.如權(quán)利要求19所述的方法，還包括: 切割所述第一和第二模制層以及所述基板以形成半導(dǎo)體封裝，使得所述半導(dǎo)體封裝的所述第一模制層的寬度和所述半導(dǎo)體封裝的所述第二模制層的寬度中的任一個以及所述半導(dǎo)體封裝的所述基板的寬度大于所述芯片的寬度。
21.一種半導(dǎo)體器件，包括: 第一模制層，包括第一聚合物材料； 第一有源層，設(shè)置在所述第一模制層上； 基板，設(shè)置在所述第一有源層上，所述基板具有形成在其中的貫穿電極，所述貫穿電極電連接到所述第一有源層； 墊，形成在所述基板上并且電連接到所述貫穿電極； 芯片，設(shè)置在所述基板上方，所述芯片的第二有源層面對所述基板并且電連接到所述墊；以及 第二模制層，覆蓋所述芯片的至少一部分，所述第二模制層向所述基板提供剛性并且包括第二聚合物材料； 其中所述基板的寬度大于所述芯片的寬度。
22.如權(quán)利要求21所述的半導(dǎo)體器件，其中所述芯片被所述第二模制層包封。
23.如權(quán)利要求21所述的半導(dǎo)體器件，其中所述基板的側(cè)壁和所述第一有源層的側(cè)壁沒有被所述第二模制層覆蓋。
24.如權(quán)利要求21所述的半導(dǎo)體器件，其中所述第一模制層的熱膨脹系數(shù)(CTE)和所述基板的熱膨脹系數(shù)在一個數(shù)量級之內(nèi)。
25.如權(quán)利要求21所述的半導(dǎo)體器件，其中所述第一模制層的熱膨脹系數(shù)(CTE)和所述基板的熱膨脹系數(shù)的比例在3至I的范圍內(nèi)。
【文檔編號】H01L23/48GK104241229SQ201410279831
【公開日】2014年12月24日 申請日期:2014年6月20日 優(yōu)先權(quán)日:2013年6月21日
【發(fā)明者】鄭顯秀, 馬金希, 李仁榮, 趙文祺, 趙汊濟(jì), 趙泰濟(jì) 申請人:三星電子株式會社