具有穿通電極的半導(dǎo)體封裝及其制造方法
【專利摘要】本發(fā)明提供具有穿通電極的半導(dǎo)體封裝及其制造方法。該方法可以包括：形成包括堆疊在第二半導(dǎo)體芯片上的第一半導(dǎo)體芯片的晶片級封裝；形成包括堆疊在第三半導(dǎo)體芯片上的第四半導(dǎo)體芯片的芯片級封裝；在晶片級封裝的第二半導(dǎo)體基板的后表面上堆疊多個芯片級封裝，拋光晶片級封裝的第一模層和第一半導(dǎo)體芯片以暴露第一半導(dǎo)體芯片的第一穿通電極，和在被拋光的第一半導(dǎo)體芯片上形成外部電極以分別連接到第一穿通電極。
【專利說明】具有穿通電極的半導(dǎo)體封裝及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明構(gòu)思的示例實施方式涉及半導(dǎo)體產(chǎn)品，具體地，涉及具有穿通電極的半導(dǎo)體封裝及其制造方法。

【背景技術(shù)】
[0002]通常，半導(dǎo)體封裝使用引線接合技術(shù)實現(xiàn)。近年來，提出了硅通孔(TSV)技術(shù)以滿足日益增加的對于高性能的需求。根據(jù)常規(guī)TSV技術(shù)，晶片利用粘合層被接合到載體，然后，在對晶片的后側(cè)表面拋光處理之后，載體從晶片分離(de-bonded)。而且，需要處理載體的附加步驟，因此，常規(guī)TSV技術(shù)受到低生產(chǎn)率和高制造成本的困擾。


【發(fā)明內(nèi)容】

[0003]因此，示例實施方式的一方面提供一種形成半導(dǎo)體封裝的方法，該方法包括提供第一芯片和第二芯片，提供第一芯片和第二芯片包括:在第一芯片的第一基板的前表面上提供第一有源層；在第二芯片的第二基板的前表面上提供第二有源層；堆疊第一芯片和第二芯片使得第一芯片的第一有源層面對第二芯片的第二有源層；在第一芯片上和第二芯片的第二基板的前表面上形成模層以向半導(dǎo)體封裝提供剛性，模層包括聚合物材料；減薄具有模層的第二基板的后表面；和在第二基板的減薄的后表面上形成后側(cè)電極，后側(cè)電極電連接到第二基板中的第二穿通電極。
[0004]減薄第二基板的后表面可以包括使用機械工藝減薄后表面。
[0005]第二基板的減薄的后表面可以暴露第二基板中的第二穿通電極，第二穿通電極電連接到第二有源層。
[0006]在示例實施方式中，該方法可以還包括在形成后側(cè)電極之前在減薄的第二基板中形成第二穿通電極。
[0007]在另一示例實施方式中，該方法可以還包括在第一芯片和第二芯片之間提供第一連接電極以電連接第一有源層和第二有源層。
[0008]根據(jù)示例實施方式，提供形成多個半導(dǎo)體封裝的方法，該方法包括:根據(jù)上述方法形成第一半導(dǎo)體封裝；在第一半導(dǎo)體封裝上堆疊第二半導(dǎo)體封裝，堆疊第二半導(dǎo)體封裝包括:翻轉(zhuǎn)第一半導(dǎo)體封裝使得第二芯片的減薄的后表面面朝上；在翻轉(zhuǎn)的第一半導(dǎo)體封裝上堆疊第二半導(dǎo)體封裝，使得第二半導(dǎo)體封裝的后表面面對第一半導(dǎo)體封裝的第二芯片的減薄的后表面。
[0009]在一個示例實施方式中，該方法可以還包括減薄第一半導(dǎo)體封裝中的第一基板的第一芯片的后表面。
[0010]在另一示例實施方式中，該方法可以還包括在第一基板的減薄的后表面上形成第一后側(cè)電極，第一后側(cè)電極電連接到第一基板中的多個第一穿通電極，多個第一穿通電極電連接到第一有源層。
[0011]減薄第一半導(dǎo)體封裝中的第一基板的第一芯片的后表面可以暴露第一基板中的多個第一穿通電極。
[0012]在另一示例實施方式中，該方法可以還包括在形成第一后側(cè)電極之前在第一基板的減薄的后表面中形成第一穿通電極。
[0013]提供第一芯片和第二芯片可以不包括接合載體到第一芯片和第二芯片的任何一個，而且不包括將載體從第一芯片和第二芯片的任何一個分離。
[0014]第一有源層可以包括第一晶體管，第二有源層可以包括第二晶體管。
[0015]第二芯片的基板的熱膨脹系數(shù)(CTE)和模層的熱膨脹系數(shù)可以在相同的數(shù)量級內(nèi)。
[0016]第二芯片的基板的熱膨脹系數(shù)(CTE)與模層的熱膨脹系數(shù)之比可以在從1至3的范圍內(nèi)。
[0017]根據(jù)示例實施方式，半導(dǎo)體器件包括第一半導(dǎo)體封裝和第二半導(dǎo)體封裝，第一半導(dǎo)體封裝包括:第一芯片，包括在第一芯片的第一正面的第一有源層；第二芯片，包括在第二芯片的第二正面的第二有源層，第一芯片和第二芯片被堆疊使得第一有源層面對第二有源層；模層，設(shè)置在第一芯片和第二芯片之間，第二半導(dǎo)體封裝包括:第三芯片，包括在第三芯片的第三正面的第三有源層；第四芯片，包括在第四芯片的第四正面的第四有源層，第三芯片和第四芯片被堆疊使得第三有源層面對第四有源層；其中第三芯片的第三背面面對第二芯片的第二背面。
[0018]在示例實施方式中，第一芯片還包括第一穿通電極，第二芯片還包括第二穿通電極，第三芯片還包括第三穿通電極，第四芯片還包括第四穿通電極。
[0019]在另一示例實施方式中，半導(dǎo)體器件還包括連接第二穿通電極和第三穿通電極的多個電極。
[0020]第一芯片可以具有第一寬度，第二芯片可以具有比第一寬度大的第二寬度。
[0021]第四芯片可以具有第四寬度，第三芯片可以具有比第四寬度大的第三寬度。
[0022]第二芯片的基板的熱膨脹系數(shù)(CTE)和模層的熱膨脹系數(shù)可以在相同的數(shù)量級內(nèi)。
[0023]第二芯片的基板的熱膨脹系數(shù)(CTE)與模層的熱膨脹系數(shù)之比可以在從1至3的范圍內(nèi)。
[0024]在示例實施方式中，該裝置還包括電連接第一有源層和第二有源層的第一連接電極。
[0025]根據(jù)另一示例實施方式，半導(dǎo)體器件包括第一半導(dǎo)體封裝和第二半導(dǎo)體封裝，第一半導(dǎo)體封裝包括:第一芯片，包括在第一芯片的第一正面的第一有源層；第二芯片，包括在第二芯片的第二正面的第二有源層，第二芯片堆疊在第一芯片上；以及設(shè)置在第一芯片和第二芯片之間的模層；第二半導(dǎo)體封裝包括:第三芯片，包括在第三芯片的第三正面的第三有源層；和第四芯片，包括在第四芯片的第四正面的第四有源層，第四芯片堆疊在第三芯片上；其中第三芯片的第三背面面對第二芯片的第二背面，且其中第一芯片具有第一寬度，第二芯片具有比第一寬度大的第二寬度。
[0026]第四芯片可以具有第四寬度，第三芯片可以具有比第四寬度大的第三寬度。

【專利附圖】

【附圖說明】
[0027]通過以下結(jié)合附圖的簡要描述，示例實施方式將被更清楚地理解。附圖表示非限制的示例實施方式，如在此描述的。
[0028]圖1A至1M是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式制造半導(dǎo)體封裝的方法的截面圖。
[0029]圖1N是示出根據(jù)由圖1L的實施方式變型的實施方式的半導(dǎo)體封裝的截面圖。
[0030]圖10是示出根據(jù)由圖1M的實施方式變型的實施方式的半導(dǎo)體封裝的截面圖。
[0031]圖1P是圖1A的示例實施方式的平面圖。
[0032]圖2A至21是示出根據(jù)本發(fā)明構(gòu)思的其他示例實施方式制造半導(dǎo)體封裝的方法的截面圖。
[0033]圖3A至3E是示出根據(jù)本發(fā)明構(gòu)思的其他示例實施方式制造半導(dǎo)體封裝的方法的截面圖。
[0034]圖4A是示出包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體封裝的存儲卡的框圖。
[0035]圖4B是示出包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體封裝的信息處理系統(tǒng)的框圖。
[0036]應(yīng)該注意到，這些圖旨在示出在某些示例實施方式中使用的方法、結(jié)構(gòu)和/或材料的一般特性并對以下提供的文字描述進行補充。然而，這些附圖沒有按比例，并且沒有精確反映任何給出的實施方式的精確的結(jié)構(gòu)特征或性能特征，不應(yīng)理解為定義或限制示例實施方式所涵蓋的數(shù)值或性質(zhì)的范圍。例如，為了清晰，可以減小或夸大分子、層、區(qū)域和/或結(jié)構(gòu)元件的相對厚度和位置。在各個附圖中類似的或相同的附圖標(biāo)記的使用旨在表明類似的或相同的元件或特征的存在。

【具體實施方式】
[0037]現(xiàn)在將參照附圖更充分地描述本發(fā)明構(gòu)思的示例實施方式，在附圖中示出了示例實施方式。然而，本發(fā)明構(gòu)思的示例實施方式可以體現(xiàn)為許多不同的形式而不應(yīng)理解為限于在此闡明的實施方式；而是相反，提供這些實施方式使得本公開全面和完整，并將向本領(lǐng)域技術(shù)人員充分傳達示例實施方式的概念。在附圖中，為了清晰夸大了層和區(qū)域的厚度。在附圖中相同的附圖標(biāo)記表示相同的元件，因此將省略它們的描述。
[0038]將理解，當(dāng)元件被稱為“連接到”或“聯(lián)接到”另一元件時，它可以直接連接到或聯(lián)接到另一元件，或者可以存在居間元件。相反，當(dāng)元件被稱為“直接連接到”或“直接聯(lián)接到”另一元件時，則沒有居間元件存在。相同的附圖標(biāo)記始終表示相同的元件。如這里所用的，術(shù)語“和/或”包括相關(guān)所列項目中的一個或更多個的任何及所有組合。用于描述元件或?qū)又g的關(guān)系的其他的詞語應(yīng)該以相同的方式理解(例如，“在...之間”與“直接在...之間”、“相鄰”與“直接相鄰”、“在......上”與“直接在......上”)。
[0039]將理解，雖然術(shù)語“第一”、“第二”等等可以在此使用以描述各個元件、組件、區(qū)域、層和/或部分，但這些元件、組件、區(qū)域、層和/或部分不應(yīng)受這些術(shù)語限制。這些術(shù)語僅用于區(qū)分一個元件、組件、區(qū)域、層或部分與另一個元件、組件、區(qū)域、層或部分。因此，以下討論的第一元件、組件、區(qū)域、層或部分可以被稱為第二元件、組件、區(qū)域、層或部分而沒有背離示例實施方式的教導(dǎo)。
[0040]空間相對術(shù)語，諸如“在...之下”、“下方”、“下”、“上方”、“上”等等，可以在此使用以便于描述一個元件或特征與其他(諸)元件或(諸)特征如附圖所示的關(guān)系。將理解，空間相對術(shù)語旨在涵蓋除附圖描繪的取向之外裝置在使用或操作中的不同取向。例如，如果附圖中的裝置被翻轉(zhuǎn)，則被描述為在其他元件或特征“下方”或“之下“的元件將位于該其他元件或特征“上方”。因此，示范性術(shù)語“下方“可以涵蓋上方和下方兩個取向。裝置可以被不同地取向(旋轉(zhuǎn)90度或在其他取向)，在此使用的空間相對描述符據(jù)此解釋。
[0041]此處使用的術(shù)語僅為了描述特定的實施方式的目的而并非旨在限制示例實施方式。如這里所用的，單數(shù)形式“一”和“該”旨在包括復(fù)數(shù)形式，除非上下文清楚地另外指示。還將理解，如果在此使用，術(shù)語“包括”和/或“包含”指定了存在所述的特征、整體、步驟、操作、元件和/或組件，但不排除一個或多個其他特征、整體、步驟、操作、元件、組件和/或其組的存在或增加。
[0042]參照作為示例實施方式的理想化實施方式(和中間結(jié)構(gòu))的示意圖的截面圖在此描述了本發(fā)明構(gòu)思的示例實施方式。因而，由例如制造技術(shù)和/或公差引起的圖示形狀的偏離是可能發(fā)生的。因此，本發(fā)明構(gòu)思的示例實施方式不應(yīng)被理解為限于在此示出的區(qū)域的特定形狀，而是旨在包括由例如制造導(dǎo)致的形狀的偏差。例如，示出為矩形的注入?yún)^(qū)域可以具有圓化或彎曲的特征和/或在其邊緣的注入濃度的梯度而不是從注入?yún)^(qū)域到非注入?yún)^(qū)域的二元變化。同樣，由注入形成的埋入?yún)^(qū)可以導(dǎo)致在埋入?yún)^(qū)和通過其發(fā)生注入的表面之間的區(qū)域中的一些注入。因此，在附圖中示出的區(qū)域本質(zhì)上是示意性的，它們的形狀并非旨在示出裝置的區(qū)域的實際形狀，也并非旨在限制示例實施方式的范圍。
[0043]除非另外定義，否則在此使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有與本發(fā)明構(gòu)思的示例實施方式所屬領(lǐng)域的普通技術(shù)人員的通常理解相同的含義。還將理解，術(shù)語，諸如通用詞典中定義的那些術(shù)語，應(yīng)該理解為具有與相關(guān)技術(shù)的語境中的含義一致的含義，而不應(yīng)理解為理想化或過度地形式化的含義，除非在此明確地如此定義。
[0044]圖1A至1M是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式制造半導(dǎo)體封裝的方法的截面圖。圖1N和10分別是示出根據(jù)由圖1L和1M的實施方式變型的實施方式的半導(dǎo)體封裝的截面圖。
[0045]參照圖1A，多個第一半導(dǎo)體芯片100可以通過晶片上芯片(C0W)的方式被堆疊在第二半導(dǎo)體芯片200上。例如，第一半導(dǎo)體芯片100可以被堆疊在第二半導(dǎo)體芯片200的第二半導(dǎo)體基板201上以形成晶片上芯片結(jié)構(gòu)。
[0046]第一半導(dǎo)體芯片100可以包括具有前表面101a和后表面101b的第一半導(dǎo)體基板101、提供在第一半導(dǎo)體基板101的前表面101a上的第一集成電路層103、以及垂直地穿過第一半導(dǎo)體基板101的一部分以電連接到第一集成電路層103的一個或多個第一穿通電極121。第一半導(dǎo)體基板101可以提供為芯片的形式并由半導(dǎo)體材料(例如，硅)制成。第一集成電路層103可以包括存儲電路、邏輯電路、或者其任何組合。例如，第一集成電路層103可以包括晶體管。第一穿通電極121可以通過先通孔(via-first)或中間通孔(via-middle)的方式提供在第一半導(dǎo)體基板101上。
[0047]第二半導(dǎo)體芯片200可以包括具有前表面201a和后表面201b的第二半導(dǎo)體基板201、提供在第二半導(dǎo)體基板201的前表面201a上的第二集成電路層203、以及垂直地穿過第二半導(dǎo)體基板201的一部分以電連接到第二集成電路層203的一個或多個第二穿通電極221。第二半導(dǎo)體基板201可以提供為晶片的形式(或晶片級)并由半導(dǎo)體材料(例如，硅)形成。第二集成電路層203可以包括存儲電路、邏輯電路、或者其任何組合。例如，第二集成電路層203可以包括晶體管。第二穿通電極221可以通過先通孔或中間通孔的方式提供在第二半導(dǎo)體基板201上。
[0048]第一半導(dǎo)體芯片100可以以前面對前面(front-to-front)的方式堆疊在第二半導(dǎo)體芯片200上并電連接到第二半導(dǎo)體芯片200。例如，第一半導(dǎo)體芯片100可以以倒裝芯片的方式接合在第二半導(dǎo)體芯片200上，因此，第一半導(dǎo)體基板101的前表面101a可以面對第二半導(dǎo)體基板201的前表面201a。第一連接電極123(例如，提供為焊球的形式)提供在第一半導(dǎo)體芯片100和第二半導(dǎo)體芯片200之間以將第一集成電路層103電連接到第二集成電路層203。在另一個示例實施方式中，第一連接電極123沒有提供在第一半導(dǎo)體芯片100和第二半導(dǎo)體芯片200之間以將第一集成電路層103電連接到第二集成電路層203。
[0049]圖1A的示例實施方式在圖1P的平面圖中示出。
[0050]參照圖1B，第一模層601可以形成在第二半導(dǎo)體芯片200上，然后，第二半導(dǎo)體芯片200可以被減薄。例如，第一模層601可以形成在第二半導(dǎo)體基板201的前表面201a上以覆蓋第一半導(dǎo)體芯片100，然后，第二半導(dǎo)體基板201的后表面201b可以通過諸如拋光(polishing)的機械工藝而被減薄。在示例實施方式中，拋光可以通過研磨機執(zhí)行?？梢允褂闷渌に噥頊p薄后表面201b。
[0051]第一模層601可以形成為具有一厚度以向第二半導(dǎo)體基板201提供剛性，防止在第二半導(dǎo)體芯片200上執(zhí)行后側(cè)拋光期間第二半導(dǎo)體基板201被彎曲。第一模層601可以包括絕緣材料或聚合物材料(例如，環(huán)氧樹脂)。第一模層601可以包括形成為具有類似于娃的熱膨脹系數(shù)(CTE)的環(huán)氧填料合成物(epoxy filler composite)。例如，考慮到娃的CTE約為3ppm/°C，則環(huán)氧填料合成物可以形成為具有大約5_7ppm/°C的CTE。在示例實施方式中，第二半導(dǎo)體芯片200的基板的CTE和第一模層601的CTE在相同的數(shù)量級內(nèi)。在另一示例實施方式中，第二半導(dǎo)體芯片200的基板的CTE與第一模層601的CTE之比在1至3的范圍內(nèi)。在示例實施方式中，環(huán)氧填料合成物可以包括環(huán)氧樹脂和硅石的混合物，其形成為具有大約80wt%的娃石含量。同樣，在第一模層601的CTE與第二半導(dǎo)體基板201的CTE相似的情況下，可以防止或抑制第二半導(dǎo)體基板201彎曲。
[0052]為了減小第二半導(dǎo)體芯片200的厚度，第二半導(dǎo)體基板201的后表面201b可以在第二半導(dǎo)體芯片200被第一模層601支撐時通過研磨機90被拋光。作為在第二半導(dǎo)體芯片200上的后側(cè)拋光的結(jié)果，第二半導(dǎo)體基板201可以通過先通孔的方式被減薄至具有暴露第二穿通電極221的凹入的后表面201c。在示例實施方式中，第一模層601可以在后側(cè)拋光工藝中被用作載體。這使得可以省略接合和分離(debonding)載體的附加工藝。在示例實施方式中，載體沒有接合至第一半導(dǎo)體芯片100，也沒有接合到第二半導(dǎo)體芯片200，所以不需要后續(xù)的載體的分離。省略載體的接合和分離的結(jié)果是，省略了制造工藝中的至少兩個步驟并允許減少成本和時間。
[0053]參照圖1C，后側(cè)電極223可以通過中間通孔的方式形成在第二半導(dǎo)體基板201的凹入的后表面201c(即，被減薄的后表面)上。后側(cè)電極223可以分別電連接至第二穿通電極221，每個后側(cè)電極223可以提供為墊的形式。上述工藝的結(jié)果是，被第一模層601包封的多個第一半導(dǎo)體芯片100可以通過晶片上芯片(C0W)的方式堆疊在晶片級的第二半導(dǎo)體芯片200上，由此形成具有2倍高度(2-height)堆疊的微柱柵陣列結(jié)構(gòu)(micropillargrid array structure)的第一晶片級封裝 1。
[0054]在示例實施方式中，第一半導(dǎo)體芯片100的寬度小于第二半導(dǎo)體芯片200的寬度(見圖1A中的水平寬度)。
[0055]參照圖1D，多個第四半導(dǎo)體芯片400可以通過晶片上芯片(C0W)的方式堆疊在第三半導(dǎo)體芯片300上。例如，第四半導(dǎo)體芯片400可以堆疊在第三半導(dǎo)體芯片300的第三半導(dǎo)體基板301上以形成晶片上芯片結(jié)構(gòu)。
[0056]第三半導(dǎo)體芯片300可以包括具有前表面301a和后表面301b的第三半導(dǎo)體基板301、提供在第三半導(dǎo)體基板301的前表面301a上的第三集成電路層303、以及垂直地穿過第三半導(dǎo)體基板301的一部分以電連接到第三集成電路層303的一個或多個第三穿通電極321。第三半導(dǎo)體基板301可以是由半導(dǎo)體材料(例如，硅)制成的晶片級半導(dǎo)體基板。第三集成電路層303可以包括存儲電路、邏輯電路、或者其任何組合。第三穿通電極321可以通過先通孔或中間通孔的方式提供在第三半導(dǎo)體基板301上。
[0057]第四半導(dǎo)體芯片400可以包括具有前表面401a和后表面401b的第四半導(dǎo)體基板401以及提供在第四半導(dǎo)體基板401的前表面401a上的第四集成電路層403。第四半導(dǎo)體芯片400可以配置為沒有穿通電極。第四半導(dǎo)體基芯片401可以提供為芯片的形式(或芯片級)并由半導(dǎo)體材料(例如，硅)制成。第四集成電路層403可以包括存儲電路、邏輯電路、或者其任何組合。
[0058]第四半導(dǎo)體芯片400可以以前面對前面的方式堆疊在第三半導(dǎo)體芯片300上并電連接到第三半導(dǎo)體芯片300。例如，第四半導(dǎo)體芯片400可以以倒裝芯片的方式接合在第三半導(dǎo)體芯片300上，因此，第三半導(dǎo)體基板301的前表面301a可以面對第四半導(dǎo)體基板401的前表面401a。第二連接電極423(例如，提供為焊球的形式)可以提供在第三半導(dǎo)體芯片300和第四半導(dǎo)體芯片400之間以將第三集成電路層303電連接到第四集成電路層403。
[0059]參照圖1E，第二模層602可以形成在第三半導(dǎo)體芯片300上，然后，第三半導(dǎo)體芯片300可以被減薄。例如，第二模層602可以形成在第三半導(dǎo)體基板301的前表面301a上以覆蓋第四半導(dǎo)體芯片400，然后，第三半導(dǎo)體基板301的后表面301b可以被拋光。
[0060]第二模層602可以形成為具有在第三半導(dǎo)體芯片300上執(zhí)行后側(cè)拋光期間防止第三半導(dǎo)體基板301彎曲的厚度。第二模層602可以包括與第一模層601的材料相同或類似的材料。例如，第二模層602可以包括環(huán)氧填料合成物，其CTE約為5-7ppm/°C。在示例實施方式中，第三半導(dǎo)體芯片300的基板的CTE和第二模層602的CTE在相同的數(shù)量級內(nèi)。在另一示例實施方式中，第三半導(dǎo)體芯片300的基板的CTE與第二模層602的CTE之比在1至3的范圍內(nèi)。在示例實施方式中，第二模層602可以包括環(huán)氧樹脂和硅石的混合物，其形成為具有大約80wt%的娃石含量。同樣，在第一模層601的CTE與第三半導(dǎo)體基板301的CTE相似的情況下，可以防止或抑制第三半導(dǎo)體基板301彎曲。
[0061]為了減小第三半導(dǎo)體芯片300的厚度，第三半導(dǎo)體基板301的后表面301b可以在第三半導(dǎo)體芯片300被第二模層602支撐時通過研磨機90拋光。在第三半導(dǎo)體芯片300上的后側(cè)拋光的結(jié)果是，第三半導(dǎo)體基板301可以被減薄以具有暴露第三穿通電極321的凹入的后表面301c。在不例實施方式中，第二模層602可以在后側(cè)拋光工藝中被用作載體。這使得可以省略接合和分離(debonding)載體的附加工藝，如上所述。
[0062]參照圖1F，后側(cè)電極323可以形成在第三半導(dǎo)體基板301的后表面301c上并且電連接到第三穿通電極321。在示例實施方式中，每個后側(cè)電極323可以提供為焊球的形式。上述工藝的結(jié)果是，被第二模層602包封的多個第四半導(dǎo)體芯片400可以通過晶片上芯片(C0W)的方式堆疊在晶片級的第三半導(dǎo)體芯片300上，由此形成具有2倍高度堆疊的微柱柵陣列結(jié)構(gòu)的第二晶片級封裝2。
[0063]參照圖1G，可以對第二晶片級封裝2執(zhí)行切割工藝。例如，在切割工藝中，刀95或激光束可以用來切割第四半導(dǎo)體芯片400之間的第二模層602和第三半導(dǎo)體芯片300。
[0064]參照圖1H，作為上述工藝的結(jié)果，被第二模層602包封的第四半導(dǎo)體芯片400可以堆疊在芯片級的第三半導(dǎo)體芯片300上，由此形成具有2倍高度堆疊的微柱柵陣列結(jié)構(gòu)的芯片級堆疊封裝3。
[0065]在示例實施方式中，第三半導(dǎo)體芯片300的寬度大于第四半導(dǎo)體芯片400的寬度(見圖1H中的水平寬度)。
[0066]參照圖1I，多個堆疊封裝3可以以晶片上芯片(C0W)的方式堆疊在第一晶片級封裝1上，然后被包封。例如，此工藝可以包括通過將第二半導(dǎo)體基板201的凹入的后表面201c面朝上的方式來翻轉(zhuǎn)或倒轉(zhuǎn)第一晶片級封裝1，在第二半導(dǎo)體基板201的凹入的后表面201c上堆疊該堆疊封裝3，然后在第二半導(dǎo)體基板201的凹入的后表面201c上形成第三模層603以包封堆疊封裝3。因此，封裝堆疊4可以形成為包括第一晶片級封裝1和堆疊在其上的堆疊封裝3。
[0067]第三半導(dǎo)體芯片300可以以后面對后面(back-to-back)的方式堆疊在第二半導(dǎo)體芯片200上，因此，第三半導(dǎo)體基板301的后表面301c可以面對第二半導(dǎo)體基板201的后表面201c。第三穿通電極321可以經(jīng)由第三半導(dǎo)體芯片300的后側(cè)電極323和第二半導(dǎo)體芯片200的后側(cè)電極223連接到第二穿通電極221，因此，堆疊封裝3可以電連接到第一晶片級封裝1。第三模層603可以由與第一模層601和/或第二模層602相同或類似的材料形成。
[0068]參照圖1J，可以對封裝堆疊4的后表面執(zhí)行拋光工藝。例如，第一模層601和第一半導(dǎo)體基板101可以在第一晶片級封裝1由第三模層603支撐時通過研磨機90被拋光，由此減薄第一半導(dǎo)體芯片100。拋光工藝的結(jié)果是，第一半導(dǎo)體基板101可以被減薄以具有暴露第一穿通電極121的凹入的后表面101c。作為拋光工藝的結(jié)果，第一模層601的形狀也可以改變?yōu)楸┞兜谝话雽?dǎo)體基板101的凹入的后表面101c。
[0069]參照圖1K，外部電極125可以形成在第一半導(dǎo)體芯片100上，然后，可以對封裝堆疊4執(zhí)行切割工藝。例如，外部電極125可以形成在第一半導(dǎo)體基板101的后表面101c上并且電連接到第一穿通電極121。在示例實施方式中，每個外部電極125可以提供為焊球的形式。在形成外部電極125之后或之前，切割工藝可以包括使用刀95或激光束切割第三模層603、第二半導(dǎo)體芯片200和第一模層601。
[0070]參照圖1L，作為對封裝堆疊4的切割工藝的結(jié)果，可以形成具有4倍高度堆疊的微柱柵陣列結(jié)構(gòu)的半導(dǎo)體封裝5。半導(dǎo)體封裝5可以是被切割工藝分割的芯片級元件之一而且包括堆疊在第二半導(dǎo)體芯片200上的堆疊封裝3。
[0071]例如，半導(dǎo)體封裝5可以包括其中提供有具有向上的前表面101a的第一半導(dǎo)體基板101并提供有第一穿通電極121的第一半導(dǎo)體芯片100、以前面對前面的方式堆疊在第一半導(dǎo)體芯片100上以具有第二穿通電極221的第二半導(dǎo)體芯片200、以后面對后面的方式堆疊在第二半導(dǎo)體芯片200上以具有第三穿通電極321的第三半導(dǎo)體芯片300、以及以前面對前面的方式堆疊在第三半導(dǎo)體芯片300上的第四半導(dǎo)體芯片400。
[0072]第一穿通電極121可以經(jīng)由第一連接電極123連接到第二穿通電極221，因此，第一半導(dǎo)體芯片100和第二半導(dǎo)體芯片200可以彼此電連接。同樣地，第二穿通電極221可以經(jīng)由后側(cè)電極323連接到第三穿通電極321，因此，第二半導(dǎo)體芯片200和第三半導(dǎo)體芯片300可以彼此電連接。第三半導(dǎo)體芯片300和第四半導(dǎo)體芯片400可以彼此電連接，因為第二連接電極423連接到第三穿通電極321。
[0073]第一半導(dǎo)體芯片100可以由暴露第一半導(dǎo)體基板101的后表面101c的第一模層601包封。第二半導(dǎo)體芯片200可以被第一模層601和第三模層603部分地包封，第二半導(dǎo)體芯片200可以形成為具有暴露于外部的側(cè)表面200s。第四半導(dǎo)體芯片400可以堆疊在第三半導(dǎo)體芯片300上，被第二模層602包封的堆疊封裝3可以被第三模層603包封。因此，第三半導(dǎo)體芯片300可以被第二模層602和第三模層603包封，第四半導(dǎo)體芯片400可以被第二模層602和第三模層603雙重地包封。在其他不例實施方式中，第三模層603可以形成為包封堆疊封裝3的頂表面和底表面并暴露堆疊封裝3的側(cè)表面3s。
[0074]在第一半導(dǎo)體基板101的后表面101c上的外部電極125可以連接到電器件，諸如半導(dǎo)體芯片、半導(dǎo)體封裝、印刷電路板或模塊基板，因此，半導(dǎo)體封裝5可以電連接到該電器件。
[0075]在某些實施方式中，如圖1N所示，半導(dǎo)體封裝5c可以制造為具有堆疊的微柱柵陣列結(jié)構(gòu)。例如，半導(dǎo)體封裝5c可以通過這樣的方式制造:第一上半導(dǎo)體芯片100a可以進一步提供在第一半導(dǎo)體芯片100 (在下文，被稱為第一下半導(dǎo)體芯片)與第二半導(dǎo)體芯片200之間，第四下半導(dǎo)體芯片400a可以進一步提供在第三半導(dǎo)體芯片300與第四半導(dǎo)體芯片400(在下文，被稱為第四上半導(dǎo)體芯片)之間。這里，第一上半導(dǎo)體芯片100a可以具有與第一下半導(dǎo)體芯片100相同的或類似的結(jié)構(gòu)，第四下半導(dǎo)體芯片400a可以具有與第四上半導(dǎo)體芯片400相同的或類似的結(jié)構(gòu)。
[0076]第一上半導(dǎo)體芯片100a可以包括具有穿通電極121a和連接電極123a的半導(dǎo)體基板111a,該穿通電極121a和連接電極123a可以分別電連接到第一下半導(dǎo)體芯片100和第二半導(dǎo)體芯片200。在圖1C的第一晶片級封裝1的制造中，在堆疊第一下半導(dǎo)體芯片100之前，第一上半導(dǎo)體芯片100a可以通過晶片上芯片(C0W)的方式堆疊在第二半導(dǎo)體芯片200上，然后用第一模層601包封。第一上半導(dǎo)體芯片100a可以提供為關(guān)于第一下半導(dǎo)體芯片100形成后面對前面結(jié)構(gòu)，并關(guān)于第二半導(dǎo)體芯片200形成前面對前面結(jié)構(gòu)。
[0077]第四下半導(dǎo)體芯片400a可以包括具有穿通電極421a和連接電極423a的半導(dǎo)體基板411a，該穿通電極421a和連接電極423a可以分別電連接到第三半導(dǎo)體芯片300和第四上半導(dǎo)體芯片400。在圖1F的第二晶片級封裝2的制造中，在堆疊第四上半導(dǎo)體芯片400之前，第四下半導(dǎo)體芯片400a可以通過晶片上芯片(C0W)的方式堆疊在第三半導(dǎo)體芯片300上，然后用第二模層602包封。第四下半導(dǎo)體芯片400a可以提供為關(guān)于第三半導(dǎo)體芯片300形成背對面(back-to-front)結(jié)構(gòu)，并關(guān)于第四上半導(dǎo)體芯片400形成前面對前面結(jié)構(gòu)。
[0078]參照圖1M，半導(dǎo)體封裝5可以安裝在封裝基板80上，由此形成半導(dǎo)體封裝6。例如，半導(dǎo)體封裝6的形成可以包括在封裝基板80 (例如，印刷電路板)的前表面80a上安裝半導(dǎo)體封裝5并形成外模層83以覆蓋半導(dǎo)體封裝5。焊球85可以附接在封裝基板80的后表面80b上。半導(dǎo)體封裝5可以經(jīng)由外部電極125電連接到封裝基板80并經(jīng)由焊球85電連接到諸如半導(dǎo)體芯片、半導(dǎo)體封裝或模塊基板的電器件。
[0079]在某些實施方式中，如圖10的半導(dǎo)體封裝6c所示，圖1N的半導(dǎo)體封裝5c可以安裝在封裝基板80 (例如，PCB)上，外模層83可以形成在其上。
[0080]圖2A至21是示出根據(jù)本發(fā)明構(gòu)思的其他示例實施方式制造半導(dǎo)體封裝的方法的截面圖。為了簡潔起見，與先前示出和描述的元件和特征類似的此示例的元件和特征將不會詳細(xì)地描述。
[0081]參照圖2A，多個第一半導(dǎo)體芯片100可以通過晶片上芯片和倒裝芯片的方式接合在第二半導(dǎo)體芯片200的第二半導(dǎo)體基板201的前表面201a上。第一半導(dǎo)體芯片100可以以前面對前面的方式堆疊在第二半導(dǎo)體芯片200上并經(jīng)由第一連接電極123電連接到第二半導(dǎo)體芯片200。第一半導(dǎo)體芯片100可以包括提供在芯片級第一半導(dǎo)體基板101的前表面101a上的第一集成電路層103。第二半導(dǎo)體芯片200可以包括提供在晶片級第二半導(dǎo)體基板201的前表面201a上的第二集成電路層203。
[0082]參照圖2B，第一模層601可以形成在第二半導(dǎo)體基板201的前表面201a上以覆蓋第一半導(dǎo)體芯片100。此后，第二半導(dǎo)體基板201的后表面201b可以在第二半導(dǎo)體芯片200被第一模層601支撐時通過研磨機90被拋光。作為后側(cè)拋光工藝的結(jié)果，第二半導(dǎo)體基板201可以被減薄以具有暴露于外部的凹入的后表面201c。
[0083]參照圖2C，第二穿通電極221可以穿過第二半導(dǎo)體基板201形成并電連接到第二集成電路層203。例如，形成第二穿通電極221可以包括通過干蝕刻或?qū)Φ诙雽?dǎo)體基板201的后表面201c穿孔而形成垂直孔220，然后，使用電鍍或沉積工藝用導(dǎo)電材料(例如，鎢或銅)填充垂直孔220。
[0084]墊形后側(cè)電極223可以進一步形成在第二半導(dǎo)體基板201的后表面201c上以連接到第二穿通電極221。在示例實施方式中，后側(cè)電極223可以使用形成第二穿通電極221的電鍍或沉積工藝形成，因此后側(cè)電極223和第二穿通電極221可以同時形成并形成單個結(jié)構(gòu)。在其他示例實施方式中，在形成第二穿通電極221之后，后側(cè)電極223可以使用附加工藝形成。
[0085]上述工藝的結(jié)果是，第一半導(dǎo)體芯片100可以通過晶片上芯片(C0W)的方式堆疊在包括由后通孔(via last)工藝形成的第二穿通電極221的晶片級第二半導(dǎo)體芯片200上，由此形成具有2倍高度堆疊的微柱柵陣列結(jié)構(gòu)的第一晶片級封裝la。
[0086]參照圖2D，多個第四半導(dǎo)體芯片400可以通過晶片上芯片和倒裝芯片的方式接合在第三半導(dǎo)體芯片300的第三半導(dǎo)體基板301的前表面301a上。第四半導(dǎo)體芯片400可以以前面對前面的方式堆疊在第三半導(dǎo)體芯片300上并經(jīng)由第二連接電極423電連接到第三半導(dǎo)體芯片300。第三半導(dǎo)體芯片300可以包括提供在晶片級第三半導(dǎo)體基板301的前表面301a上的第三集成電路層303。第四半導(dǎo)體芯片400可以包括提供在芯片級第四半導(dǎo)體基板401的前表面401a上的第四集成電路層403。
[0087]參照圖2E，第二模層602可以形成在第三半導(dǎo)體基板301的前表面301a上以覆蓋第四半導(dǎo)體芯片400。此后，第三半導(dǎo)體基板301的后表面301b可以在第三半導(dǎo)體芯片300被第二模層602支撐時通過研磨機90拋光。作為后側(cè)拋光工藝的結(jié)果，第三半導(dǎo)體基板301可以被減薄以具有暴露于外部的凹入的后表面301c。
[0088]參照圖2F，第三穿通電極321可以穿過第三半導(dǎo)體基板301形成并電連接到第三集成電路層303。例如，形成第三穿通電極321可以包括通過干蝕刻或?qū)Φ谌雽?dǎo)體基板301的后表面301c穿孔而形成垂直孔320，然后，使用電鍍或沉積工藝用導(dǎo)電材料(例如，鎢或銅)填充垂直孔320。焊球形的后側(cè)電極323可以進一步形成在第三半導(dǎo)體基板301的后表面301c上以連接到第三穿通電極321。
[0089]作為上述工藝的結(jié)果，第四半導(dǎo)體芯片400可以通過晶片上芯片(C0W)的方式堆疊在其中提供有由后通孔工藝形成的第三穿通電極321的晶片級的第三半導(dǎo)體芯片300上，由此形成具有2倍高度堆疊的微柱柵陣列結(jié)構(gòu)的第二晶片級封裝2a。
[0090]參照圖2G，第二晶片級封裝2a可以被切割以形成多個堆疊封裝3a，然后，堆疊封裝3a可以以晶片上芯片(C0W)的方式堆疊在第一晶片級封裝la上并被包封。例如，堆疊封裝3a可以堆疊在第二半導(dǎo)體基板201的后表面201c上，然后，第三模層603可以形成在第二半導(dǎo)體基板201的后表面201c上以包封堆疊封裝3a。因此，封裝堆疊4a可以形成為包括第一晶片級封裝la和堆疊在其上的堆疊封裝2a。
[0091]參照圖2H,第一模層601和第一半導(dǎo)體基板101的后表面101b可以在第一晶片級封裝la被第三模層603支撐時通過研磨機90拋光以減小第一半導(dǎo)體芯片100的厚度。作為后側(cè)拋光工藝的結(jié)果，第一半導(dǎo)體基板101可以被減薄以具有暴露第一穿通電極121的凹入的后表面101c。
[0092]參照圖21，可以執(zhí)行后通孔工藝以形成穿過第一半導(dǎo)體基板101電連接到第一集成電路層103的第一穿通電極121。例如，形成第一穿通電極121可以包括通過干蝕刻或?qū)Φ谝话雽?dǎo)體基板101的后表面101c穿孔而形成垂直孔120，然后，使用電鍍或沉積方法用導(dǎo)電材料(例如，鎢或銅)填充垂直孔120。焊球形外部電極125可以進一步形成在第一半導(dǎo)體基板101的后表面101c上以連接到第一穿通電極121。此后，可以通過與參照圖1K所描述的相同的或類似的方式對封裝堆疊4a執(zhí)行切割工藝，由此形成圖1L的半導(dǎo)體封裝5。由切割封裝堆疊4a所獲得的半導(dǎo)體封裝5可以安裝在封裝基板80上，如圖1M所示，以形成半導(dǎo)體封裝6。
[0093]圖3A至3E是示出根據(jù)本發(fā)明構(gòu)思的其他示例實施方式制造半導(dǎo)體封裝的方法的截面圖。為了簡潔起見，與先前示出和描述的元件和特征類似的此示例的元件和特征將不會詳細(xì)地描述。
[0094]參照圖3A，第二晶片級封裝2可以堆疊在第一晶片級封裝1上并被包封以形成封裝堆疊4b。例如，第一晶片級封裝1可以使用例如與參照圖1A至1C描述的相同的或類似的工藝形成以具有2倍高度堆疊的微柱柵陣列結(jié)構(gòu)，第二晶片級封裝2可以使用例如與參照圖1D至1F描述的相同的或類似的工藝形成以具有2倍高度堆疊的微柱柵陣列結(jié)構(gòu)。第二晶片級封裝2可以以晶片上晶片(W0W)的方式堆疊在第一晶片級封裝1的第二半導(dǎo)體基板201的后表面201c上,第三模層603可以形成在第二半導(dǎo)體基板201的后表面101c上以包封第二晶片級封裝2。
[0095]參照圖3B,第一模層601和第一半導(dǎo)體基板101的后表面101b可以在第一晶片級封裝1被第三模層603支撐時通過研磨機90拋光。作為后側(cè)拋光工藝的結(jié)果，第一半導(dǎo)體基板101可以被減薄以具有暴露第一穿通電極121的凹入的后表面101c。
[0096]參照圖3C,外部電極125可以形成在第一半導(dǎo)體基板101的后表面101c上以電連接到第一穿通電極121。在形成外部電極125之后或之前，可以對封裝堆疊4b執(zhí)行使用刀95或激光束的切割工藝。
[0097]參照圖3D，作為對封裝堆疊4b的切割工藝的結(jié)果，半導(dǎo)體封裝5b可以制造為包括4倍高度堆疊的微柱柵陣列結(jié)構(gòu)，其中第一至第四半導(dǎo)體芯片100至400被順序地堆疊。在半導(dǎo)體封裝5b中，第二半導(dǎo)體芯片200的側(cè)表面200s和第三半導(dǎo)體芯片300的側(cè)表面300s可以暴露于外部。除了此差異之外，半導(dǎo)體封裝5b可以配置為具有與圖1L的半導(dǎo)體封裝5的特征相同的或類似的特征。
[0098]參照圖3E，半導(dǎo)體封裝5b可以安裝在封裝基板80 (例如，PCB)的前表面80a上，然后用外模層83包封以形成半導(dǎo)體封裝6b。焊球85可以附接在封裝基板80的后表面80b上以將半導(dǎo)體封裝6b電連接到其他電器件，諸如半導(dǎo)體芯片、半導(dǎo)體封裝、模塊基板。
[0099]圖4A是示出包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體封裝的存儲卡的框圖。圖4B是示出包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體封裝的信息處理系統(tǒng)的框圖。
[0100]參照圖4A，存儲卡1200可以包括主機1230、存儲器件1210和控制其間的數(shù)據(jù)交換的存儲控制器1220。靜態(tài)隨機存取存儲器(SRAM) 1221可以用作處理單元1222的操作存儲器。主機接口 1223可以包括連接到存儲卡1200的主機的數(shù)據(jù)交換協(xié)議。錯誤校正塊(error correct1n block) 1224可以配置為檢測和校正從存儲器件1210讀取的數(shù)據(jù)中包括的錯誤。存儲器接口 1225可以配置為與存儲器件1210交互。處理單元1222可以執(zhí)行對于存儲控制器1220的數(shù)據(jù)交換的一般控制操作。存儲器件1210可以包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體封裝5、6、5b和6b中的至少一個。
[0101]參照圖4B，信息處理系統(tǒng)1300可以使用包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體封裝5、6、5b和6b中的至少一個的存儲系統(tǒng)1310來實現(xiàn)。例如，信息處理系統(tǒng)1300可以是移動裝置和/或電腦。在示例實施方式中，除存儲系統(tǒng)1310之外，信息處理系統(tǒng)1300可以進一步包括電連接到系統(tǒng)總線1360的調(diào)制解調(diào)器1320、中央處理器(CPU) 1330、隨機存取存儲器(RAM) 1340、和用戶接口 1350。存儲系統(tǒng)1310可以包括存儲器件1311和存儲控制器1312，在一些實施方式中，存儲系統(tǒng)1310可以配置為基本上與關(guān)于圖4A描述的存儲卡1200相同。由CPU1330處理和/或從外部輸入的數(shù)據(jù)可以保存在存儲系統(tǒng)1310中。在某些實施方式中，信息處理系統(tǒng)1300可以進一步包括或可以是例如應(yīng)用芯片組、照相機圖像傳感器、照相機圖像信號處理器(ISP)、輸入/輸出裝置等等。
[0102]根據(jù)本發(fā)明構(gòu)思的示例實施方式，可以執(zhí)行晶片拋光工藝而不使用額外的載體。因此，可以省略接合和分離載體的附加工藝，由此改善生產(chǎn)率和減少制造成本。因為將要形成在晶片上的模層具有與晶片相似的熱膨脹系數(shù)，所以可以防止或抑制晶片的彎曲或翹曲以及因此導(dǎo)致的工藝故障。此外，根據(jù)本發(fā)明構(gòu)思的示例實施方式的晶片模制技術(shù)可以被應(yīng)用于實現(xiàn)形成穿通電極或TSV的各種方法(例如，先通孔、中間通孔和后通孔工藝)。
[0103]雖然已經(jīng)具體示出和描述了本發(fā)明構(gòu)思的示例實施方式，但本領(lǐng)域普通技術(shù)人員將理解，可以在其中進行形式和細(xì)節(jié)的變化而不背離所附權(quán)利要求的精神和范圍。
[0104]本申請要求于2013年6月27日在韓國知識產(chǎn)權(quán)局提交的韓國專利申請 N0.10-2013-0074572的權(quán)益，其全部內(nèi)容通過引用合并在此。
【權(quán)利要求】
1.一種形成半導(dǎo)體封裝的方法，該方法包括: 提供第一芯片和第二芯片，所述提供第一芯片和第二芯片包括: 在第一芯片的第一基板的前表面上提供第一有源層； 在第二芯片的第二基板的前表面上提供第二有源層； 堆疊所述第一芯片和所述第二芯片使得所述第一芯片的第一有源層面對所述第二芯片的第二有源層； 在所述第一芯片上和所述第二芯片的第二基板的前表面上形成模層以向所述半導(dǎo)體封裝提供剛性，所述模層包括聚合物材料； 減薄具有所述模層的所述第二基板的后表面；和 在所述第二基板的減薄的后表面上形成后側(cè)電極，所述后側(cè)電極電連接到所述第二基板中的第二穿通電極。
2.根據(jù)權(quán)利要求1所述的方法，其中減薄所述第二基板的所述后表面包括使用機械工藝減薄所述后表面。
3.根據(jù)權(quán)利要求2所述的方法，其中所述第二基板的所述減薄的后表面暴露所述第二基板中的所述第二穿通電極，所述第二穿通電極電連接到所述第二有源層。
4.根據(jù)權(quán)利要求1所述的方法，還包括在形成所述后側(cè)電極之前在所述減薄的第二基板中形成第二穿通電極。
5.根據(jù)權(quán)利要求1所述的方法，還包括在所述第一芯片和第二芯片之間提供第一連接電極以電連接所述第一有源層和所述第二有源層。
6.根據(jù)權(quán)利要求1所述的方法，其中提供所述第一芯片和第二芯片不包括接合載體到所述第一芯片和所述第二芯片的任何一個，而且不包括將所述載體從所述第一芯片和所述第二芯片的任何一個分離。
7.根據(jù)權(quán)利要求1所述的方法，其中所述第一有源層包括第一晶體管，所述第二有源層包括第二晶體管。
8.根據(jù)權(quán)利要求1所述的方法，其中所述第二芯片的所述基板的熱膨脹系數(shù)和所述模層的熱膨脹系數(shù)在相同的數(shù)量級內(nèi)。
9.根據(jù)權(quán)利要求1所述的方法，其中所述第二芯片的所述基板的熱膨脹系數(shù)與所述模層的熱膨脹系數(shù)之比在從I至3的范圍內(nèi)。
10.一種形成多個半導(dǎo)體封裝的方法，該方法包括: 根據(jù)權(quán)利要求1形成第一半導(dǎo)體封裝； 在所述第一半導(dǎo)體封裝上堆疊第二半導(dǎo)體封裝，堆疊所述第二半導(dǎo)體封裝包括: 翻轉(zhuǎn)所述第一半導(dǎo)體封裝使得所述第二芯片的減薄的后表面面朝上；和 在所述翻轉(zhuǎn)的第一半導(dǎo)體封裝上堆疊所述第二半導(dǎo)體封裝，使得所述第二半導(dǎo)體封裝的后表面面對所述第一半導(dǎo)體封裝的第二芯片的減薄的后表面。
11.根據(jù)權(quán)利要求10所述的方法，還包括減薄所述第一半導(dǎo)體封裝中的第一基板的第一芯片的后表面。
12.根據(jù)權(quán)利要求11所述的方法，還包括在所述第一基板的減薄的后表面上形成第一后側(cè)電極，所述第一后側(cè)電極電連接到所述第一基板中的多個第一穿通電極，所述多個第一穿通電極電連接到所述第一有源層。
13.根據(jù)權(quán)利要求12所述的方法，其中減薄所述第一半導(dǎo)體封裝中的第一基板的第一芯片的后表面暴露所述第一基板中的多個第一穿通電極。
14.根據(jù)權(quán)利要求12所述的方法，還包括在形成所述第一后側(cè)電極之前在所述第一基板的減薄的后表面中形成所述第一穿通電極。
15.一種半導(dǎo)體器件，包括: 第一半導(dǎo)體封裝，包括: 第一芯片，包括在所述第一芯片的第一正面的第一有源層； 第二芯片，包括在所述第二芯片的第二正面的第二有源層，所述第一芯片和第二芯片被堆疊使得所述第一有源層面對所述第二有源層；和模層，設(shè)置在所述第一芯片和第二芯片之間；和第二半導(dǎo)體封裝，包括: 第三芯片，包括在所述第三芯片的第三正面的第三有源層；和 第四芯片，包括在所述第四芯片的第四正面的第四有源層，所述第三芯片和第四芯片堆疊使得所述第三有源層面對所述第四有源層； 其中所述第三芯片的第三背面面對所述第二芯片的第二背面。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中所述第一芯片還包括第一穿通電極，所述第二芯片還包括第二穿通電極，所述第三芯片還包括第三穿通電極，所述第四芯片還包括第四穿通電極。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，還包括連接所述第二穿通電極和所述第三穿通電極的多個電極。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中所述第一芯片具有第一寬度，所述第二芯片具有比所述第一寬度大的第二寬度。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中所述第四芯片具有第四寬度，所述第三芯片具有比所述第四寬度大的第三寬度。
20.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中所述第二芯片的所述基板的熱膨脹系數(shù)和所述模層的熱膨脹系數(shù)在相同的數(shù)量級內(nèi)。
21.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中所述第二芯片的所述基板的熱膨脹系數(shù)與所述模層的熱膨脹系數(shù)之比在從I至3的范圍內(nèi)。
22.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，還包括電連接所述第一有源層和所述第二有源層的第一連接電極。
23.一種半導(dǎo)體器件，包括: 第一半導(dǎo)體封裝，包括: 第一芯片，包括在所述第一芯片的第一正面的第一有源層； 第二芯片，包括在所述第二芯片的第二正面的第二有源層，所述第二芯片堆疊在所述第一芯片上；和 模層，設(shè)置在所述第一芯片和所述第二芯片之間；和 第二半導(dǎo)體封裝，包括: 第三芯片，包括在所述第三芯片的第三正面的第三有源層；和 第四芯片，包括在所述第四芯片的第四正面的第四有源層，所述第四芯片堆疊在所述第三芯片上； 其中所述第三芯片的第三背面面對所述第二芯片的第二背面， 其中所述第一芯片具有第一寬度，所述第二芯片具有比所述第一寬度大的第二寬度。
24.根據(jù)權(quán)利要求23所述的半導(dǎo)體器件，其中所述第四芯片具有第四寬度，所述第三芯片具有比所述第四寬度大的第三寬度。
【文檔編號】H01L25/065GK104253056SQ201410290157
【公開日】2014年12月31日 申請日期:2014年6月25日 優(yōu)先權(quán)日:2013年6月27日
【發(fā)明者】鄭顯秀, 金鐘延, 李仁榮, 趙泰濟 申請人:三星電子株式會社