在扇出型wlcsp上堆疊半導體小片的方法及半導體裝置制造方法
【專利摘要】半導體裝置具有第一半導體小片。第一互連結(jié)構(gòu)，諸如導電柱，其包括形成在導電柱之上的凸點，以及第二互連結(jié)構(gòu)形成在所述第一半導體小片的外圍區(qū)域。第二半導體小片布置在第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)之間的第一半導體小片之上。第二半導體小片的高度低于第一互連結(jié)構(gòu)的高度。第二半導體小片的占用空間小于第一半導體小片的中央?yún)^(qū)域。密封體沉積在第一半導體小片和第二半導體小片之上。備選地，第二半導體小片布置在包括多個互連結(jié)構(gòu)的半導體封裝之上。實現(xiàn)來自單側(cè)FO-WLCSP的外部連通性而沒有使用導電通孔以提供高的產(chǎn)量及裝置可靠性。
【專利說明】在扇出型WLCSP上堆疊半導體小片的方法及半導體裝置
[0001]本申請要求于2013年6月28日遞交的美國臨時專利申請N0.61/841，059的權(quán)益，通過引用將其申請結(jié)合于此。

【技術(shù)領(lǐng)域】
[0002]本發(fā)明一般涉及半導體裝置，并且更具體地涉及堆疊半導體小片(die)或使用單側(cè)扇出型晶圓級芯片規(guī)模封裝(FO-WLCSP)的半導體封裝的半導體裝置及方法。

【背景技術(shù)】
[0003]半導體裝置廣泛存在于現(xiàn)代電子產(chǎn)品中。半導體裝置在電元件的數(shù)量和密度上變化。離散的半導體裝置通常包含一種類型的電元件，例如發(fā)光二極管(LED)、小信號晶體管、電阻器、電容器、電感器和功率金屬氧化物半導體場效應晶體管(MOSFET)。集成半導體裝置典型地包含數(shù)以百計到數(shù)百萬的電元件。集成半導體裝置的示例包括微控制器、微處理器、電荷-耦合裝置(CXD)、太陽能電池和數(shù)字式微-反射鏡裝置(DMD)。
[0004]半導體裝置執(zhí)行廣泛范圍的功能，諸如信號處理、高速計算、發(fā)射及接收電磁信號、控制電子裝置、將太陽光轉(zhuǎn)變?yōu)殡娨约爱a(chǎn)生用于電視顯示器的視覺投影。半導體裝置存在于娛樂、通信、功率轉(zhuǎn)換、網(wǎng)絡、計算機以及消費產(chǎn)品的領(lǐng)域中。半導體裝置也存在于軍事應用、航空、汽車、工業(yè)控制器以及辦公設備中。
[0005]半導體裝置利用半導體材料的電屬性。半導體材料的結(jié)構(gòu)允許通過電場或基極電流的應用或經(jīng)由摻雜的過程來操縱半導體材料的電導率。摻雜將雜質(zhì)引入半導體材料以操縱并控制半導體裝置的導電性。
[0006]半導體裝置包含有源的和無源的電結(jié)構(gòu)。包括雙極和場效應晶體管的有源結(jié)構(gòu)控制電流的流動。通過改變摻雜的水平以及電場或基極電流的應用，晶體管或是促進或是限制電流的流動。包括電阻器、電容器和電感器的無源結(jié)構(gòu)產(chǎn)生執(zhí)行多種電功能所必需的、電壓和電流之間的關(guān)系。將無源及有源結(jié)構(gòu)電連接以形成電路，該電路使得半導體裝置能夠執(zhí)行高速操作和其他有用的功能。
[0007]半導體裝置一般使用兩種復雜的制造工藝(即前端制造和后端制造)來制造，每一制造工藝潛在地包括數(shù)以百計的步驟。前端制造包括在半導體晶圓表面上的多個小片的形成。每一半導體小片典型地是相同的并且包含由電連接的有源和無源元件形成的電路。后端制造包括從已完成的晶圓分割個體半導體小片并且封裝小片以提供結(jié)構(gòu)的支持和環(huán)境隔離。本文使用的術(shù)語“半導體小片”既指該單詞的單一形式又指其復數(shù)形式，并且因而能夠既指單個半導體裝置又指多個半導體裝置。
[0008]半導體制造的一個目的是生產(chǎn)較小的半導體裝置。較小的半導體裝置典型地消耗較少功率、具有較高性能并且能夠更有效地生產(chǎn)。另外，較小的半導體裝置具有較少的占用空間，這是較小的最終產(chǎn)品所期望的。能夠通過前端工藝中的改進來實現(xiàn)較小的半導體小片尺寸，這導致具有較小、較高密度有源及無源元件的半導體小片。后端工藝可通過電互連和封裝材料中的改進而導致具有較少占用空間的半導體裝置封裝。
[0009]較小半導體裝置的制造依賴于對在多個水平上(3-D裝置集成)的多個半導體裝置之間的水平的及垂直的電互連實施改進。水平的電互連包括形成為FO-WLCSP或嵌入式晶圓級球柵陣列(eWLB)的部分的重新分配層(RDLs)，其提供半導體小片和封裝外部的點之間的電連接。垂直的互連能夠以導電的直通硅通孔(TSV)或直通孔通孔(THV)實現(xiàn)。然而，TSV和THV的使用通常涉及相當多的時間及設備，這減少了每小時件數(shù)(UPH)產(chǎn)量并且增加了成本。而且，通孔形成可能包括空隙的形成，該空隙減少裝置可靠性，并且可能提出半導體小片放置精度和翹曲控制的問題。


【發(fā)明內(nèi)容】

[0010]存在著以某種方式增加半導體小片封裝的密度來實現(xiàn)較低的成本、較高的UPH產(chǎn)量并且增加的裝置可靠性的需求。因而，在一種實施例中，本發(fā)明是制作半導體裝置的方法，其包括如下步驟:提供第一半導體小片，在所述第一半導體小片的外圍區(qū)域形成多個互連結(jié)構(gòu)，并且將第二半導體小片布置在所述互連結(jié)構(gòu)之間的所述第一半導體小片之上。
[0011]在另一實施例中，本發(fā)明是制作半導體裝置的方法，其包括如下步驟:提供第一半導體小片，形成第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)，并且將第二半導體小片布置在所述第一互連結(jié)構(gòu)和所述第二互連結(jié)構(gòu)之間的所述第一半導體小片之上。
[0012]在另一實施例中，本發(fā)明是半導體裝置，其包括第一半導體小片。第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)形成在所述第一半導體小片的外圍區(qū)域中。第二半導體小片布置在所述第一互連結(jié)構(gòu)和所述第二互連結(jié)構(gòu)之間的所述第一半導體小片之上。
[0013]在另一實施例中，本發(fā)明是半導體裝置，其包括第一半導體小片。第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)形成在所述第一半導體小片之上。第二半導體小片布置在所述第一互連結(jié)構(gòu)和所述第二互連結(jié)構(gòu)之間的所述第一半導體小片之上。

【專利附圖】

【附圖說明】
[0014]圖1示出印刷電路板(PCB)，其具有裝配在PCB表面的不同類型的封裝；
圖2a_21示出半導體晶圓，其具有由切割道(saw street)分開的多個半導體小片；
圖3a-3c以平面圖示出圖2a-21的半導體小片；
圖4a_4f示出半導體晶圓，其具有由切割道分開的多個半導體小片；
圖5a-5i示出堆疊使用單側(cè)FO-WLCSP的圖2a_21和圖4a_4f的半導體小片的過程；以及
圖6a-6g示出堆疊具有使用單側(cè)FO-WLCSP的圖4a_4f的半導體小片的半導體封裝的過程。

【具體實施方式】
[0015]在下面的說明中參考附圖在一個或多個實施例中描述本發(fā)明，其中相似的數(shù)字表示相同或類似的元件。盡管按照實現(xiàn)本發(fā)明目的的最佳模式描述本發(fā)明，本領(lǐng)域技術(shù)人員將理解說明書意在覆蓋備選方案、修正方案以及等價方案，正如它們可包括在由附隨的權(quán)利要求以及由下列公開和附圖所支持的權(quán)利要求的等價方案所限定的、本發(fā)明的精神和范圍內(nèi)。
[0016]半導體裝置一般使用兩種復雜的制造工藝來制造:前端制造和后端制造。前端制造包括在半導體晶圓表面上的多個小片的形成。晶圓上的每一半導體小片包含有源和無源電元件，該些電元件電連接以形成功能的電路。諸如晶體管和二極管的有源電元件具有控制電流流動的能力。諸如電容器、電感器和電阻器的無源電元件產(chǎn)生執(zhí)行電路功能所必需的、電壓和電流之間的關(guān)系。
[0017]無源及有源元件通過一系列工藝步驟(包括摻雜、沉積、光刻、刻蝕和平坦化)形成在半導體晶圓的表面上。摻雜通過諸如離子注入或熱擴散的技術(shù)將雜質(zhì)引入半導體材料中。摻雜工藝通過響應電場或基極電流而動態(tài)地改變半導體材料導電性來修正有源裝置中半導體材料的電導率。晶體管包含變化的摻雜類型和程度的區(qū)域，這些區(qū)域根據(jù)需要布置為使得晶體管能夠在施加電場或基極電流時促進或限制電流的流動。
[0018]有源和無源的元件由具有不同電屬性的材料的層來形成。這些層能夠由多種沉積技術(shù)形成，這些沉積技術(shù)部分地由被沉積材料的類型確定。例如，薄膜沉積能夠包括化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解電鍍和非電鍍工藝。通常對每一層圖案化以形成有源元件、無源元件或元件之間電連接的部分。
[0019]后端制造指將已完成的晶圓切割或分割成個體半導體小片并且隨后封裝該半導體小片來用于結(jié)構(gòu)支撐和環(huán)境隔離。為分割半導體小片，沿著晶圓的非功能區(qū)(稱為切割道或劃痕)對晶圓進行刻劃并且割裂。使用激光切割工具或鋸條分割晶圓。在分割后，將個體半導體小片裝配到包括引腳或接觸焊盤的封裝襯底以供與其他系統(tǒng)元件的互連。形成在半導體小片上的接觸焊盤隨后連接到封裝內(nèi)的接觸焊盤。電連接能夠以焊料凸點、釘頭凸點(stud bump)、導電膠或絲焊(wirebond)來制作。在封裝之上沉積密封材料或其他成型材料以提供物理支撐和電隔離。所完成的封裝隨后插入到電系統(tǒng)中并且半導體裝置的功能性對于其他系統(tǒng)元件變得可用。
[0020]圖1示出具有芯片載體襯底或PCB52的電子裝置50，多個半導體封裝裝配在PCB52的表面。電子裝置50能夠具有一種類型的半導體封裝或多種類型的半導體封裝，這取決于應用。
[0021]電子裝置50能夠為單獨(stand-alone)系統(tǒng)，其使用半導體封裝來執(zhí)行一個或多個電功能。備選地，電子裝置50能夠為較大系統(tǒng)的次級元件。例如，電子裝置50能夠為蜂窩電話、個人數(shù)字助手(PDA)、數(shù)字式視頻相機(DVC)或其他電子通信裝置的部分。備選地，電子裝置50能夠為可插入計算機中的顯卡、網(wǎng)絡接口卡或其他信號處理卡。半導體封裝能夠包括微處理器、存儲器、專用集成電路(ASIC)、邏輯電路、模擬電路、射頻(RF)電路、分離裝置或其他半導體小片或電子元件。小型化和重量減輕對于將被市場接受的產(chǎn)品而言是至關(guān)重要的。可減少半導體裝置之間的距離以實現(xiàn)更高密度。
[0022]圖1中，PCB52提供通用襯底用于裝配在PCB上的半導體封裝的結(jié)構(gòu)支撐和電互連。導電信號跡線54使用蒸發(fā)、電解電鍍、非電鍍、絲網(wǎng)印刷或其他適當?shù)慕饘俪练e工藝形成在PCB52的表面上或在PCB52的層內(nèi)。信號跡線54為半導體封裝、裝配的元件以及其他外部系統(tǒng)元件的每個之間的電通信作準備。跡線54也向半導體封裝的每個提供功率和地連接。
[0023]在一些實施例中，半導體裝置具有兩個封裝級。第一級封裝是用于機械地并且電氣地將半導體小片附著到中間載體的技術(shù)。第二級封裝包括機械地并且電氣地將中間載體附著到PCB。在其他實施例中，半導體裝置可僅具有第一級封裝，其中小片機械地并且電氣地直接裝配到PCB。
[0024]為了例示的目的，在PCB52上示出幾種類型的第一級封裝，包括接合線(bondwire)封裝56和倒裝芯片(fIipchip) 58。此外，幾種類型的第二級封裝,包括球柵陣列(BGA)60、凸點芯片載體(BCC)62、柵格陣列(LGA)66、多芯片模塊(MCM)68、扁平無引線封裝(QFN) 70、扁平封裝72、effLB74和晶圓級芯片規(guī)模封裝(WLCSP) 76被示出裝配在PCB52上。effLB74為扇出型晶圓級封裝并且WLCSP76為扇入型晶圓級封裝(F1-WLP)。取決于系統(tǒng)需求，以第一和第二級封裝式樣的任何組合配置的半導體封裝以及其他電子元件的任何組合能夠連接到PCB52。一些實施例中，電子裝置50包括單個附著的半導體封裝，而其他實施例要求多個互連的封裝。通過在單個襯底上組合一個或多個半導體封裝，廠商能夠?qū)㈩A先制造的元件結(jié)合到電子裝置和系統(tǒng)中。由于半導體封裝包括成熟的功能性，電子裝置能夠使用較不昂貴的元件以及高效率的制造工藝來制造。所產(chǎn)生的裝置較少可能地失效并且制造較不昂貴，這導致消費者較低的費用。
[0025]圖2a_2i，相對于圖1，示出形成減薄的半導體小片的工藝，在半導體小片的外圍區(qū)域具有復合的互連結(jié)構(gòu)。RDL將來自半導體小片中央?yún)^(qū)域中的電路的信號發(fā)送到該半導體小片的外圍區(qū)域。在一個實施例中，半導體小片的中央?yún)^(qū)域的一部分沒有復合的互連結(jié)構(gòu)以在后續(xù)的處理步驟中容納布置在該半導體小片之上的較小的半導體小片。在另一實施例中，復合互連結(jié)構(gòu)的行可將中央?yún)^(qū)域劃分成較小區(qū)域來容納將多于一個的較小半導體小片堆疊在該半導體小片之上。
[0026]圖2a不出半導體晶圓120,其具有基礎(chǔ)襯底材料122,諸如娃、錯、憐化招、神化招、砷化鎵、氮化鎵、磷化銦或碳化硅或其他用于結(jié)構(gòu)支撐的大塊半導體材料。在一個實施例中，半導體晶圓120具有100-450mm的寬度或直徑。多個半導體小片或元件124形成在由如上所述的非有源的、交互-小片晶圓區(qū)域或切割道126所分隔的晶圓120上。切割道126提供切割區(qū)域以將半導體晶圓120分割成個體半導體小片124。每一半導體小片124具有中央?yún)^(qū)域128和外圍區(qū)域130。在一個實施例中，中央?yún)^(qū)域128具有正方形或矩形形狀。
[0027]圖2b不出半導體晶圓120的一部分的截面圖。每一半導體小片124具有背部或非有源表面132以及包含模擬或數(shù)字電路的有源表面134，該些模擬或數(shù)字電路實現(xiàn)為形成在小片中并且根據(jù)小片的電設計和功能而電互連的有源裝置、無源裝置、導電層以及介電層。例如，電路可包括一個或多個晶體管、二極管和其他形成在有源表面134內(nèi)的電路元件以實現(xiàn)模擬電路或數(shù)字電路，諸如數(shù)字信號處理器(DSP)、ASIC、存儲器或其他信號處理電路。半導體小片124還可包含集成的無源裝置(iro)，諸如電感器、電容器和電阻器，以供射頻信號處理。
[0028]導電層136使用PVD、CVD、電解電鍍、非電鍍工藝或其他適合的金屬沉積工藝形成在有源表面134上。導電層136能夠為鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Cu)、銀(Ag)或其他適合的導電材料的一層或多層。導電層136作為電連接到有源表面134上的電路的接觸焊盤進行操作。導電層136能夠形成為在距離半導體小片124的邊緣第一距離處并肩布置的接觸焊盤，如圖2b所示。備選地，導電層136能夠形成為接觸焊盤，該些接觸焊盤成多行錯位(offset)以使得接觸焊盤的第一行在距離小片邊緣第一距離處布置，而與該第一行交錯的、接觸焊盤的第二行在距離小片邊緣第二距離處布置。
[0029]絕緣或鈍化層138使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結(jié)或熱氧化形成在有源表面134和導電層136上。絕緣層138包含二氧化娃(S12)、氮化娃(Si3N4)、氧氮化娃(S1N)、五氧化二鉭(Ta2O5)、氧化鋁(Al2O3)或其他具有類似絕緣和結(jié)構(gòu)屬性的材料的一層或多層。絕緣層138覆蓋有源表面134并且為其提供保護。通過刻蝕、激光直接燒蝕(LDA)、或其他適合的工藝來移除絕緣層138的一部分來暴露導電層136以用于后來的電互連。
[0030]圖2c中，半導體晶圓120經(jīng)歷作為質(zhì)量控制工藝部分的電測試及檢查。人工視覺檢查及自動光學系統(tǒng)用于對半導體晶圓120執(zhí)行檢查。能夠在半導體晶圓120的自動化光學分析中使用軟件。視覺檢查方法可以使用諸如掃描電子顯微鏡、高亮度的光或紫外線、或金相顯微鏡的設備。檢查半導體晶圓120的結(jié)構(gòu)特性，包括:翹曲、厚度變化、表面微粒、不規(guī)則性、裂縫、層離以及污染(discolorat1n)。
[0031]半導體小片124內(nèi)的有源和無源元件在晶圓級經(jīng)歷測試以獲得電性能和電路功能。使用包括多個探針或測試導線140、或其他測試裝置的測試探頭142，來測試每一半導體小片124以獲得功能性和電參數(shù)，如圖2c所示。探針140用于與每一半導體小片124上的節(jié)點或接觸焊盤136進行電接觸并且提供對接觸焊盤的電激勵。半導體小片124響應該電激勵，該電激勵由計算機測試系統(tǒng)144測量并且與期望的響應進行比較以測試半導體小片的功能性。電測試可包括電路功能性、導線完整性、電阻系數(shù)、連續(xù)性、可靠性、結(jié)深、ESD、射頻性能、驅(qū)動電流、閾值電流、漏電流以及對于元件類型特定的操作的參數(shù)。半導體晶圓120的檢查和電測試使得通過測試的半導體小片124被指派為用于在半導體封裝中使用的確優(yōu)小片(KGD)。
[0032]在圖2d 中，導電(electrically conductive)層或 RDL150 使用 PVD、CVD、電解電鍍、非電鍍工藝或其他適合的金屬沉積工藝形成在導電(conductive)層136和絕緣層138之上。導電層150能夠為Al、T1、Tiff, Cu、Sn、N1、Au、Ag或其他適合的導電材料的一層或多層。導電層150的一部分與導電層136電連接。導電層150的其他部分能夠為電共用的或電隔離的，這取決于半導體小片124的設計和功能。RDL150將離開半導體小片124的中央?yún)^(qū)域128中接觸焊盤136的信號發(fā)送到該半導體小片的外圍區(qū)域130。在一個實施例中，半導體小片124是任何庫存的或早先設計的半導體小片。半導體小片124在中央?yún)^(qū)域128具有信號和接觸焊盤136。半導體小片124的中央?yún)^(qū)域128的一部分必須沒有封裝互連以容納與較小半導體小片的堆疊。通過將離開中央?yún)^(qū)域128的信號發(fā)送到外圍區(qū)域130，導電層150使得半導體小片124能夠容納與較小半導體小片的堆疊而不需半導體小片的定制或重新設計，這節(jié)約了大量時間和費用并且擴展了早先設計的半導體小片124的效用。
[0033]絕緣或鈍化層152使用PVD、CVD、印刷、層疊(laminat1n)、旋涂、噴涂、燒結(jié)或熱氧化形成在絕緣層138和導電層150上。絕緣層152包含Si02、Si3N4、Si0N、Ta205、Al203或其他具有類似絕緣和結(jié)構(gòu)屬性的材料的一層或多層。絕緣層152的一部分通過LDA、刻蝕或其他適合的工藝移除以暴露導電層150。導電層150將離開半導體小片124的中央?yún)^(qū)域128中接觸焊盤136的信號發(fā)送到該半導體小片的外圍區(qū)域130。因而，暴露導電層150的、絕緣層152中的開口位于半導體小片124的外圍區(qū)域130。在半導體小片124的中央?yún)^(qū)域128的一部分中的導電層150保持由絕緣層152覆蓋。保持由絕緣層152覆蓋的、半導體小片124的中央?yún)^(qū)域128的該部分對應于將在后來的處理步驟中布置于半導體小片124之上的較小半導體小片的占用空間。
[0034]圖2e中，圖案化或光刻膠層154使用印刷、旋涂或噴涂形成在導電層150和絕緣層152之上。在一個實施例中，光刻膠層154具有40-150微米(μ m)的厚度。光刻膠層154的一部分使用激光156通過LDA移除以形成圖案化的開口 158并且暴露導電層150和絕緣層152。備選地，光刻膠層154的該部分通過圖案化的光刻膠層由刻蝕工藝移除以形成圖案化的開口 158并且暴露導電層150和絕緣層152。導電層150將離開半導體小片124的中央?yún)^(qū)域128中接觸焊盤136的信號發(fā)送到該半導體小片的外圍區(qū)域130。因而，暴露導電層150和絕緣層152的、光刻膠層154中的圖案化的開口 158位于半導體小片124的外圍區(qū)域130。半導體小片124的中央?yún)^(qū)域128的一部分保持由光刻膠層154覆蓋。半導體小片124的中央?yún)^(qū)域128的一部分沒有光刻膠層154中的圖案化的開口 158。保持由光刻膠層154覆蓋的、半導體小片124的中央?yún)^(qū)域128的該部分對應于將在后來的處理步驟中布置于半導體小片124之上的、較小半導體小片的占用空間。在一個實施例中，圖案化的開口 158具有圓形的橫截面，其配置為形成具有包括圓形橫截面的圓柱形形狀的導電柱。在另一實施例中，圖案化的開口 158具有矩形橫截面，其配置為形成具有包括矩形橫截面的立方體形狀的導電柱。
[0035]在圖2f中，在開口 158內(nèi)，導電層160使用圖案化和金屬沉積工藝(諸如印刷、PVD、CVD、濺射、電解電鍍和非電鍍)共形地(conformally)施加在導電層150和絕緣層152之上。光刻膠層154中圖案化的開口 158位于半導體小片124的外圍區(qū)域130。因而，布置在圖案化的開口 158中的導電層160位于半導體小片124的外圍區(qū)域130。半導體小片124的中央?yún)^(qū)域128的一部分保持由光刻膠層154覆蓋。半導體小片124的中央?yún)^(qū)域128的一部分沒有導電層160。保持由光刻膠層154覆蓋并且沒有導電層160的、半導體小片124的中央?yún)^(qū)域128的該部分對應于將在后來的處理步驟中布置于半導體小片124之上的、較小半導體小片的占用空間。導電層160能夠為Al、Cu、Sn、T1、N1、Au、Ag或其他適合的導電材料的一層或多層。在一個實施例中，導電層160為包括種子層、阻擋層和粘附層的多層堆疊。種子層能夠為鈦銅(TiCu)、鈦鎢銅(TiWCu)或鉭氮銅(TaNCu)。阻擋層能夠為N1、鎳釩(NiV)、鉬(Pt)、鈀(Pd)、Tiff, CrCu或其他適合的材料。粘附層能夠為T1、TiN, Tiff, Al或鉻(Cr)或其他適合的材料。導電層160跟隨導電層150和絕緣層152的輪廓。導電層160電連接到導電層150。
[0036]在圖2g中，導電材料162使用蒸發(fā)、濺射、電解電鍍、非電鍍或絲網(wǎng)印刷工藝沉積在圖案化的開口 158內(nèi)和在導電層160之上。導電材料162能夠為Cu、Al、鎢(W)、Au、焊料或其他合適的導電材料。在一個實施例中，導電材料162通過電鍍銅沉積在光刻膠層154的圖案化的開口 158中。光刻膠層154的圖案化的開口 158位于半導體小片124的外圍區(qū)域130。因而，布置在圖案化的開口 158中的導電材料162位于半導體小片124的外圍區(qū)域130中。半導體小片124的中央?yún)^(qū)域128的一部分保持由光刻膠層154覆蓋。半導體小片124的中央?yún)^(qū)域128的一部分沒有導電材料162。保持由光刻膠層154覆蓋并且沒有導電材料162的、半導體小片124的中央?yún)^(qū)域128的該部分對應于將在后來的處理步驟中布置于半導體小片124之上的、較小半導體小片的占用空間。導電材料162電連接到導電層160。
[0037]在圖2h中，光刻膠層154通過刻蝕工藝來移除以留下個體導電柱164。導電柱164能夠具有圓形或橢圓形橫截面的圓柱形形狀，或?qū)щ娭?64能夠具有矩形橫截面的立方體形狀。導電柱164具有Hl的高度。在一個實施例中，導電柱164能夠以堆疊的凸點或釘頭凸點來實現(xiàn)。在另一實施例中，導電柱164的高度Hl為40-150 μ m。導電材料162沉積在位于半導體小片124的外圍區(qū)域130的圖案化的開口 158中。因而，導電柱164位于半導體小片124的外圍區(qū)域130中。半導體小片124的中央?yún)^(qū)域128的一部分沒有導電柱164。半導體小片124的中央?yún)^(qū)域128的一部分保持由絕緣層152覆蓋。保持由絕緣層152覆蓋并且沒有導電柱164的、半導體小片124的中央?yún)^(qū)域128的該部分對應于將在后來的處理步驟中布置于半導體小片124之上的、較小半導體小片的占用空間。導電柱164電連接到導電層160。
[0038]在圖2i中，導電凸點材料(bump material)使用蒸發(fā)、電解電鍍、非電鍍、落球(ball drop)或絲網(wǎng)印刷工藝沉積在導電柱164之上。凸點材料能夠為帶有可選的焊劑溶液的、Al、Sn、N1、Au、Ag、Pb、鉍(Bi)、Cu、焊料和它們的組合。例如，凸點材料能夠為易熔的Sn/Pb、高鉛焊料或無鉛焊料。凸點材料能夠回流以形成圓形的凸帽166。在一些應用中，凸帽166被再次回流以改善對柱體164的電接觸。備選地，凸點材料在移除光刻膠層154之前沉積。導電柱164和凸帽166的組合組成了復合互連結(jié)構(gòu)168，其具有非熔部分(導電柱164)和可熔部分(凸帽166)。凸帽166電連接到導電柱164。導電柱164位于半導體小片124的外圍區(qū)域130中。因而，復合互連結(jié)構(gòu)168位于半導體小片124的外圍區(qū)域130中。半導體小片124的中央?yún)^(qū)域128的一部分沒有復合互連結(jié)構(gòu)168。半導體小片124的中央?yún)^(qū)域128的一部分保持由絕緣層152覆蓋。保持由絕緣層152覆蓋并且沒有復合互連結(jié)構(gòu)168的、半導體小片124的中央?yún)^(qū)域128的該部分對應于將在后來的處理步驟中布置于半導體小片124之上的、較小半導體小片的占用空間。復合互連結(jié)構(gòu)168具有高度H2。在一個實施例中，復合互連結(jié)構(gòu)168的高度H2為40-150 μ m。復合互連結(jié)構(gòu)168表示能在半導體小片124之上形成的、互連結(jié)構(gòu)的一種類型。該互連結(jié)構(gòu)還能夠使用凸點、導電膠、堆疊的釘頭凸點或其他電互連。復合互連結(jié)構(gòu)168電連接到導電層160。
[0039]在圖2j中，保護層170跨半導體晶圓120的整個區(qū)域形成在絕緣層152和復合互連結(jié)構(gòu)168之上。保護層170能夠為通過絲網(wǎng)印刷、旋涂、噴涂或其他合適的沉積工藝施加的、可溶于水的聚合物材料的一層或多層。層疊帶(laminat1n tape) 172跨半導體晶圓120的整個區(qū)域施加在保護層170之上。在一個實施例中，層疊帶172包括介電的基膜172a和粘附層172b，如圖2j中半導體晶圓120的一部分的橫截面視圖中所示。保護層170覆蓋半導體晶圓120的有源表面134，該半導體晶圓包括半導體小片124的中央?yún)^(qū)域128和外圍區(qū)域130以及切割道126。
[0040]半導體晶圓120具有T1的初始厚度。在圖2k中，半導體晶圓120的背面132經(jīng)以研磨機174或其他合適的機械或刻蝕工藝進行的背部研磨操作，以移除基材122的一部分并且將基材減少到厚度T2，厚度T2小于厚度1\。基材122從背面132的移除作為機械工藝或物理刻蝕工藝來執(zhí)行，這使得半導體晶圓120的新的背面176跨半導體晶圓的整個寬度而均勻。備選地，基材122的一部分通過LDA從背面132移除以暴露新的背面176。在一個實施例中，半導體晶圓120在背部研磨或晶圓減薄操作之后具有30-50 μ m的厚度T2。在另一實施例中，半導體晶圓120在背部研磨或晶圓減薄操作之后具有大約100 μ m的厚度T2。絕緣層152和復合互連結(jié)構(gòu)168之上的保護層170在背部研磨或晶圓減薄操作、以及后來的制造工藝期間減少在有源表面134上的切口移位以及碎屑和污染物的積聚。因而，保護層170在圖2k的背部研磨或晶圓減薄操作之前施加在絕緣層152和復合互連結(jié)構(gòu)168之上。
[0041]在圖21中，絕緣層152和復合互連結(jié)構(gòu)168之上的保護層170通過剝離或剝除操作來移除。使用鋸條或激光切割工具180經(jīng)由切割道126來將半導體晶圓120分隔成個體半導體小片182，該個體半導體小片182包括在外圍區(qū)域130中的復合互連結(jié)構(gòu)168。半導體小片182經(jīng)由接觸焊盤136電連接到導電層150。導電層150將離開半導體小片182的中央?yún)^(qū)域128中的接觸焊盤136的信號發(fā)送到該半導體小片的外圍區(qū)域130。半導體小片182的導電層150電連接到導電層160。導電層160位于半導體小片182的外圍區(qū)域130。半導體小片182的導電層160電連接到導電柱164。導電柱164位于半導體小片182的外圍區(qū)域130中。半導體小片182的導電柱164電連接到凸帽166。凸帽166位于半導體小片182的外圍區(qū)域130中。導電柱164和凸帽166的組合組成了復合互連結(jié)構(gòu)168，其具有非熔部分(導電柱164)和可熔部分(凸帽166)。復合互連結(jié)構(gòu)168電連接到導電層160。半導體小片182的中央?yún)^(qū)域128的一部分沒有復合互連結(jié)構(gòu)168。沒有導電互連結(jié)構(gòu)168的、半導體小片182的中央?yún)^(qū)域128的該部分對應于將在后來的處理步驟中布置于半導體小片182之上的、較小半導體小片的占用空間。半導體小片182經(jīng)由接觸焊盤136、導電層150和導電層160電連接到復合互連結(jié)構(gòu)168以供外部互連。能夠?qū)€體半導體小片182進行檢查和電測試以用于KGD后分割的識別。
[0042]圖3a_3c，相對于圖1，示出圖2a_21中描述的半導體小片的平面圖，其示出復合互連結(jié)構(gòu)處于外圍區(qū)域以及中央?yún)^(qū)域沒有復合互連結(jié)構(gòu)的實施例。圖3a示出具有形成在外圍區(qū)域130中的復合互連結(jié)構(gòu)168的半導體小片182的平面圖。圖3a示出沒有復合互連結(jié)構(gòu)168的半導體小片182的中央?yún)^(qū)域128。圖3b示出復合互連結(jié)構(gòu)168的一列或多列，該一列或多列將半導體小片182的中央?yún)^(qū)域128劃分成第一區(qū)域128a和第二區(qū)域128b。圖3c示出復合互連結(jié)構(gòu)168的一行或多行，該一行或多行將半導體小片128的第一區(qū)域128a劃分成區(qū)域128c和區(qū)域128d并且將第二區(qū)域128b劃分成區(qū)域128e和區(qū)域128f。半導體小片128的區(qū)域128a-128f的一部分沒有復合互連結(jié)構(gòu)168以容納在后來的處理步驟中布置于該半導體小片之上的較小半導體小片。沒有復合互連結(jié)構(gòu)168的、半導體小片182的區(qū)域128a-128f的該部分對應于將在后來的處理步驟中布置于半導體小片182之上的較小半導體小片的占用空間。
[0043]圖4a_4f，相對于圖1，示出形成減薄的半導體小片的工藝，該減薄的半導體小片的占用空間比半導體小片182的中央?yún)^(qū)域128更小。圖4a示出與半導體晶圓120相似的半導體晶圓190，其具有基礎(chǔ)襯底材料192，諸如硅、鍺、磷化鋁、砷化鋁、砷化鎵、氮化鎵、磷化銦、碳化硅或其他用于結(jié)構(gòu)支撐的大塊半導體材料。多個半導體小片或元件194形成在由以上描述的非有源、交互-小片晶圓區(qū)域或切割道196所分隔的晶圓190之上。切割道196提供切割區(qū)域以將半導體晶圓190分割成個體半導體小片194。在一個實施例中，半導體晶圓190具有100-450nm的寬度或直徑。半導體小片194的占用空間比半導體小片182的中央?yún)^(qū)域128更小。半導體小片182的中央?yún)^(qū)域128比半導體小片182的占用空間更大。
[0044]圖4b示出半導體晶圓190的一部分的橫截面視圖。半導體晶圓190具有T3的初始厚度。每一半導體小片194具有背面或非有源表面198以及包含模擬或數(shù)字電路的有源表面200，該些模擬或數(shù)字電路實現(xiàn)為形成在小片中并且根據(jù)小片的電設計和功能而電互連的有源裝置、無源裝置、導電層以及介電層。例如，電路可包括一個或多個晶體管、二極管和其他形成在有源表面200內(nèi)的電路元件以實現(xiàn)模擬電路或數(shù)字電路，諸如DSP、ASIC、存儲器或其他信號處理電路。半導體小片194還可包含諸如電感器、電容器和電阻器的IPD，以供射頻信號處理。
[0045]導電層202使用PVD、CVD、電解電鍍、非電鍍工藝或其他適合的金屬沉積工藝形成在有源表面200之上。導電層202能夠為Al、Cu、Sn、N1、Au、Ag或其他適合的導電材料的一層或多層。導電層202作為電連接到有源表面200上的電路的接觸焊盤來進行操作。導電層202能夠形成為在距離半導體小片194的邊緣第一距離處并肩布置的接觸焊盤，如圖4b所示。備選地，導電層202能夠形成為接觸焊盤，該些接觸焊盤成多行錯位(offset)以使得接觸焊盤的第一行在距離小片邊緣第一距離處布置，而與該第一行交錯(alternating)的、接觸焊盤的第二行在距離小片邊緣第二距離處布置。
[0046]絕緣或鈍化層204使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結(jié)或熱氧化形成在有源表面200和導電層202之上。絕緣層204包含Si02、Si3N4、S1N、Ta205、Al2O3或其他具有類似絕緣和結(jié)構(gòu)屬性的材料的一層或多層。絕緣層204覆蓋有源表面200并且提供對有源表面200的保護。絕緣層204的一部分通過刻蝕、LDA或其他適合的工藝來移除以暴露導電層202用于后來的電互連。
[0047]在圖4c中，半導體晶圓190經(jīng)歷作為質(zhì)量控制工藝部分的電測試及檢查。人工視覺檢查及自動光學系統(tǒng)用于對半導體晶圓190執(zhí)行檢查。能夠在半導體晶圓190的自動化光學分析中使用軟件。視覺檢查方法可以使用諸如掃描電子顯微鏡、高亮度光或紫外線、或金相顯微鏡的設備。檢查半導體晶圓190的結(jié)構(gòu)特性，包括:翹曲、厚度變化、表面微粒、不規(guī)則性、裂縫、層離以及污染(discolorat1n)。
[0048]半導體小片194內(nèi)的有源和無源元件在晶圓級經(jīng)歷測試以獲得電性能和電路功能。使用探針或其他測試裝置來測試每一半導體小片194以獲得功能性和電參數(shù)。測試探頭212包括多個探針210。探針210用于與每一半導體小片194上的接觸焊盤202進行電接觸并且提供對接觸焊盤的電激勵。半導體小片194響應該電激勵，該電激勵由計算機測試系統(tǒng)214測量并且與期望的響應進行比較以測試半導體小片的功能性。電測試可包括電路功能性、導線完整性、電阻系數(shù)、連續(xù)性、可靠性、結(jié)深、ESD、射頻性能、驅(qū)動電流、閾值電流、漏電流以及對于元件類型特定的操作的參數(shù)。半導體晶圓190的檢查和電測試使得通過測試的半導體小片194被指派為用于在半導體封裝中使用的KGD。
[0049]在圖4d中，導電凸點材料(bump material)使用蒸發(fā)、電解電鍍、非電鍍、落球(ball drop)或絲網(wǎng)印刷工藝沉積在接觸焊盤202之上。凸點材料能夠為帶有可選的焊劑溶液的、Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料和它們的組合。例如，凸點材料能夠為易熔的Sn/Pb、高鉛焊料或無鉛焊料。凸點材料使用合適的粘附或接合工藝接合到接觸焊盤202。在一個實施例中，通過將凸點材料加熱到其熔點之上來回流該凸點材料以形成球體或凸點216。在一些應用中，凸點216被再次回流以改善對接觸焊盤202的電接觸。凸點216也能夠被壓接或熱壓接到接觸焊盤202。凸點216表示能夠在接觸焊盤202之上形成的互連結(jié)構(gòu)的一種類型?；ミB結(jié)構(gòu)也能夠使用釘頭凸點、微凸點或其他電互連。凸點216電連接到半導體小片194的接觸焊盤202。
[0050]在圖4e中，保護層220跨半導體晶圓190的整個區(qū)域形成在絕緣層204和凸點216之上。保護層220能夠為通過絲網(wǎng)印刷、旋涂、噴涂或其他合適的沉積工藝施加的、可溶于水的聚合物材料的一層或多層。層疊帶(laminat1n tape) 222跨半導體晶圓190的整個區(qū)域施加在保護層220之上。在一個實施例中，層疊帶222包括介電的基膜222a和粘附層222b，如圖4e中半導體晶圓190的一部分的橫截面視圖中所示。
[0051]在圖4e中，半導體晶圓190的背面198經(jīng)以研磨機224或其他合適的機械或刻蝕工藝進行的背部研磨操作，以移除基材192的一部分并且將基材減少到厚度T4，厚度T4小于厚度T3?；?92從背面198的移除作為機械工藝或物理刻蝕工藝來執(zhí)行，這使得半導體晶圓190的新的背面226跨半導體晶圓的整個寬度而均勻。備選地，基材192的一部分通過LDA從背面198移除以暴露新的背面226。在一個實施例中，半導體晶圓190在背部研磨或晶圓減薄操作之后具有30-50 μ m的厚度Τ4。在另一實施例中，半導體晶圓120在背部研磨或晶圓減薄操作之后具有大約^(^!!!的厚度！^在背部研磨或晶圓減薄操作之后的半導體晶圓190的厚度T4小于半導體小片182的復合互連結(jié)構(gòu)168的高度H2。絕緣層204和凸點216之上的保護層220在背部研磨或晶圓減薄操作、以及后來的制造工藝期間減少在有源表面200上的切口移位以及碎屑和污染物的積聚。因而，保護層220在圖4e的背部研磨或晶圓減薄操作之前施加在絕緣層204和凸點216之上。
[0052]在圖4f中，絕緣層204和凸點216之上的保護層220通過剝離或剝除操作來移除。使用鋸條或激光切割工具228經(jīng)由切割道196來將半導體晶圓190分割成個體的凸起半導體小片230。半導體小片230經(jīng)由接觸焊盤202電連接到凸點216以供外部互連。半導體小片230具有厚度T4，其小于半導體小片182的復合互連結(jié)構(gòu)168的高度H2。半導體小片182的復合互連結(jié)構(gòu)168的高度H2大于半導體小片230的厚度T4。半導體小片230的占用空間小于半導體小片182的中央?yún)^(qū)域128。半導體小片230 (其厚度T4小于半導體小片182的復合互連結(jié)構(gòu)168的高度H2并且其占用空間小于半導體小片182的中央?yún)^(qū)域128)將適合在半導體小片182的中央?yún)^(qū)域128之下。半導體小片182在后續(xù)處理步驟中布置在半導體小片230之上。能夠?qū)Π雽w小片230進行檢查以及電測試以用于KGD后分割的識別。
[0053]圖5a_5i，相對于圖1，示出以堆疊的減薄的半導體小片形成單側(cè)FO-WLCSP的工藝。圖5a示出襯底或載體240，其包含臨時的或犧牲的基材，諸如硅、聚合物、氧化鈹、玻璃或其他用于結(jié)構(gòu)支撐的、適合的低成本的剛性材料。接口層或雙面帶(double-sidedtape) 242作為臨時的粘附接合膜、刻蝕停止層或熱釋放層形成在載體240之上。
[0054]在圖5b中，使用例如將有源表面200向載體定向的拾取和放置(pick and place)操作將來自圖4f的半導體小片230裝配到載體240和接口層242上。半導體小片230具有厚度T4，其小于半導體小片182的復合互連結(jié)構(gòu)168的高度H2。半導體小片230的占用空間小于半導體小片182的中央?yún)^(qū)域128。
[0055]在放置來自圖4f的半導體小片230之后，使用例如將有源表面134向載體定向的拾取和放置(pick and place)操作將來自圖21的半導體小片182裝配到載體240和半導體小片230之上的接口層242，如圖5c所示。半導體小片230具有厚度T4，其小于半導體小片182的復合互連結(jié)構(gòu)168的高度H2。半導體小片230具有比半導體小片182的中央?yún)^(qū)域128更少的占用空間。因而，半導體小片230布置在半導體小片182的中央?yún)^(qū)域128之上。半導體小片182的中央?yún)^(qū)域128的一部分沒有復合互連結(jié)構(gòu)168以容納布置在半導體小片182之上的較小半導體小片230。沒有復合互連結(jié)構(gòu)168的、半導體小片182的中央?yún)^(qū)域128的該部分對應于布置在半導體小片182之上的較小半導體小片230的占用空間。半導體小片230布置在半導體小片182的中央?yún)^(qū)域128和載體240之間。半導體小片182的有源表面134向半導體小片230的背面226定向。復合互連結(jié)構(gòu)168定位在半導體小片182的外圍區(qū)域130以提供半導體小片182到單側(cè)FO-WLCSP的連通性，而沒有使用TSV或THV。因而，單側(cè)FO-WLCSP能夠通過消除TSV和THV而達到較低的成本、較高的UPH產(chǎn)量以及增強的裝置可靠性。半導體小片182的復合互連結(jié)構(gòu)168環(huán)繞或包圍半導體小片230。半導體小片230布置在半導體小片182的復合互連結(jié)構(gòu)168之間。復合互連結(jié)構(gòu)168具有高度H2，其大于減薄的半導體小片230的厚度T4。圖5d示出裝配到載體240的接口層242的半導體小片182和230，作為重組的或重新裝配的晶圓244。
[0056]在圖5e中，密封體或模塑料250使用膏印刷(paste printing)、壓縮成型、傳遞模塑、液體密封成型、真空層疊(vacuum laminat1n)或其他適合的敷料器(applicator)沉積在半導體小片182、半導體小片230和載體240之上。密封體250能夠為聚合物復合材料，諸如具有填充物的環(huán)氧樹脂、具有填充物的環(huán)氧丙烯酸脂或具有適當填充物的聚合物。密封體250不導電并且在環(huán)境上保護半導體裝置免受外部元件和污染物的影響。在一個實施例中，密封體250使用薄膜輔助成型工藝來沉積。密封體250的表面246可能經(jīng)歷可選的研磨操作來平坦化表面并且減少密封體的厚度。對密封體250的表面246進行研磨以減少密封體的厚度減少了最終半導體裝置的總體厚度，從而使得最終的半導體裝置能夠在需要減少的厚度的應用中得到利用。減少最終半導體裝置的厚度增加了對該最終半導體裝置的市場需求。
[0057]在圖5f中，載體240和接口層242通過化學刻蝕、機械剝離、CMP、機械研磨、熱烘焙、UV光、激光掃描或濕法剝除來移除。將載體240和接口層242移除暴露出密封體250、半導體小片230的有源表面200和凸點216、以及半導體小片182的復合互連結(jié)構(gòu)168。半導體小片182的復合互連結(jié)構(gòu)168環(huán)繞或包圍半導體小片230的有源表面200和凸點216。半導體小片230的有源表面200和凸點216由半導體小片182的復合互連結(jié)構(gòu)168所限制。半導體小片182的復合互連結(jié)構(gòu)168形成在半導體小片182的外圍區(qū)域130而半導體小片230布置在半導體小片182的中央?yún)^(qū)域128之上。
[0058]在圖5g中，形成的互連結(jié)構(gòu)252形成在重組的晶圓244之上。形成的互連結(jié)構(gòu)252包括使用諸如濺射、電解電鍍和非電鍍的圖案化和金屬沉積工藝而形成的導電層或RDL254。導電層254能夠為Al、Cu、Sn、N1、Au、Ag或其他合適的導電材料的一層或多層。導電層254的一部分電連接到半導體小片230的接觸焊盤202。導電層254的另一部分電連接到半導體小片182的復合互連結(jié)構(gòu)168。導電層254的其他部分能夠為電共用的或電隔離的，這取決于最終半導體裝置的設計和功能。形成的互連結(jié)構(gòu)252還包括絕緣或鈍化層256，其形成在導電層254之間用于電隔離。絕緣層256包含S12、Si3N4、S1N、Ta2o5、Al2O3或其他具有類似絕緣和結(jié)構(gòu)屬性的材料的一層或多層。絕緣層256使用PVD、CVD、印刷、旋涂、噴涂、燒結(jié)或熱氧化形成。絕緣層256的一部分通過刻蝕工藝移除以暴露導電層254用于凸點形成或額外的封裝互連。
[0059]在圖5h中，凸點形成在導電層254之上。導電凸點材料使用蒸發(fā)、電解電鍍、非電鍍、落球或絲網(wǎng)印刷工藝沉積在導電層254之上。凸點材料能夠為帶有可選的焊劑溶液的、Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料和它們的組合。例如，凸點材料能夠為易熔的Sn/Pb、高鉛焊料或無鉛焊料。凸點材料使用合適的粘附或接合工藝接合到導電層254。在一個實施例中，通過將材料加熱到熔點之上來回流凸點材料以形成球體或凸點260。在一些應用中，凸點260被再次回流以改善對導電層254的電接觸。在一個實施例中，凸點260形成在具有潤濕層、阻擋層和粘附層的凸點下金屬化(UBM)之上。凸點也能夠被壓接或熱壓接到導電層254。凸點260電連接到導電層254。凸點260表示能夠在導電層254之上形成的互連結(jié)構(gòu)的一種類型。互連結(jié)構(gòu)也能夠使用接合引線、導電膏(paste)、釘頭凸點、微凸點或其他電互連。以鋸條或激光切割工具262經(jīng)由密封體250將重組的晶圓244分割成獨立的單側(cè) FO-WLCSP264。
[0060] 圖5i示出具有堆疊的減薄半導體小片182和230的單側(cè)F0-WLCSP264。半導體小片182的導電層150將來自中央?yún)^(qū)域128的信號發(fā)送到外圍區(qū)域130，這允許中央?yún)^(qū)域128的一部分免于設置復合互連結(jié)構(gòu)168以容納與較小半導體小片230的堆疊。保持免于設置復合互連結(jié)構(gòu)168的、半導體小片182的中央?yún)^(qū)域128的該部分對應于布置在半導體小片182上方的較小半導體小片230的占用空間。半導體小片182經(jīng)由接觸焊盤136電連接到導電層150。導電層150將離開半導體小片182的中央?yún)^(qū)域128中接觸焊盤136的信號發(fā)送到該半導體小片的外圍區(qū)域130。半導體小片182的導電層150電連接到導電層160。導電層160位于半導體小片182的外圍區(qū)域130。半導體小片182的中央?yún)^(qū)域128的一部分沒有導電層160。沒有導電層160的、半導體小片182的中央?yún)^(qū)域128的該部分對應于布置在半導體小片182之上的較小半導體小片230的占用空間。半導體小片182的導電層160電連接到導電柱164。導電柱164位于半導體小片182的外圍區(qū)域130。半導體小片182的中央?yún)^(qū)域128的一部分沒有導電柱164。沒有導電柱164的、半導體小片182的中央?yún)^(qū)域128的該部分對應于布置在半導體小片182上方的較小半導體小片230的占用空間。半導體小片182的導電柱164電連接到凸帽166。凸帽166位于半導體小片182的外圍區(qū)域130中。半導體小片182的中央?yún)^(qū)域128的一部分沒有凸帽166。沒有凸帽166的、半導體小片182的中央?yún)^(qū)域128的該部分對應于布置在半導體小片182上方的較小半導體小片230的占用空間。導電柱164和凸帽166的組合組成了復合互連結(jié)構(gòu)168，其具有非熔部分(導電柱164)和可熔部分(凸帽166)。復合互連結(jié)構(gòu)168電連接到導電層160。半導體小片182經(jīng)由接觸焊盤136、導電層150、導電層160和復合互連結(jié)構(gòu)168電連接到導電層254的一部分以供外部互連。半導體小片230經(jīng)由接觸焊盤202和凸點216電連接到導電層254的一部分以供外部互連。導電層254的一部分電連接到半導體小片230的凸點216。導電層254的另一部分電連接到半導體小片182的復合互連結(jié)構(gòu)168。導電層254的其他部分能夠為電共用的或電隔離的，這取決于單側(cè)F0-WLCSP264的設計和功能。凸點260電連接到導電層254。單側(cè)F0-WLCSP264提供從半導體小片182和半導體小片230經(jīng)由導電層254到外部互連的單側(cè)連通性，而沒有使用TSV和THV，這節(jié)約大量時間和費用。避免TSV和THV的使用提高了 UPH產(chǎn)量并減少了成本。而且，避免TSV和THV的使用消除了會減少裝置可靠性的空洞的形成，并且消除了與通孔(via)形成關(guān)聯(lián)的、半導體小片放置精度和翹曲控制的問題。對密封體250以及半導體小片182和230的減薄允許單側(cè)F0-WLCSP264厚度的減少。半導體小片182和230的堆疊允許單側(cè)F0-WLCSP264的占用空間的明顯減少。單側(cè)F0-WLCSP264的封裝厚度和占用空間的減少增加了對單側(cè)F0-WLCSP264適合的應用的數(shù)量，從而增加了對該半導體裝置的市場需求。
[0061]在從圖5b連續(xù)的另一實施例中，圖6a_6g，相對于圖1，示出形成具有半導體封裝和減薄半導體小片的單側(cè)FO-WLCSP的備選工藝。在放置來自圖4f的半導體小片230之后，使用例如將凸點272向載體定向的拾取和放置(pick and place)操作將半導體封裝或裝置270裝配到載體240和半導體小片230之上的接口層242，如圖6a所示。半導體裝置270可包括濾波器、存儲器或其他IC芯片、處理器、微控制器、確優(yōu)的(known-good)封裝或任何其他包含半導體小片或其他電子裝置或電路的封裝的裝置。凸點272具有高度H3，其大于減薄半導體小片230的厚度T4。凸點272表示能夠在半導體裝置270之上形成的互連結(jié)構(gòu)的一種類型?；ミB結(jié)構(gòu)也能夠使用導電柱、導電膏、堆疊釘頭凸點或其他電互連。半導體裝置270的中央?yún)^(qū)域274的一部分沒有凸點272以容納布置在半導體裝置270之上的較小半導體小片230。沒有凸點272的、半導體裝置270的中央?yún)^(qū)域274的該部分對應于布置在半導體裝置270之上的較小半導體小片230的占用空間。半導體小片230布置在半導體裝置270的中央?yún)^(qū)域274和載體240之間。凸點272位于半導體裝置270的外圍區(qū)域276中以提供半導體裝置270的電路和單側(cè)FO-WLCSP之間的連通性，而沒有使用TSV和THV。避免TSV和THV的使用提高了 UPH產(chǎn)量并減少了成本。而且，避免TSV和THV的使用消除了會減少裝置可靠性的空洞的形成，并且消除了與通孔(via)形成關(guān)聯(lián)的、半導體小片放置精度和翹曲控制的問題。半導體裝置270的凸點272環(huán)繞或包圍半導體小片230。半導體小片230布置在半導體裝置270的凸點272之間。圖6b示出裝配到載體240的接口層242的半導體裝置270和半導體小片230，作為重組的或重新裝配的晶圓280。
[0062]在圖6c中，密封體或模塑料282使用膏印刷、壓縮成型、傳遞模塑、液體密封成型、真空層疊(vacuum laminat1n)或其他適合的敷料器(applicator)沉積在半導體裝置270、半導體小片230和載體240之上。密封體282能夠為聚合物復合材料，諸如具有填充物的環(huán)氧樹脂、具有填充物的環(huán)氧丙烯酸脂或具有適當填充物的聚合物。密封體282不導電并且在環(huán)境上保護半導體裝置免受外部元件和污染物的影響。在一個實施例中，密封體282使用薄膜輔助成型工藝來沉積。密封體282的表面284可能經(jīng)歷可選的研磨操作來平坦化表面并且減少密封體的厚度。對密封體282的表面284進行研磨以減少密封體的厚度減少了最終半導體裝置的總體厚度，從而使得最終的半導體裝置能夠在需要減少的厚度的應用中得到利用。減少最終半導體裝置的厚度提高了對最終半導體裝置的市場需求。
[0063]在圖6d中，載體240和接口層242通過化學刻蝕、機械剝離、CMP、機械研磨、熱烘焙、UV光、激光掃描或濕法剝除來移除。將載體240和接口層242移除暴露出半導體小片230的有源表面200和凸點216、以及半導體裝置270的凸點272。半導體裝置270的凸點272環(huán)繞或包圍半導體小片230的有源表面200和凸點216。半導體小片230的有源表面200和凸點216由半導體裝置270的凸點272所限制。半導體裝置270的凸點272形成在半導體裝置270的外圍區(qū)域276中而半導體小片230布置在半導體裝置270的中央?yún)^(qū)域274之上。
[0064]在圖6e中，形成的互連結(jié)構(gòu)290形成在重組的晶圓280之上。形成的互連結(jié)構(gòu)290包括使用諸如濺射、電解電鍍和非電鍍的圖案化和金屬沉積工藝而形成的導電層或RDL292。導電層292能夠為Al、Cu、Sn、N1、Au、Ag或其他合適的導電材料的一層或多層。導電層292的一部分電連接到半導體小片230的接觸焊盤202。導電層292的另一部分電連接到半導體裝置270的凸點272。導電層292的其他部分能夠為電共用的或電隔離的，這取決于最終半導體裝置的設計和功能。形成的互連結(jié)構(gòu)290還包括絕緣或鈍化層294，其形成在導電層292之間用于電隔離。絕緣層294包含Si02、Si3N4、S1N、Ta205、Al2O3或其他具有類似絕緣和結(jié)構(gòu)屬性的材料的一層或多層。絕緣層294使用PVD、CVD、印刷、旋涂、噴涂、燒結(jié)或熱氧化工藝形成。絕緣層294的一部分通過刻蝕工藝移除以暴露導電層292用于凸點形成或額外的封裝互連。
[0065]在圖6f中，凸點形成在導電層292之上。導電凸點材料使用蒸發(fā)、電解電鍍、非電鍍、落球或絲網(wǎng)印刷工藝沉積在導電層292之上。凸點材料能夠為帶有可選的焊劑溶液的、Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料和它們的組合。例如，凸點材料能夠為易熔的Sn/Pb、高鉛焊料或無鉛焊料。凸點材料使用合適的粘附或接合工藝接合到導電層292。在一個實施例中，通過將材料加熱到其熔點之上來回流凸點材料以形成球體或凸點296。在一些應用中，凸點296被再次回流以改善對導電層292的電接觸。在一個實施例中，凸點296形成在具有潤濕層、阻擋層和粘附層的UBM之上。凸點也能夠被壓接或熱壓接到導電層292。凸點296電連接到導電層292。凸點296表示能夠在導電層292之上形成的互連結(jié)構(gòu)的一種類型?；ミB結(jié)構(gòu)也能夠使用接合引線、導電膏(paste)、釘頭凸點、微凸點或其他電互連。以鋸條或激光切割工具298經(jīng)由密封體282將重組的晶圓280分割成獨立的單側(cè)F0-WLCSP300。
[0066]圖6g示出具有堆疊的減薄半導體小片230和半導體裝置270的單側(cè)F0-WLCSP300。半導體裝置270的中央?yún)^(qū)域274的一部分沒有凸點272以容納與較小半導體小片230的堆疊。凸點272提供從半導體裝置270到單側(cè)F0-WLCSP300的連通性，而沒有使用TSV和THV，這節(jié)省了大量時間和費用。半導體裝置270可包括濾波器、存儲器或其他IC芯片、處理器、微控制器、確優(yōu)的封裝或任何其他包含半導體小片或其他電子裝置或電路的封裝的裝置。半導體裝置270電連接到凸點272以用于外部互連。半導體小片230經(jīng)由接觸焊盤202電連接到凸點216以用于外部互連。導電層292的一部分電連接到半導體小片230的接觸焊盤202。導電層292的另一部分電連接到半導體裝置270的凸點272。凸點296電連接到導電層292。單側(cè)F0-WLCSP300提供從半導體小片230和半導體裝置270經(jīng)由導電層292到外部互連的單側(cè)連通性，而沒有使用TSV和THV，這節(jié)約大量時間和費用。避免TSV和THV的使用提高了 UPH產(chǎn)量并減少了成本。而且，避免TSV和THV的使用消除了會減少裝置可靠性的空洞的形成，并且消除了與通孔(via)形成關(guān)聯(lián)的、半導體小片放置精度和翹曲控制的問題。對密封體282以及半導體小片230的減薄允許單側(cè)F0-WLCSP300厚度的減少。半導體小片230和半導體裝置270的堆疊允許單側(cè)F0-WLCSP300的占用空間的明顯減少。單側(cè)F0-WLCSP300的封裝厚度和占用空間的減少增加了對單側(cè)F0-WLCSP300適合的應用的數(shù)量，從而增加了對半導體裝置的市場需求。
[0067]盡管詳細地例示了本發(fā)明的一個或多個實施例，本領(lǐng)域技術(shù)人員將理解可對這些實施例作出修正和適配，而沒有偏離在下列權(quán)利要求中闡述的本發(fā)明的范圍。
【權(quán)利要求】
1.一種制作半導體裝置的方法，包括: 提供第一半導體小片； 在所述第一半導體小片的外圍區(qū)域中形成多個互連結(jié)構(gòu)；以及 在所述互連結(jié)構(gòu)之間的所述第一半導體小片之上沉積第二半導體小片。
2.根據(jù)權(quán)利要求1所述的方法，還包括在所述第一半導體小片的中央?yún)^(qū)域和所述第一半導體小片的所述外圍區(qū)域之間形成導電層。
3.根據(jù)權(quán)利要求1所述的方法，還包括在所述第一半導體小片和第二半導體小片之上形成重新分配層。
4.根據(jù)權(quán)利要求1所述的方法，還包括: 提供包括所述第一半導體小片的半導體晶圓；以及 移除所述半導體晶圓的一部分，以使其厚度為30到100微米。
5.根據(jù)權(quán)利要求4所述的方法，還包括在移除所述半導體晶圓的所述一部分之前形成所述互連結(jié)構(gòu)。
6.一種制作半導體裝置的方法，包括: 提供第一半導體小片； 形成第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)；以及 在所述第一互連結(jié)構(gòu)和所述第二互連結(jié)構(gòu)之間的所述第一半導體小片之上布置第二半導體小片。
7.根據(jù)權(quán)利要求6所述的方法，還包括在形成所述第一互連結(jié)構(gòu)之后移除所述第一半導體小片的一部分。
8.根據(jù)權(quán)利要求6所述的方法，其中形成所述第一互連結(jié)構(gòu)還包括: 在所述第一半導體小片的外圍區(qū)域中形成第一導電柱；以及 在所述導電柱之上形成凸點。
9.根據(jù)權(quán)利要求6所述的方法，還包括在所述第一半導體小片的中央?yún)^(qū)域和所述第一半導體小片的外圍區(qū)域之間形成導電層。
10.根據(jù)權(quán)利要求6所述的方法，還包括在所述第一半導體小片的中央?yún)^(qū)域之上布置所述第二半導體小片。
11.一種半導體裝置，包括: 第一半導體小片； 第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)，其形成在所述第一半導體小片的外圍區(qū)域中；以及第二半導體小片，其布置在所述第一互連結(jié)構(gòu)和所述第二互連結(jié)構(gòu)之間的所述第一半導體小片之上。
12.根據(jù)權(quán)利要求11所述的半導體裝置，還包括所述第二半導體小片的高度低于所述第一互連結(jié)構(gòu)的高度。
13.根據(jù)權(quán)利要求11所述的半導體裝置，還包括所述第二半導體小片的占用空間小于所述第一半導體小片的中央?yún)^(qū)域。
14.根據(jù)權(quán)利要求11所述的半導體裝置，其中所述第一互連結(jié)構(gòu)還包括: 導電柱，其形成在所述第一半導體小片的所述外圍區(qū)域中；以及 凸點，其形成在所述導電柱之上。
15.根據(jù)權(quán)利要求14所述的半導體裝置，還包括重新分配層，其形成在所述第一半導體小片和所述第二半導體小片之上。
【文檔編號】H01L21/60GK104253058SQ201410299294
【公開日】2014年12月31日 申請日期:2014年6月26日 優(yōu)先權(quán)日:2013年6月28日
【發(fā)明者】包旭升, 司徒國強 申請人:新科金朋有限公司