固態(tài)成像設(shè)備、其制造方法以及電子設(shè)備的制作方法
【專利摘要】一種固態(tài)成像設(shè)備、其制造方法以及電子設(shè)備。該固態(tài)成像設(shè)備包括其中形成有電荷轉(zhuǎn)移部的半導(dǎo)體基板，該電荷轉(zhuǎn)移部構(gòu)造為轉(zhuǎn)移光電轉(zhuǎn)換部所產(chǎn)生的電荷。半導(dǎo)體基板包括在其中形成電荷轉(zhuǎn)移部的區(qū)域中形成為凸形狀的表面。
【專利說明】固態(tài)成像設(shè)備、其制造方法以及電子設(shè)備

【技術(shù)領(lǐng)域】
[0001]本公開涉及固態(tài)成像設(shè)備、其制造方法以及電子設(shè)備，特別是，可提高電荷轉(zhuǎn)移效率的固態(tài)成像設(shè)備、其制造方法以及電子設(shè)備。

【背景技術(shù)】
[0002]電荷耦合裝置(CXD)固態(tài)成像設(shè)備包括垂直CXD和水平CXD作為轉(zhuǎn)移溝道用來將由光電二極管收集的電荷轉(zhuǎn)移至輸出放大器。
[0003]由垂直CCD構(gòu)成的垂直轉(zhuǎn)移寄存器在時鐘電壓施加在其上部設(shè)置的柵極電極時，在垂直方向轉(zhuǎn)移電荷。
[0004]關(guān)于形成垂直轉(zhuǎn)移寄存器的方法，有表面溝道和掩埋溝道。表面溝道存在的問題是，因為表面有硅(Si)瑕疵，電子容易被捕獲或者與信號無關(guān)的電子容易產(chǎn)生，這使得轉(zhuǎn)移效率降低。因此，通常，CCD固態(tài)成像設(shè)備常采用掩埋溝道。采用掩埋溝道，溝道形成在表面下的稍深處以轉(zhuǎn)移電子。
[0005]將簡單描述形成掩埋溝道的方法。首先，僅將形成垂直轉(zhuǎn)移寄存器的區(qū)域通過抗蝕劑掩模打開并且注入諸如As (砷)的N型離子，使得N型轉(zhuǎn)移溝道形成。接著，在形成的N型轉(zhuǎn)移溝道的部分區(qū)域上利用As或相似者進一步進行N型離子注入，從而形成其中電位設(shè)定為較深的電位階梯。該電位階梯具有幫助轉(zhuǎn)移電荷的作用。
[0006]如上所述，電位階梯通過用抗蝕劑掩模僅打開期望區(qū)域且進行離子注入而形成。因此，經(jīng)受離子注入的區(qū)域和未經(jīng)受離子注入的區(qū)域之間的邊界上電位劇烈變化。因為電位如此劇烈的變化，擔(dān)心在垂直方向上轉(zhuǎn)移電荷時會有一些電荷殘留。殘留電荷直接導(dǎo)致成像器特性變壞，這是不利的。有鑒于此，為提高電荷轉(zhuǎn)移效率提出了各種各樣的技術(shù)(例如，參見日本專利申請?zhí)亻_N0.2011-249690、日本專利申請?zhí)亻_N0.HE108-288492、日本專利申請?zhí)亻_N0.HE103-285335和日本專利申請?zhí)亻_N0.HE108-139304)。


【發(fā)明內(nèi)容】

[0007]所希望的是進一步提高電荷轉(zhuǎn)移效率。
[0008]本公開鑒于上述情形進行，通過本公開可提高電荷轉(zhuǎn)移效率。
[0009]根據(jù)本公開的第一實施例，提供固態(tài)成像設(shè)備，其包括在其中形成電荷轉(zhuǎn)移部的半導(dǎo)體基板，該電荷轉(zhuǎn)移部構(gòu)造為轉(zhuǎn)移光電轉(zhuǎn)換部中所產(chǎn)生的電荷，該半導(dǎo)體基板包括在形成有電荷轉(zhuǎn)移部的區(qū)域中形成為凸形狀的表面。
[0010]根據(jù)本公開的第二實施例，提供固態(tài)成像設(shè)備的制造方法，包括:通過LOCOS(硅的局部氧化)方法形成凸形狀的半導(dǎo)體基板的表面；以及使抗蝕劑掩模經(jīng)受圖案化并且進行離子注入使得抗蝕劑掩模的邊界與凸形狀的頂部對應(yīng)，因此在半導(dǎo)體基板中形成電荷轉(zhuǎn)移部。
[0011]根據(jù)本公開的第三實施例，提供包括固態(tài)成像設(shè)備的電子設(shè)備，該固態(tài)成像設(shè)備包括在其中形成電荷轉(zhuǎn)移部的半導(dǎo)體基板，該電荷轉(zhuǎn)移部構(gòu)造為轉(zhuǎn)移光電轉(zhuǎn)換部中所產(chǎn)生的電荷，半導(dǎo)體基板包括在形成有電荷轉(zhuǎn)移部的區(qū)域中形成為凸形狀的表面。
[0012]在本公開的第一至第三實施例中，電荷轉(zhuǎn)移部構(gòu)造為轉(zhuǎn)移光電轉(zhuǎn)換部中產(chǎn)生的電荷，該電荷轉(zhuǎn)移部設(shè)置在半導(dǎo)體基板中并且半導(dǎo)體基板的表面在形成有電荷轉(zhuǎn)移部的區(qū)域中形成為凸形狀。
[0013]固態(tài)成像設(shè)備和電子設(shè)備可以是獨立的設(shè)備或者可以是包含在其它設(shè)備中的模塊。
[0014]根據(jù)本公開的第一至第三實施例，可提高電荷轉(zhuǎn)移效率。

【專利附圖】

【附圖說明】
[0015]如附圖所示，借助下述關(guān)于其中最佳方式實施例的詳細描述，本公開的的這些和其它目標(biāo)、特征以及優(yōu)勢會變得更加明顯。
[0016]圖1是示出根據(jù)本公開第一實施例的CCD固態(tài)成像設(shè)備的示意性構(gòu)造的視圖；
[0017]圖2是預(yù)定像素以及預(yù)定像素周圍的組件的放大狀態(tài)的頂視圖；
[0018]圖3A和3B是圖2所示預(yù)定部分的截面圖；
[0019]圖4A至4H是說明在垂直方向上形成截面構(gòu)造的方法的視圖；
[0020]圖5A至5H是說明在水平方向上形成截面構(gòu)造的方法的視圖；
[0021]圖6A和6B是說明電位階梯和讀出部的電位Rp的視圖；
[0022]圖7是示出根據(jù)本公開的第二實施例的CMOS固態(tài)成像設(shè)備的示意性構(gòu)造的視圖；
[0023]圖8是示出圖7中像素的第一構(gòu)造示例的視圖；
[0024]圖9A至9E是說明圖8所示像素的操作的視圖；
[0025]圖10是示出電荷累積部電位的視圖；
[0026]圖11是示出根據(jù)本公開第二實施例的電荷累積部電位的視圖；
[0027]圖12A至12H是說明電荷累積部形成方法的視圖；
[0028]圖13是示出圖7中像素的第二構(gòu)造示例的視圖；
[0029]圖14是圖13中像素的頂視圖；
[0030]圖15是說明圖13中像素的電路操作的示意圖；
[0031]圖16A至161是圖13中像素的電位圖；
[0032]圖17是示出根據(jù)本公開第二實施例的電荷累積部的電位的視圖；以及
[0033]圖18是示出根據(jù)本公開第三實施例的作為電子設(shè)備的成像設(shè)備的構(gòu)造示例的框圖。

【具體實施方式】
[0034]下文中，將描述實施本公開的實施例(在下文中，稱為實施例)。應(yīng)注意，描述將以下述順序進行。
[0035]1.第一實施例((XD固態(tài)成像設(shè)備的構(gòu)造示例)
[0036]2.第二實施例(CMOS固態(tài)成像設(shè)備的構(gòu)造示例)
[0037]3.第三實施例(電子設(shè)備的應(yīng)用示例)
[0038]〈1.第一實施例>
[0039]〈(XD固態(tài)成像設(shè)備的示意性構(gòu)造>
[0040]圖1是示出根據(jù)本公開第一實施例的CCD固態(tài)成像設(shè)備的示意性構(gòu)造的視圖。
[0041]圖1中的CXD固態(tài)成像設(shè)備包括像素陣列區(qū)3，在該像素陣列區(qū)3中，多個像素2在半導(dǎo)體基板21上二維布置為矩陣形式，該半導(dǎo)體基板21例如用硅(Si)作為半導(dǎo)體。
[0042]二維布置的像素2的每一個包括光電二極管，該光電二極管作為光電轉(zhuǎn)換元件，其執(zhí)行光電轉(zhuǎn)換且根據(jù)接收光量把入射光轉(zhuǎn)換為信號電荷以及累積信號電荷。另外，像素2的每一個包括多個像素晶體管，用于讀出光電二極管中累積的信號電荷。多個像素晶體管例如包括電荷讀出晶體管、復(fù)位晶體管、放大晶體管和選擇晶體管。
[0043]在像素陣列區(qū)3中，對于各個像素列，在列方向上布置的多個像素2的附近提供有垂直轉(zhuǎn)移寄存器4。多個垂直轉(zhuǎn)移寄存器4中的每一個用作在垂直方向轉(zhuǎn)移從每行像素2讀出的信號電荷，并且由垂直CXD構(gòu)成。
[0044]水平轉(zhuǎn)移寄存器5提供在垂直轉(zhuǎn)移寄存器4的末端以在水平方向上延伸。水平轉(zhuǎn)移寄存器5用于在水平方向轉(zhuǎn)移由垂直轉(zhuǎn)移寄存器4轉(zhuǎn)移的信號電荷，并且由水平CCD構(gòu)成。輸出放大器6提供在水平轉(zhuǎn)移寄存器5轉(zhuǎn)移的信號電荷的終點。
[0045]輸出放大器6把由水平轉(zhuǎn)移寄存器5在水平方向轉(zhuǎn)移的信號電荷轉(zhuǎn)換為電壓并且輸出電壓作為信號。從輸出放大器6輸出的信號輸入至信號處理電路7中。信號處理電路7接收從輸出放大器6輸出的信號并且使該信號經(jīng)受預(yù)置信號處理從而產(chǎn)生預(yù)定的圖像信號。產(chǎn)生的圖像信號輸出至CXD固態(tài)成像設(shè)備I的外部設(shè)備。
[0046]驅(qū)動電路8產(chǎn)生轉(zhuǎn)移脈沖，用于轉(zhuǎn)移信號電荷。同時，驅(qū)動電路8控制垂直轉(zhuǎn)移寄存器4和水平轉(zhuǎn)移寄存器5以使其依照該轉(zhuǎn)移脈沖而驅(qū)動。同時，驅(qū)動電路8提供具有垂直轉(zhuǎn)移脈沖的垂直轉(zhuǎn)移寄存器4且提供具有水平轉(zhuǎn)移脈沖的水平轉(zhuǎn)移寄存器5。
[0047]CXD固態(tài)成像設(shè)備I具有上述示意性構(gòu)造。
[0048]<像素陣列區(qū)的頂視圖>
[0049]圖2示出了在放大狀態(tài)的像素陣列區(qū)3的預(yù)定像素以及預(yù)定像素周圍組件的頂視圖。應(yīng)注意，圖2是從像素陣列區(qū)3的半導(dǎo)體基板(硅層)21的頂部看的頂視圖。
[0050]光電二極管(PD) 11形成在像素2中。光電二極管11通過例如使用N型半導(dǎo)體區(qū)域作為電荷累積部的PN結(jié)形成。形成部分垂直轉(zhuǎn)移寄存器4的N型溝道12提供在像素2的附近以在垂直方向上延伸。電位階梯13是其中電位Rp設(shè)為更深的區(qū)域，電位階梯13按預(yù)定間隔形成在N型溝道12中的垂直方向上。此外，讀出累積在光電二極管11中電荷的讀出部14在光電二極管11和N型溝道12之間沿在垂直方向上的N型溝道12延伸以形成為N型半導(dǎo)體區(qū)域。
[0051]在具有上述構(gòu)造的像素陣列區(qū)3中，由斜線示出的各個區(qū)域表示凸的區(qū)域，其中半導(dǎo)體基板(硅層)21的表面凸起。就是說，凸部分15形成在電位階梯13的邊界區(qū)域中，在作為電荷轉(zhuǎn)移方向的垂直方向上有N型溝道12。此外，凸部分16也形成在讀出部14的在作為電荷轉(zhuǎn)移方向的水平方向上的邊界區(qū)域中。
[0052]〈截面圖〉
[0053]圖3A示出了沿圖2中的A-A線獲取的截面圖。
[0054]N型溝道12形成在半導(dǎo)體基板21中形成的P型(第一導(dǎo)電類型)半導(dǎo)體區(qū)域22中以在轉(zhuǎn)移方向上延伸。N型溝道12的一些部分為電位階梯13，其為高濃度的N型(第二導(dǎo)電類型)半導(dǎo)體區(qū)域。凸部分15形成在電位階梯13的在半導(dǎo)體基板21上的轉(zhuǎn)移方向上的邊界部分。
[0055]轉(zhuǎn)移柵極電極24通過柵極氧化膜23形成在半導(dǎo)體基板21的頂表面上。層間絕緣膜25和遮光膜26形成在轉(zhuǎn)移柵極電極24之上。層間絕緣膜25還用作防反射膜并且可由例如氮化硅膜(SiN)形成。遮光膜26可以例如是如鎢(W)的金屬膜。
[0056]圖3B示出了沿圖2中的B-B線獲取的截面圖。
[0057]除了 N型溝道12夕卜，光電二極管11和讀出部14在半導(dǎo)體基板21中形成的P型半導(dǎo)體區(qū)域22中形成為N型半導(dǎo)體區(qū)域。凸部分16形成在半導(dǎo)體基板21上部的、讀出部14在水平方向上的邊界部分。
[0058]轉(zhuǎn)移柵極電極24通過柵極氧化物膜23形成在半導(dǎo)體基板21的頂表面上。層間絕緣膜25和遮光膜26形成在轉(zhuǎn)移柵極電極24之上。
[0059]如上所述，在CXD固態(tài)成像設(shè)備I中，凸部分15形成在半導(dǎo)體基板21上部的、電位階梯13在轉(zhuǎn)移方向上的邊界部分。凸部分16也形成在半導(dǎo)體基板21上部的、讀出部14在水平方向上的邊界部分。利用此結(jié)構(gòu)，如后文中將敘述，可減少當(dāng)電荷轉(zhuǎn)移時的殘留電荷并且提高電荷轉(zhuǎn)移效率。
[0060]<制造方法(垂直方向)>
[0061]參考圖4A至4H，將描述形成圖3A所示的截面構(gòu)造的方法。
[0062]首先，如圖4A所示，在形成在半導(dǎo)體基板21中的P型半導(dǎo)體區(qū)域22內(nèi)進行例如采用As (砷)或P (磷)的N型離子注入，使得N型溝道12形成在轉(zhuǎn)移方向上。之后，氧化膜墊(S12) 31形成在半導(dǎo)體基板21的表面上。
[0063]接著，如圖4B所示，用于LOCOS形成的硬掩模32形成在氧化膜墊31的頂表面上。硬掩模32可以例如由氮化硅膜(SiN)形成。
[0064]如圖4C所示，通過圖案化和干法刻蝕抗蝕劑掩模(未示出)，硬掩模32經(jīng)受圖案化處理使得僅保留其中形成凸部分15的區(qū)域。
[0065]如圖4D所示，通過熱氧化，形成LOCOS膜34并且凸部分15形成在硬掩模32下方。關(guān)于凸部分15的尺寸，例如，高度可以設(shè)置為250nm至300nm,橫向?qū)挾?轉(zhuǎn)移方向上的寬度)可以設(shè)置為100至200nm。但是，可以根據(jù)電位階梯13的區(qū)域來適當(dāng)設(shè)置這些值。
[0066]之后，如圖4E所示，移除硬掩模32和LOCOS膜34。通過利用熱磷酸的濕法刻蝕可移除由SiN構(gòu)成的硬掩模32。通過利用稀氫氟酸(DHF)的濕法刻蝕可移除LOCOS膜34。
[0067]接著，如圖4F所示，將抗蝕劑掩模35圖案化使得從形成的兩個凸部分15的一個頂部到另一個頂部的區(qū)域打開。進行N型離子注入。以此，電位階梯13形成在N型溝道12中的從一個凸部分15的頂部到另一個凸部分15的頂部的區(qū)域中。換句話說，在上述參考圖4C的硬掩模32的圖案化處理中，硬掩模32經(jīng)受圖案化處理使得凸部分15的頂部形成在轉(zhuǎn)移方向上的電位階梯13的兩個邊界部分。
[0068]移除抗蝕劑掩模35之后，柵極氧化物膜23和轉(zhuǎn)移柵極電極24的形成為如圖4G所示。之后，如圖4H所示，形成層間絕緣膜25和遮光膜26。
[0069]如此，圖3A所示的截面構(gòu)造完成。
[0070]應(yīng)注意，在圖4F中，在進行用于形成電位階梯13的離子注入以及移除抗蝕劑掩模35之后，凸部分15可以通過例如化學(xué)機械拋光(CMP)移除，使半導(dǎo)體基板21變平。[0071 ] <制造方法(水平方向)>
[0072]接著，參考圖5A至5H，將描述形成如圖3B所示截面構(gòu)造的方法。
[0073]首先，如圖5A所示，例如用As或P的N型離子注入在形成在半導(dǎo)體基板21的P型半導(dǎo)體區(qū)域22內(nèi)進行，使得N型溝道12形成。之后，氧化膜墊(S12)形成在半導(dǎo)體基板21表面上。
[0074]接著，如圖5B所示，用于LOCOS形成的硬掩模32形成在氧化膜墊31的頂表面上。硬掩模32可以例如由氮化硅膜(SiN)形成。
[0075]如圖5C所示，通過圖案化和干法刻蝕抗蝕劑掩模(未示出)，硬掩模32經(jīng)受圖案化處理使得僅保留其中形成凸部分16的區(qū)域。
[0076]如圖所示，LOCOS膜34通過熱氧化形成，凸部分16形成在硬掩模32下方。之后，如圖5E所示，移除硬掩模32和LOCOS膜34。通過利用熱磷酸的濕法刻蝕移除由SiN構(gòu)成的硬掩模32。通過利用稀氫氟酸(DHF)的濕法刻蝕移除LOCOS膜34。
[0077]接著，如圖5F所示，將抗蝕劑掩模36圖案化使得從形成的兩個凸部分16的一個頂部到另一個頂部的區(qū)域打開。進行N型離子注入。以此，讀出部14在P型半導(dǎo)體區(qū)域22中形成以從凸部分16的一個頂部延伸至凸部分16的另一個頂部。換句話說，在上述參考圖5C的硬掩模32的圖案化處理中，硬掩模32經(jīng)受圖案化處理使得凸部分16的頂部形成在水平方向上的讀出部14的兩個邊界部分。如圖4A至4H的情況，凸部分16可以在讀出部14形成后通過CMP變平。
[0078]光電二極管11也可以通過圖案化對應(yīng)于光電二極管11的區(qū)域的抗蝕劑掩模(未示出)并且進行N型離子注入形成。
[0079]如圖5G所示，柵極氧化物膜23和轉(zhuǎn)移柵極電極24形成。之后，如圖5H所示，層間絕緣膜25和遮光膜26形成。
[0080]如此，圖3B所示的截面構(gòu)造完成。
[0081]分別參考圖4A至4H和圖5A至5H描述了從垂直方向看和從水平方向看的CXD固態(tài)成像設(shè)備I的像素陣列區(qū)3的制造方法。當(dāng)然，相同處理同時進行。
[0082]<電位圖>
[0083]參考圖6A至6B，將描述電位階梯13和讀出部14的電位Rp。
[0084]圖6A示出了在進行如圖4F所示N型離子注入后，在轉(zhuǎn)移方向上的半導(dǎo)體基板21的電位Rp。此外，在圖6A中，用虛線示出的電位Rp’表示當(dāng)在未形成凸部分15的情況下進行N型離子注入時的電位。
[0085]當(dāng)在未形成凸部分15的情況下進行N型離子注入時，如虛線所示，電位Rp’在抗蝕劑掩模35邊界部分處變化劇烈，并且因此一些電荷在電荷轉(zhuǎn)移時殘留。
[0086]相反，在CXD固態(tài)成像設(shè)備I中，凸部分15形成在抗蝕劑掩模35的邊界部分并進行N型離子注入，因此電位Rp在抗蝕劑掩模35的邊界部分緩慢變化，如圖6A所示。以此方式，電位Rp有光滑的分布(profile)，并且因此可減少將電荷轉(zhuǎn)移至水平轉(zhuǎn)移寄存器5時的殘留電荷。
[0087]圖6B示出在如圖5F所示的N型離子注入后，在水平方向上半導(dǎo)體基板21的電位Rp。在圖6B中，用虛線顯示的電位Rp’表示當(dāng)在未形成凸部分16的情況下進行N型離子注入時的電位。
[0088]此外，當(dāng)進行形成讀出部14的N型離子注入時，凸部分16形成在抗蝕劑掩模36的邊界部分，并且因此在抗蝕劑掩模36的邊界部分，電位Rp緩慢變化。以此方式，電位Rp有光滑的分布，并且因此可減少在電荷從光電二極管11轉(zhuǎn)移至垂直轉(zhuǎn)移寄存器4時的殘留電荷。
[0089]如上所述，利用CXD固態(tài)成像設(shè)備1，通過在垂直轉(zhuǎn)移寄存器4和讀出部14中的電荷轉(zhuǎn)移方向上在邊界部分形成半導(dǎo)體基板21的凸部分15和凸部分16作為電荷轉(zhuǎn)移部，可給每個電位Rp提供光滑的分布。每個電位Rp具有光滑的分布，因此可減少當(dāng)電荷轉(zhuǎn)移時的殘留電荷從而提聞電荷轉(zhuǎn)移效率。
[0090]<2.第二實施例>
[0091]〈CMOS固態(tài)成像設(shè)備的示意性構(gòu)造示例>
[0092]圖7是示出根據(jù)本公開第二實施例的CMOS固態(tài)成像設(shè)備的示意性構(gòu)造的視圖。
[0093]圖7的CMOS固態(tài)成像設(shè)備51包括例如用硅(Si)作為半導(dǎo)體的半導(dǎo)體基板72。圖7的CMOS固態(tài)成像設(shè)備51包括在半導(dǎo)體基板72中的像素陣列區(qū)63和外圍電路區(qū)，像素陣列區(qū)63具有二維布置為矩陣形式的像素62，外圍電路區(qū)圍繞像素陣列區(qū)63。外圍電路區(qū)包括垂直驅(qū)動電路64、列信號處理電路65、水平驅(qū)動電路66、輸出電路67和控制電路68等。
[0094]像素62的每一個包括作為光電轉(zhuǎn)換元件的光電二極管以及多個像素晶體管。多個像素晶體管包括，例如，轉(zhuǎn)移晶體管、選擇晶體管、復(fù)位晶體管以及放大晶體管的四個MOS晶體管。
[0095]替代地，像素62可具有共享像素結(jié)構(gòu)。共享像素結(jié)構(gòu)包括多個光電二極管、多個轉(zhuǎn)移晶體管、共享的單一浮置擴散部以及交替共享的不同像素晶體管。即，在共享像素中，構(gòu)成多個單元像素的光電二極管和轉(zhuǎn)移晶體管交替共享不同像素晶體管。
[0096]控制電路68接收輸入時鐘和用于指示操作模式等的數(shù)據(jù)，并且輸出諸如CMOS固態(tài)成像設(shè)備51內(nèi)部信息的數(shù)據(jù)。即，基于垂直同步信號、水平同步信號、以及主時鐘，控制電路68產(chǎn)生時鐘信號和控制信號，作為垂直驅(qū)動電路64、列信號處理電路65以及水平驅(qū)動電路66等的操作參考?？刂齐娐?8輸出產(chǎn)生的時鐘信號和控制信號至垂直驅(qū)動電路64、列信號處理電路65以及水平驅(qū)動電路66等。
[0097]垂直驅(qū)動電路64由例如移位寄存器構(gòu)成。垂直驅(qū)動電路64選擇像素驅(qū)動線70，為選擇的像素驅(qū)動線70提供驅(qū)動像素62的脈沖，并且驅(qū)動每一行的像素62。即，垂直驅(qū)動電路64在垂直方向上順序選擇性地掃描像素陣列區(qū)63每一行的像素62，并且通過垂直信號線69基于根據(jù)每個像素62的光電轉(zhuǎn)換部中光接收量所產(chǎn)生的信號電荷提供像素信號至列信號處理電路65。
[0098]將列信號處理電路65提供給像素62的每一列并且使從一行中的像素62輸出的信號經(jīng)受針對各像素列的諸如噪聲消除的信號處理。例如，列信號處理電路65進行諸如相關(guān)雙采樣(CDS)和AD轉(zhuǎn)換的信號處理使得像素特有的固定圖案噪聲消除。
[0099]水平驅(qū)動電路66例如由移位寄存器構(gòu)成。水平驅(qū)動電路66按順序輸出水平掃描脈沖，從而按順序選擇列信號處理電路65，并且導(dǎo)致每個列信號處理電路65輸出像素信號至水平信號線71。
[0100]輸出電路67使由每個列信號處理電路65按順序提供的通過水平信號線71的信號經(jīng)受信號處理并輸出信號。例如，輸出電路67可以只進行緩沖或進行黑電平調(diào)整、列差異校正和各種數(shù)字信號處理等。輸入/輸出終端73傳輸信號至外部設(shè)備/從外部設(shè)備接收信號。
[0101]以上述方式構(gòu)造的CMOS固態(tài)成像設(shè)備51是稱為列AD系統(tǒng)的CMOS圖像傳感器，其中每個像素列提供有執(zhí)行CDS處理和AD轉(zhuǎn)換處理的列信號處理電路65。
[0102]<像素的第一構(gòu)造示例>
[0103]圖8示出了像素62A的電路構(gòu)造示例作為像素62的第一構(gòu)造示例。
[0104]圖8中所示的像素62A包括例如PN結(jié)光電二極管(I3D) 91，其作為光電轉(zhuǎn)換部接收光線，產(chǎn)生信號電荷，并且累積信號電荷。此外，像素62A包括第一轉(zhuǎn)移柵極92、第二轉(zhuǎn)移柵極93、電荷累積部(MEM) 94、復(fù)位柵極95、放大晶體管96、選擇晶體管97、電荷釋放柵極98和浮置擴散部(FD) 99。
[0105]第一轉(zhuǎn)移柵極92連接在光電二極管91和電荷累積部94之間。轉(zhuǎn)移信號TG施加在第一轉(zhuǎn)移柵極92的柵極電極。第一轉(zhuǎn)移柵極92的源極和漏極中的一個連接至光電二極管91。當(dāng)轉(zhuǎn)移信號TG激活時，第一轉(zhuǎn)移柵極92響應(yīng)于此變?yōu)閷?dǎo)電狀態(tài)，從而將累積在光電二極管91中的信號電荷轉(zhuǎn)移至信號累積區(qū)94。
[0106]第二轉(zhuǎn)移柵極93連接在電荷累積部94和FD99之間。轉(zhuǎn)移信號FG施加在第二轉(zhuǎn)移柵極93的柵極電極。第二轉(zhuǎn)移柵極93的源極和漏極中的一個連接至FD99，該FD99連接放大晶體管96的柵極電極。當(dāng)轉(zhuǎn)移信號FG激活時，第二轉(zhuǎn)移柵極93響應(yīng)于此變?yōu)閷?dǎo)電狀態(tài)，從而將累積在電荷累積部94中的信號電荷轉(zhuǎn)移至FD99。
[0107]復(fù)位柵極95的源極和漏極中的一個連接至電源電壓VdcL另一個連接至FD99。復(fù)位信號RST施加在復(fù)位柵極95的柵極電極。當(dāng)復(fù)位信號RST激活時，復(fù)位柵極95響應(yīng)于此變?yōu)閷?dǎo)電狀態(tài)，從而使FD99的電位復(fù)位至電源電壓Vdd的水平。
[0108]電荷累積部94提供在第一轉(zhuǎn)移柵極92和第二轉(zhuǎn)移柵極93之間作為掩埋MOS電容器。控制信號SG施加在電荷累積部94的柵極電極。電荷累積部94暫時保留光電二極管91中產(chǎn)生的信號電荷直到讀出時刻到來。
[0109]放大晶體管96的柵極電極連接至FD99并且其漏極連接至電源電壓Vdd。放大晶體管96作為讀出電路的輸入，讀出電路讀出光電二極管91中通過光電轉(zhuǎn)換獲得的信號電荷，就是，所謂的源跟隨電路。就是說，放大晶體管96構(gòu)成為，當(dāng)源極電極通過選擇晶體管97連接至垂直信號線69時，源跟隨電路以及恒電流源電路100的負載MOS —起連接至垂直信號線69的一端。
[0110]選擇晶體管97連接在放大晶體管96的源極電極和垂直信號線69之間。選擇信號SEL施加在選擇晶體管97的柵極電極。當(dāng)選擇信號SEL激活時，選擇晶體管97響應(yīng)于此變?yōu)閷?dǎo)電狀態(tài)，從而使像素62A變?yōu)檫x擇狀態(tài)，并且輸出從放大晶體管96輸出的像素信號至垂直信號線96。
[0111]電荷釋放柵極98連接在光電二極管91和電源電壓Vdd之間作為電荷釋放區(qū)。電荷釋放控制信號PG施加在電荷釋放柵極98的柵極電極。當(dāng)電荷釋放控制信號PG激活時，電荷釋放柵極98響應(yīng)于此變?yōu)閷?dǎo)電狀態(tài)并且選擇性地從光電二極管91釋放光電二極管91中累積的預(yù)定量的信號電荷或者全部信號電荷至電荷釋放區(qū)。電荷釋放柵極98在未進行信號電荷累積時的時期保持導(dǎo)電狀態(tài)，并且因此可以避免以信號電荷將光電二極管91飽和以及超出飽和電荷量的信號電荷漏出至電荷累積部94或周圍像素。
[0112]FD99將信號電荷轉(zhuǎn)換為電信號(例如，電壓信號)并且輸出該電信號。
[0113]〈曝光操作〉
[0114]圖9A至9E是說明從像素的曝光開始(累積的開始)至曝光結(jié)束(累積的結(jié)束)的操作的視圖。
[0115]首先，如圖9A所示，電荷釋放控制信號PG激活，從而導(dǎo)通電荷釋放柵極98并且光電二極管91的電荷釋放。
[0116]當(dāng)電荷釋放柵極98再次截止時，曝光在所有像素中開始，以及如圖9B所示，取決于入射光的信號電荷累積在光電二極管(PD) 91中。
[0117]當(dāng)曝光結(jié)束時，如圖9C所示激活復(fù)位信號RST，從而復(fù)位柵極95導(dǎo)通并且FD99的電荷釋放(復(fù)位操作)。
[0118]如圖9D所不,轉(zhuǎn)移信號TG和控制信號SG激活,從而信號電荷從光電二極管91向電荷累積部(MEM) 94轉(zhuǎn)移。
[0119]之后，當(dāng)像素62A的讀出時刻到來時，如圖9E所示激活轉(zhuǎn)移信號FG，從而第二轉(zhuǎn)移柵極93導(dǎo)通并且信號電荷從電荷累積部94向FD99轉(zhuǎn)移。信號電荷在FD99中轉(zhuǎn)換為電壓信號并且通過垂直信號線69輸出。
[0120]如上所述，在包括圖8的像素62A的CMOS固態(tài)成像設(shè)備51中，曝光操作在像素陣列區(qū)63內(nèi)的所有像素中同時進行，并且在通過全局快門方法進行成像時讀出電荷，在該全局快門方法中，電荷暫時保留在電荷累積部(MEM)94中。
[0121]這里，電荷累積部94中，為了減少在向FD99轉(zhuǎn)移電荷時的轉(zhuǎn)移失敗，電位Rp2在FD99的方向(即圖10中的轉(zhuǎn)移方向)上設(shè)有階梯狀的坡。該階梯狀的電位坡可以通過在不同的區(qū)域設(shè)置離子注入?yún)^(qū)并進行多次離子注入而形成。更具體的，如圖10所示，例如，階梯狀的電位坡可以通過設(shè)置層I區(qū)域、層2區(qū)域、層3區(qū)域以及層4區(qū)域并進行多次離子注入而形成。
[0122]同樣的，在電荷累積部94的這種階梯狀的電位坡中，凸部分形成在半導(dǎo)體基板72的表面中，如圖11所示，從而可向電位Rp3提供光滑的階梯狀臺階并且減少電荷轉(zhuǎn)移時殘留的電荷。
[0123]就是說，圖10的電位Rp2示出在凸部分未形成的情況下的電位分布，并且圖11的電位Rp3示出在凸部分形成的情況下電荷累積部94電位分布。
[0124]〈制造方法〉
[0125]參考圖12A至12H，將描述形成具有圖11所示電位分布的電荷累積部的方法。
[0126]首先，如圖12A所示，例如采用As或P的N型離子注入在半導(dǎo)體基板72中形成的P型半導(dǎo)體區(qū)域121內(nèi)進行，使得成為電荷累積部94的N型半導(dǎo)體區(qū)域122形成。之后墊氧化膜(S12) 123形成在半導(dǎo)體基板72的表面上。
[0127]接著，如圖12B所示，用于LOCOS形成的硬掩模124形成在墊氧化膜123的頂表面上。硬掩模124可以由例如氮化硅膜(SiN)形成。
[0128]如圖12C所示，通過圖案化和干法刻蝕抗蝕劑掩模(未示出)，硬掩模124經(jīng)受圖案化處理使得僅保留形成有凸部分的區(qū)域。
[0129]如圖12D所示，LOCOS膜125形成并且凸部分131通過熱氧化在硬掩模124下形成。之后，如圖12E所示，移除硬掩模124和LOCOS膜125。通過利用熱磷酸的濕法刻蝕移除由SiN構(gòu)成的硬掩模124。通過利用稀氫氟酸(DHF)的濕法刻蝕移除LOCOS膜125。
[0130]隨后，如圖12F所示，抗蝕劑掩模141圖案化使得層I區(qū)域打開并且進行N型離子注入。
[0131]在針對層I移除抗蝕劑掩模141后，抗蝕劑掩模142圖案化使得層2區(qū)域打開并且進行N型離子注入，如圖12G所示。與階梯狀臺階的數(shù)目相應(yīng)的同樣離子注入在不同的區(qū)域進行。
[0132]當(dāng)離子注入完成時，柵極氧化膜151和轉(zhuǎn)移柵極電極152形成在半導(dǎo)體基板72的頂表面上，如圖12H所示。
[0133]如上所述，當(dāng)將成為半導(dǎo)體基板72的電荷累積部94的N型半導(dǎo)體區(qū)域122經(jīng)受多次離子注入時，凸部分131通過LOCOS方法形成在作為區(qū)域邊界的部分中，然后進行多次尚子注入。
[0134]這樣，，可提供如圖11所示的具有光滑的階梯狀臺階的電位分布，從而可減少殘留電荷并提聞電荷轉(zhuǎn)移效率。
[0135]<像素的第二構(gòu)造示例>
[0136]圖13是作為像素62第二構(gòu)造示例的像素62B的電路構(gòu)造示例。
[0137]圖13中，與圖8所示第一構(gòu)造示例的像素62A對應(yīng)的部分用相同的附圖標(biāo)記表示，并且適當(dāng)?shù)厥÷云涿枋觥?br> [0138]圖13的像素62B除了電荷累積部94之外還包括第二電荷累積部201。在第二電荷累積部201和電荷累積部94之間新增第三轉(zhuǎn)移柵極202。
[0139]為了清楚地區(qū)別電荷累積部94和第二電荷累積部201，電荷累積部94在下文中將被稱為第一電荷累積部94。
[0140]轉(zhuǎn)移信號CG施加在第三轉(zhuǎn)移柵極202的柵極電極。當(dāng)轉(zhuǎn)移信號CG激活時，第三轉(zhuǎn)移柵極202響應(yīng)而變?yōu)閷?dǎo)電狀態(tài)，從而控制電位在第一電荷累積部94和第二電荷累積部201之間的通道中變深。
[0141]通過利用第一累積量的出色的暗特性(dark characteristic)和第二累積量的優(yōu)先區(qū)域效率，像素62B是保持暗特性并且具有大量飽和電荷的像素電路。第二電荷累積部201由具有比第一電荷累積部94更大的每單位區(qū)域電容值的電容器構(gòu)成。
[0142]圖14是像素62B的頂視圖。
[0143]第一轉(zhuǎn)移柵極92包括施加有轉(zhuǎn)移信號TG的柵極電極，連接在光電二極管91和第一電荷累積部94之間。電荷釋放柵極98包括施加有電荷釋放控制信號PG的柵極電極，連接在光電二極管91和作為電荷釋放部分的電源電壓Vdd之間。
[0144]第一電荷累積部94包括施加有控制信號SG的柵極電極，并且在柵極電極下作為掩埋MOS電容器形成。
[0145]第二轉(zhuǎn)移柵極93包括施加有轉(zhuǎn)移信號FG的柵極電極，連接在第一電荷累積部94和FD99之間。第二轉(zhuǎn)移柵極93的源極/漏極中的一個與第一電荷累積部94的N型半導(dǎo)體區(qū)域共享。源極/漏極中的另一個與FD99的N型半導(dǎo)體區(qū)域共享。
[0146]第三轉(zhuǎn)移柵極202包括施加有轉(zhuǎn)移信號CG的柵極電極。第三轉(zhuǎn)移柵極202的源極/漏極中的一個與第一電荷累積部94的N型半導(dǎo)體區(qū)域共享。源極/漏極中的另一個連接至第二電荷累積部201。
[0147]<像素62B的電路操作>
[0148]參考圖16A至161以及圖15，將描述像素62B的電路操作。圖15示出了像素62B中的選擇信號SEL、復(fù)位信號RST、轉(zhuǎn)移信號TG、電荷釋放控制信號PG、轉(zhuǎn)移信號CG、控制信號SG以及轉(zhuǎn)移信號FG的時間圖。此外，圖16A至161示出了像素62B在預(yù)定操作狀態(tài)的電位圖。
[0149]圖16A示出了恰在tn時刻之前的電位初始狀態(tài)。在tn時刻，所有像素中的電荷釋放控制信號PG同時未激活并且電荷釋放柵極98變?yōu)椴粚?dǎo)電狀態(tài)，然后曝光時期在像素陣列區(qū)63的所有像素中開始。在tn時刻，轉(zhuǎn)移信號CG同時激活，從而第三轉(zhuǎn)移柵極202變?yōu)閷?dǎo)電狀態(tài)。
[0150]在曝光時期期間，利用高強度，信號電荷不僅在光電二極管91中累積，同時通過經(jīng)由第一轉(zhuǎn)移柵極92的溢出通道從光電二極管91中溢出而累積到第一電荷累積部(MEM1)94中。此外，如圖16B所示，第三轉(zhuǎn)移柵極202保持導(dǎo)電狀態(tài)，從而向第一電荷累積部94流出的信號電荷通過第三轉(zhuǎn)移柵極202累積在第二電荷累積部(MEM2)201中。另一方面，利用低強度，信號電荷的累積僅在光電二極管91中進行。
[0151]接著，在t12時刻，通過在中間電位VM驅(qū)動轉(zhuǎn)移信號TG，超出由中間電位VM決定的預(yù)定電荷量的信號電荷從光電二極管91經(jīng)由第一轉(zhuǎn)移柵極92累積在第一電荷累積部94和第二電荷累積部201兩者中。
[0152]接著，在t13時刻，轉(zhuǎn)移信號CG未激活，因此，如圖16C所示，第三轉(zhuǎn)移柵極202變?yōu)椴粚?dǎo)電狀態(tài)。
[0153]隨后，在t14時刻，所有像素中的轉(zhuǎn)移信號TG和控制信號SG同時激活，從而第一轉(zhuǎn)移柵極92和第一電荷累積部94的柵極電極變?yōu)閷?dǎo)電狀態(tài)。這樣，如圖16D所示，累積在光電二極管91中的信號電荷轉(zhuǎn)移至第一電荷累積部94并累積。
[0154]接著，在t14時刻，當(dāng)所有像素中的轉(zhuǎn)移信號TG同時不激活時，電荷釋放控制信號PG同時激活。然后，第一轉(zhuǎn)移柵極92變?yōu)椴粚?dǎo)電狀態(tài)并且電荷釋放柵極98變?yōu)閷?dǎo)電狀態(tài)。這樣，所有像素共有的曝光時期結(jié)束。之后，控制信號SG也不激活。
[0155]圖16E示出了曝光結(jié)束時的電位狀態(tài)。此時，高強度的信號電荷累積在第一電荷累積部94和第二電荷累積部201兩者中。另一方面，低強度的信號電荷僅累積在第一電荷累積部94中。
[0156]接著，在t16時刻，第N行的選擇信號SEL激活并且第N行的選擇晶體管97變?yōu)閷?dǎo)電狀態(tài)，從而第N行的像素62B變?yōu)檫x擇狀態(tài)。同時，復(fù)位信號RST激活并且復(fù)位柵極95變?yōu)閷?dǎo)電狀態(tài)，從而FD99復(fù)位。在t17時刻，復(fù)位信號RST未激活并且FD99此時的電位作為第一復(fù)位電平NI通過放大晶體管96和選擇晶體管97輸出至垂直信號線69。
[0157]接著，在t18時刻，激活轉(zhuǎn)移信號FG，從而第二轉(zhuǎn)移柵極93變?yōu)閷?dǎo)電狀態(tài)。如圖16F所示，累積在第一電荷累積部94的信號電荷轉(zhuǎn)移至FD99。
[0158]在t19時刻,如圖16G所不,轉(zhuǎn)移信號FG未激活,從而從第一電荷累積部94向FD99的電荷轉(zhuǎn)移停止。在t19時刻，當(dāng)轉(zhuǎn)移停止時，F(xiàn)D99的電位作為取決于第一電荷累積部94中累積電荷的量的第一信號電平SI，通過放大晶體管96和選擇晶體管97輸出至垂直信號線69。
[0159]接著，在t2(l時刻，轉(zhuǎn)移信號CG、控制信號SG和轉(zhuǎn)移信號FG同時激活并且第三轉(zhuǎn)移柵極202和第二轉(zhuǎn)移柵極93都變?yōu)閷?dǎo)電狀態(tài)。這樣，如圖16H所示，第二電荷累積部201、第一電荷累積部94和FD99的電位結(jié)合,從而信號電荷累積在整個結(jié)合區(qū)域。信號電荷作為第二電荷電平S2通過放大晶體管96和選擇晶體管97輸出至垂直信號線69。
[0160]隨后，在t21時刻，復(fù)位信號RST激活并且電位結(jié)合的區(qū)域復(fù)位。
[0161]在t22時刻，復(fù)位信號RST未激活，并且圖161所示的電位結(jié)合區(qū)域的電位作為第二復(fù)位電平N2通過放大晶體管96和選擇晶體管97輸出至垂直信號線69。
[0162]之后，在t23時刻后，轉(zhuǎn)移信號FG、控制信號SG和轉(zhuǎn)移信號CG按規(guī)定順序不激活并且第二轉(zhuǎn)移柵極93和第三轉(zhuǎn)移柵極202變?yōu)椴粚?dǎo)電狀態(tài)。這樣，再次獲得圖16A中所示的初始狀態(tài)的電位。按規(guī)定順序不激活轉(zhuǎn)移信號FG、控制信號SG和轉(zhuǎn)移信號CG是為了將溝道電荷累積在第二電荷累積部201中，當(dāng)?shù)谝浑姾衫鄯e部94的柵極電極處于導(dǎo)電狀態(tài)時該溝道電荷累積在基板表面。不同于FD99，僅對第二電荷累積部201不進行復(fù)位，從而不用擔(dān)心復(fù)位溝道電荷會引起像素信號的抵消(offset)。
[0163]通過上述一系列的電路操作，第一復(fù)位電平N1、第一信號電平S1、第二信號電平S2以及第二復(fù)位電平N2以上述順序從像素62B輸出至垂直信號線69。
[0164]第一復(fù)位電平NI和第一信號電平SI是具有出色的暗特性的低強度的像素信號并且第二信號電平S2和第二復(fù)位電平N2是具有高強度的大量飽和電荷量的像素信號。
[0165]所希望的是，在高增益的配置中讀出低強度的像素信號使得減少噪聲以及針對寬信號范圍在低增益的配置中讀出高強度的像素信號。因此，可以說根據(jù)第二構(gòu)造示例的像素62B具有能夠獲得高增益的配置中的低強度的像素信號(Sl-Nl)以及低增益的配置中的高強度的像素信號(S2-N2)的電路構(gòu)造。
[0166]還可在作為如上所述的像素62B的第一電荷累積部94的N型半導(dǎo)體區(qū)域中使用如上文參考12A至12H所述的制造方法，在該制造方法中，當(dāng)進行多次離子注入時，凸部分部分形成為區(qū)域邊界，然后進行多次離子注入。
[0167]這樣，如圖17所示，可為第一電荷累積部94提供具有光滑的階梯狀臺階的電位分布，以及因此可減少殘留電荷并提聞電荷轉(zhuǎn)移效率。
[0168]〈3.第三實施例〉
[0169]<電子設(shè)備的應(yīng)用不例>
[0170]上述(XD固態(tài)成像設(shè)備I和CMOS固態(tài)成像設(shè)備51可應(yīng)用于不同電子設(shè)備，例如，諸如數(shù)字照相機和數(shù)字?jǐn)z像機的成像設(shè)備、具有成像功能的便攜式電話或者具有成像功能的音頻播放器。
[0171]圖18是示出根據(jù)本公開第三實施例的作為電子設(shè)備的成像設(shè)備的構(gòu)造示例框圖。
[0172]圖18所示的成像設(shè)備300包括:包括透鏡組及其相似物的光學(xué)單元301、采用CXD固態(tài)成像設(shè)備I或CMOS固態(tài)成像設(shè)備51的上述構(gòu)造的固態(tài)成像設(shè)備(成像裝置)302以及作為相機信號處理電路的數(shù)字信號處理器(DSP)電路303。成像設(shè)備300還包括幀存儲器304、顯示單元305、記錄單元306、操作單元307和電源單元308。DSP電路303、幀存儲器304、顯示單元305、記錄單元306、操作單元307和電源單元308通過總線309相互連接。
[0173]光學(xué)單元301接收來自物體的入射光(圖像光線)并且在固態(tài)成像設(shè)備302的成像表面上形成圖像。固態(tài)成像設(shè)備302將通過光學(xué)單元301形成在成像表面上的圖像的入射光量轉(zhuǎn)換為每個像素的電信號并且輸出該電信號作為像素信號。上述CCD固態(tài)成像設(shè)備I或CMOS固態(tài)成像設(shè)備51，就是，提高了電荷轉(zhuǎn)移效率的固態(tài)成像設(shè)備可用作固態(tài)成像設(shè)備 302。
[0174]顯示單元305包括例如液晶板和有機電發(fā)光(EL)板的平板型顯示設(shè)備，并且顯示由固態(tài)成像設(shè)備302采集的移動圖像或靜止圖像。記錄單元306將由固態(tài)成像設(shè)備302采集的移動圖像或靜止圖像記錄在記錄媒介上，例如硬盤和半導(dǎo)體存儲器，。
[0175]操作單元307發(fā)出根據(jù)用戶所操作的關(guān)于成像設(shè)備300不同功能的操作指令。電源單元308適當(dāng)?shù)靥峁┎煌碾娫碊SP電路303、幀存儲器304、顯示單元305、記錄單元306和操作單元307以成為這些供給的對象的操作電源。
[0176]如上所述，通過采用上述CXD固態(tài)成像設(shè)備I或CMOS固態(tài)成像設(shè)備51作為固態(tài)成像設(shè)備302，可以提高電荷轉(zhuǎn)移效率。因此，在諸如攝像機、數(shù)字照相機以及如移動電話的移動設(shè)備中的相機模塊的成像設(shè)備300中可達到高質(zhì)量的采集圖像。
[0177]本公開的實施例不限于如上所述的實施例，并且可在不脫離本公開的范圍內(nèi)進行各種變化。
[0178]上述的示例中，描述了固態(tài)成像設(shè)備設(shè)置第一導(dǎo)電類型為P型、第二導(dǎo)電類型為N型并且利用電子作為信號電荷。但是，本公開的技術(shù)也可應(yīng)用于利用空穴作為信號電荷的固態(tài)成像設(shè)備。因此，第一導(dǎo)電類型可設(shè)置為N型并且第二導(dǎo)電類型可設(shè)置為P型，使得上述半導(dǎo)體區(qū)域可構(gòu)造為相反的導(dǎo)電型的半導(dǎo)體區(qū)域。
[0179]此外，本公開的技術(shù)不限于應(yīng)用在探測入射可見光量的分布并將其采集作為圖像的固態(tài)成像設(shè)備。本公開的技術(shù)還可應(yīng)用于可采集入射紅外線、X線、粒子等的量的分布的固態(tài)成像設(shè)備，以及一般固態(tài)成像設(shè)備(物理量分布探測設(shè)備)，例如探測廣義上包括壓力、電容等的物理量分布的指紋識別傳感器。
[0180]應(yīng)注意，本實施例也可采用下述構(gòu)造。
[0181](I) 一種固態(tài)成像設(shè)備，包括
[0182]半導(dǎo)體基板，在該半導(dǎo)體基板中形成有電荷轉(zhuǎn)移部，該電荷轉(zhuǎn)移部構(gòu)造為轉(zhuǎn)移光電轉(zhuǎn)換部所產(chǎn)生的電荷，該半導(dǎo)體基板包括在形成有該電荷轉(zhuǎn)移部的區(qū)域中形成為凸形狀的表面。
[0183](2)根據(jù)⑴的固態(tài)成像設(shè)備，其中，
[0184]該半導(dǎo)體基板的表面在電荷轉(zhuǎn)移方向上在該電荷轉(zhuǎn)移部的邊界區(qū)域中形成為凸形狀。
[0185](3)根據(jù)(I)或⑵的固態(tài)成像設(shè)備，其中，
[0186]該電荷轉(zhuǎn)移部是構(gòu)造為在垂直方向轉(zhuǎn)移電荷的垂直電荷耦合裝置。
[0187](4)根據(jù)⑴至(3)中任一項的固態(tài)成像設(shè)備，其中，
[0188]該電荷轉(zhuǎn)移部為讀出部，該讀出部構(gòu)造為讀出該光電轉(zhuǎn)換部的電荷。
[0189](5)根據(jù)⑴或⑵的固態(tài)成像設(shè)備，其中，
[0190]該電荷轉(zhuǎn)移部為電荷累積部，該電荷累積部構(gòu)造為暫時保留該光電轉(zhuǎn)換部中產(chǎn)生的電荷直到該電荷被讀出。
[0191](6) 一種固態(tài)成像設(shè)備的制造方法，包括:
[0192]通過LCOS (硅的局部氧化)方法形成半導(dǎo)體基板的凸形狀的表面；以及
[0193]使抗蝕劑掩模經(jīng)受圖案化并進行離子注入，使得該抗蝕劑掩模的邊界對應(yīng)凸形狀的頂部，從而在該半導(dǎo)體基板中形成電荷轉(zhuǎn)移部。
[0194](7)根據(jù)(6)的固態(tài)成像設(shè)備的制造方法，還包括:
[0195]在該電荷轉(zhuǎn)移部形成之后，使該半導(dǎo)體基板的該凸形狀變平。
[0196](8) 一種電子設(shè)備,包括:
[0197]固態(tài)成像設(shè)備，包括:
[0198]半導(dǎo)體基板，在該半導(dǎo)體基板中形成有電荷轉(zhuǎn)移部，該電荷轉(zhuǎn)移部構(gòu)造為轉(zhuǎn)移光電轉(zhuǎn)換部所產(chǎn)生的電荷，該半導(dǎo)體基板包括在形成有該電荷轉(zhuǎn)移部的區(qū)域中形成為凸形狀的表面。
[0199]本領(lǐng)域的技術(shù)人員應(yīng)理解，在所附權(quán)利要求或其等同物的范圍內(nèi)，根據(jù)設(shè)計需要和其它因素，可進行各種修改、結(jié)合、部分結(jié)合和替換。
[0200]本申請要求2013年7月10日提交的日本優(yōu)先權(quán)專利申請JP2013-144503的權(quán)益，其全部內(nèi)容通過引用結(jié)合于此。
【權(quán)利要求】
1.一種固態(tài)成像設(shè)備，包括: 半導(dǎo)體基板，在該半導(dǎo)體基板中形成有構(gòu)造為轉(zhuǎn)移光電轉(zhuǎn)換部所產(chǎn)生的電荷的電荷轉(zhuǎn)移部，該半導(dǎo)體基板包括在形成有該電荷轉(zhuǎn)移部的區(qū)域中形成為凸形狀的表面。
2.根據(jù)權(quán)利要求1所述的固態(tài)成像設(shè)備，其中， 該半導(dǎo)體基板的表面在電荷轉(zhuǎn)移方向上在該電荷轉(zhuǎn)移部的邊界區(qū)域中形成為凸形狀。
3.根據(jù)權(quán)利要求1所述的固態(tài)成像設(shè)備，其中， 該電荷轉(zhuǎn)移部是構(gòu)造為在垂直方向轉(zhuǎn)移電荷的垂直電荷耦合裝置。
4.根據(jù)權(quán)利要求1所述的固態(tài)成像設(shè)備，其中， 該電荷轉(zhuǎn)移部為讀出部，該讀出部構(gòu)造為讀出該光電轉(zhuǎn)換部的電荷。
5.根據(jù)權(quán)利要求1所述的固態(tài)成像設(shè)備，其中， 該電荷轉(zhuǎn)移部為電荷累積部，該電荷累積部構(gòu)造為暫時保留該光電轉(zhuǎn)換部中產(chǎn)生的電荷直到該電荷被讀出。
6.一種固態(tài)成像設(shè)備的制造方法，包括: 通過硅的局部氧化方法將半導(dǎo)體基板的表面形成為凸形狀；以及對抗蝕劑掩模進行圖案化并進行離子注入，使得該抗蝕劑掩模的邊界對應(yīng)凸形狀的頂部，從而在該半導(dǎo)體基板中形成電荷轉(zhuǎn)移部。
7.根據(jù)權(quán)利要求6所述的固態(tài)成像設(shè)備的制造方法，還包括: 在該電荷轉(zhuǎn)移部形成之后，使該半導(dǎo)體基板的該凸形狀變平。
8.—種電子設(shè)備,包括: 固態(tài)成像設(shè)備，包括: 半導(dǎo)體基板，在該半導(dǎo)體基板中形成有構(gòu)造為轉(zhuǎn)移光電轉(zhuǎn)換部所產(chǎn)生的電荷的電荷轉(zhuǎn)移部，該半導(dǎo)體基板包括在形成有該電荷轉(zhuǎn)移部的區(qū)域中形成為凸形狀的表面。
【文檔編號】H01L27/146GK104282705SQ201410314531
【公開日】2015年1月14日 申請日期:2014年7月3日 優(yōu)先權(quán)日:2013年7月10日
【發(fā)明者】大地朋和 申請人:索尼公司