浮柵結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明揭示了一種浮柵結(jié)構(gòu)及其制造方法。該方法包括：提供襯底，所述襯底包括第一部分及第二部分；對所述襯底進行阱注入后繼續(xù)形成柵氧化層；然后形成多個第一多晶硅結(jié)構(gòu)，并在相鄰第一多晶硅結(jié)構(gòu)之間的襯底中形成淺溝槽，并形成淺溝槽隔離；之后在第一部分上的多個第一多晶硅結(jié)構(gòu)及淺溝槽隔離上沉積第二多晶硅層，并對第二多晶硅層進行刻蝕，形成第二多晶硅結(jié)構(gòu)，暴露出部分淺溝槽隔離，并使得暴露出的部分淺溝槽隔離兩側(cè)的第二多晶硅結(jié)構(gòu)側(cè)壁圓滑。本發(fā)明節(jié)省了光罩，簡化了工藝，并實現(xiàn)了浮柵多晶硅與有源區(qū)的精確對準。浮柵多晶硅側(cè)壁技術(shù)的應用，滿足了對控制柵-浮柵的耦合量的需求，消除了尖角現(xiàn)象，有利于浮柵多晶硅中電荷的保存。
【專利說明】淳柵結(jié)構(gòu)及其制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導體【技術(shù)領(lǐng)域】，特別是涉及一種浮柵結(jié)構(gòu)及其制造方法。

【背景技術(shù)】
[0002] 隨著便攜式電子設備的高速發(fā)展，對數(shù)據(jù)存儲的要求越來越高。用于存儲數(shù)據(jù)的 半導體存儲器分為易失性存儲器和非易失性存儲器。在非易失性存儲器中，閃存（flash memory)由于其很高的芯片存儲密度，以及較佳的工藝適應性，已經(jīng)成為一種極為重要的器 件。而浮柵結(jié)構(gòu)的閃存是閃存中的一大熱門。
[0003] 在浮柵閃存產(chǎn)品中，目前的多晶硅浮柵工藝主要有兩種：
[0004] 1.常規(guī)工藝，包括：①有源區(qū)光刻、蝕刻，②淺溝槽隔離氧化層沉積、回蝕，③浮柵 多晶硅沉積，④浮柵多晶硅光刻，⑤浮柵多晶硅蝕刻。
[0005] 2.浮柵-有源區(qū)自對準工藝，包括：①有源區(qū)光刻、蝕刻，②淺溝槽隔離氧化層沉 積、回蝕（更多的回蝕量），③浮柵多晶硅沉積，④浮柵多晶硅平坦化。
[0006] 經(jīng)過發(fā)明人長期研究發(fā)現(xiàn)，上述兩種常用工藝存在這諸多的不變。例如：對于常規(guī) 方法，⑴使用了有源區(qū)、浮柵兩道光刻，增加了光罩和工藝成本。⑵多晶硅浮柵對有源區(qū) 的對準問題是一個工藝挑戰(zhàn)，容易出現(xiàn)浮柵多晶硅對有源區(qū)的偏移。因此不適用于65納米 及更先進的工藝。（3)浮柵多晶硅的邊角尖銳，不利于后續(xù)浮柵-控制柵隔離層的沉積，尖 銳的邊角容易形成存儲電荷逃逸的通道。
[0007] 對于浮柵-有源區(qū)自對準工藝，存在著如下缺陷：（1)因為淺溝槽隔離氧化層的回 蝕量由后續(xù)多晶硅沉積決定，不利于控制控制柵多晶硅對浮柵多晶硅的耦合量。（2)多晶硅 沉積的工藝挑戰(zhàn)，容易出現(xiàn)多晶硅沉積空隙。（3)由于多晶硅沉積和多晶硅平坦化的工藝限 制，造成浮柵多晶硅厚度偏薄，不利于存儲電荷的保存。
[0008] 因此，迫切需要改善現(xiàn)有工藝，提供一種更為可靠的浮柵結(jié)構(gòu)的制造方法。


【發(fā)明內(nèi)容】

[0009] 本發(fā)明的一個目的在于，提供一種浮柵結(jié)構(gòu)及其制造方法，簡化制作工藝。
[0010] 本發(fā)明的一個目的在于，提供一種浮柵結(jié)構(gòu)及其制造方法，改善柵耦合質(zhì)量，優(yōu)化 棚奉禹合系數(shù)。
[0011] 本發(fā)明的一個目的在于，提供一種浮柵結(jié)構(gòu)及其制造方法，提高浮柵多晶硅中電 荷的保存能力。
[0012] 對此，本發(fā)明提供一種浮柵結(jié)構(gòu)的制造方法，包括：
[0013] 提供襯底，所述襯底包括用于形成存儲單元的第一部分及用于形成外圍區(qū)結(jié)構(gòu)的 第二部分；
[0014] 對所述襯底進行阱注入；
[0015] 在所述襯底上形成柵氧化層；
[0016] 在所述襯底上形成多個第一多晶硅結(jié)構(gòu)，并在相鄰第一多晶硅結(jié)構(gòu)之間的襯底中 形成淺溝槽；
[0017] 形成淺溝槽隔離；
[0018] 在多個第一多晶硅結(jié)構(gòu)及淺溝槽隔離上沉積第二多晶硅層；
[0019] 刻蝕位于淺溝槽隔離上的第二多晶硅層，形成第二多晶硅結(jié)構(gòu)，暴露出部分淺溝 槽隔離，并使得暴露出的部分淺溝槽隔離兩側(cè)的第二多晶硅結(jié)構(gòu)側(cè)壁圓滑。
[0020] 可選的，對于所述的浮柵結(jié)構(gòu)的制造方法，所述柵氧化層包括位于所述襯底的第 一部分上的隧穿氧化層、位于所述襯底的第二部分上的高壓器件柵氧層和低壓器件柵氧 層。
[0021] 可選的，對于所述的浮柵結(jié)構(gòu)的制造方法，所述隧穿氧化層的厚度為 8()A?100A,所述高壓器件柵氧層的厚度為120人?170人，所述低壓器件柵氧層的厚度為 30人?50人。
[0022] 可選的，對于所述的浮柵結(jié)構(gòu)的制造方法，在所述襯底上形成多個第一多晶硅結(jié) 構(gòu)，并在相鄰第一多晶硅結(jié)構(gòu)之間的襯底中形成淺溝槽包括：
[0023] 沉積第一多晶硅層，覆蓋所述柵氧化層；
[0024] 進行有源區(qū)光刻，以此刻蝕所述第一多晶硅層形成多個第一多晶硅結(jié)構(gòu)，在相鄰 的第一多晶硅結(jié)構(gòu)之間暴露出柵氧化層；
[0025] 刻蝕暴露出的柵氧化層，暴露出部分襯底；
[0026] 刻蝕暴露出的部分襯底，形成淺溝槽。
[0027] 可選的，對于所述的浮柵結(jié)構(gòu)的制造方法，第一多晶硅層為N型摻雜，厚度為 3()〇A?5()〇A。
[0028] 可選的，對于所述的浮柵結(jié)構(gòu)的制造方法，刻蝕所述第一多晶硅層時，通過控制刻 蝕選擇比使得刻蝕停留至柵氧化層。
[0029] 可選的，對于所述的浮柵結(jié)構(gòu)的制造方法，刻蝕暴露出的柵氧化層，柵氧化層對硅 的蝕刻選擇比為1:1。
[0030] 可選的，對于所述的浮柵結(jié)構(gòu)的制造方法，形成淺溝槽隔離包括：
[0031] 在所述淺溝槽中填充隔離氧化物；
[0032] 對所述隔離氧化物進行平坦化工藝；
[0033] 回刻所述隔離氧化物，去除位于相鄰第一多晶硅結(jié)構(gòu)之間的部分厚度。
[0034] 可選的，對于所述的浮柵結(jié)構(gòu)的制造方法，所述第二多晶硅層為N型摻雜，厚度為 500A?1100 A。
[0035] 可選的，對于所述的浮柵結(jié)構(gòu)的制造方法，所述第二多晶硅結(jié)構(gòu)側(cè)壁為上窄下寬 結(jié)構(gòu)。
[0036] 相應的，本發(fā)明提供一種浮柵結(jié)構(gòu)，包括：位于襯底上的主體部分及位于所述主體 部分兩側(cè)的圓滑側(cè)壁。
[0037] 可選的，對于所述的浮柵結(jié)構(gòu)，所述側(cè)壁為上窄下寬結(jié)構(gòu)。
[0038] 與現(xiàn)有技術(shù)相比，本發(fā)明提供的浮柵結(jié)構(gòu)及其制造方法中，具有如下優(yōu)勢：
[0039] 利用浮柵與有源區(qū)的自對準，節(jié)省浮柵的光罩費用。
[0040] 浮柵與有源區(qū)自對準，可以實現(xiàn)浮柵多晶硅與有源區(qū)的精確對準。
[0041] 浮柵多晶硅側(cè)壁技術(shù)的應用，可以通過調(diào)整第一多晶硅結(jié)構(gòu)和第二多晶硅層厚度 的搭配，輕松實現(xiàn)所需要的控制柵對浮柵的耦合量。浮柵多晶硅側(cè)壁技術(shù)的應用，可以實現(xiàn) 浮柵-控制柵隔離層平滑沉積，消除了尖角現(xiàn)象，有利于浮柵多晶硅中電荷的保存。

【專利附圖】

【附圖說明】
[0042] 圖1為本發(fā)明實施例浮柵結(jié)構(gòu)的制造方法的流程圖；
[0043] 圖2-圖8為本發(fā)明實施例浮柵結(jié)構(gòu)的制造方法的過程中器件結(jié)構(gòu)示意圖。

【具體實施方式】
[0044] 下面將結(jié)合示意圖對本發(fā)明的浮柵結(jié)構(gòu)的制造方法進行更詳細的描述，其中表示 了本發(fā)明的優(yōu)選實施例，應該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實 現(xiàn)本發(fā)明的有利效果。因此，下列描述應當被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并 不作為對本發(fā)明的限制。
[0045] 為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能 和結(jié)構(gòu)，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應當認為在任何實際實施例的開 發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的 限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應當認為這種開發(fā)工作可能是復雜和耗費 時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0046] 在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要 求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非 精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0047] 本發(fā)明的核心思想在于，提供一種浮柵結(jié)構(gòu)及其制造方法，該方法包括：
[0048] 步驟S101 :提供襯底，所述襯底包括用于形成存儲單元的第一部分及用于形成外 圍區(qū)結(jié)構(gòu)的第二部分；
[0049] 步驟S102 :對所述襯底進行阱注入；
[0050] 步驟S103 :在所述襯底上形成柵氧化層；
[0051] 步驟S104 :在所述襯底上形成多個第一多晶硅結(jié)構(gòu)，并在相鄰第一多晶硅結(jié)構(gòu)之 間的襯底中形成淺溝槽；
[0052] 步驟S105 :形成淺溝槽隔離；
[0053] 步驟S106 :在所述襯底的第一部分上的多個第一多晶硅結(jié)構(gòu)及淺溝槽隔離上沉 積第二多晶硅層；
[0054] 步驟S107 :刻蝕位于淺溝槽隔離上的第二多晶硅層，形成第二多晶硅結(jié)構(gòu)，暴露 出部分淺溝槽隔離，并使得暴露出的部分淺溝槽隔離兩側(cè)的第二多晶硅結(jié)構(gòu)側(cè)壁圓滑。
[0055] 由上述過程，可獲得具有圓滑側(cè)壁的浮柵結(jié)構(gòu)。
[0056] 以下列舉所述浮柵結(jié)構(gòu)的制造方法的較優(yōu)實施例，以清楚說明本發(fā)明的內(nèi)容，應 當明確的是，本發(fā)明的內(nèi)容并不限制于以下實施例，其他通過本領(lǐng)域普通技術(shù)人員的常規(guī) 技術(shù)手段的改進亦在本發(fā)明的思想范圍之內(nèi)。
[0057] 請參考圖1及圖2-圖8,圖1為本發(fā)明實施例浮柵結(jié)構(gòu)的制造方法的流程圖，圖 2_圖8為本發(fā)明實施例浮柵結(jié)構(gòu)的制造方法的過程中器件結(jié)構(gòu)示意圖。本實施例的浮柵結(jié) 構(gòu)的制造方法包括：
[0058] 步驟S101 :提供襯底10,所述襯底10包括用于形成存儲單元的第一部分101及用 于形成外圍區(qū)結(jié)構(gòu)的第二部分102。所述襯底10的構(gòu)成材料可以采用未摻雜的單晶硅、摻 雜有雜質(zhì)的單晶硅、絕緣體上硅（SOI)等。作為示例，在本實施例中，所述襯底10選用單晶 硅材料構(gòu)成。在所述襯底20中還可以形成有埋層（圖中未示出）等。
[0059] 步驟S102 :對所述襯底10進行阱注入。請繼續(xù)參考圖2,首先在襯底10上形成 一犧牲氧化層11，所述犧牲氧化層11的厚度優(yōu)選為50A?100A。所述阱注入包括在第一 部分101進行的存儲單元區(qū)阱注入、在第二部分102進行的高壓區(qū)阱注入和低壓區(qū)阱注入。 如圖2中所示，可以利用光刻膠12作為掩膜進行離子的注入。所述存儲單元區(qū)阱注入、高 壓區(qū)阱注入和低壓區(qū)阱注入可以按照現(xiàn)有工藝和規(guī)格進行，本發(fā)明對此不作限定。
[0060] 步驟S103 :在所述襯底10上形成柵氧化層。具體請參考圖3,犧牲氧化層被去除， 所述柵氧化層包括位于所述襯底的第一部分101上的隧穿氧化層21、位于所述襯底的第二 部分102上的高壓器件柵氧層22和低壓器件柵氧層23。較佳的，所述高壓器件柵氧層22 的厚度最大，隧穿氧化層21的厚度次之，低壓器件柵氧層23的厚度最小。例如，在優(yōu)選的 實施例中，所述隧穿氧化層的厚度為80A?丨00A,以90人左右為最佳；所述高壓器件柵氧 層的厚度為120人?170人，以150Λ左右為最佳；所述低壓器件柵氧層的厚度為3.0A-50A， 以40人左右為最佳。
[0061] 本步驟中，將柵氧化層的沉積形成在有源區(qū)形成之前，可以改善柵氧化層的邊角 圓滑程度，從而使得邊角的柵氧擊穿電壓得到改善。
[0062] 步驟S104 :在所述襯底10上形成多個第一多晶硅結(jié)構(gòu)31，并在相鄰第一多晶硅結(jié) 構(gòu)31之間的襯底10中形成淺溝槽32,如圖4所示。具體的，包括：首先沉積第一多晶硅層 并進行N型摻雜，摻雜濃度約為le-2〇 CnT3為佳，覆蓋于所述柵氧化層之上，所述第一多晶硅 層的厚度可以是300A?500A。然后進行有源區(qū)光刻，以此刻蝕所述第一多晶硅層形成多個 第一多晶硅結(jié)構(gòu)31。在刻蝕所述第一多晶硅層時，通過控制刻蝕選擇比使得刻蝕停留至柵 氧化層，即在相鄰的第一多晶硅結(jié)構(gòu)31之間暴露出柵氧化層。接著，刻蝕暴露出的柵氧化 層，設定柵氧化層對硅的蝕刻選擇比盡量的高，例如是1:1左右，從而暴露出部分襯底10。 最后對暴露出的部分襯底10進行刻蝕，通過控制反應時間以形成所需的淺溝槽32。
[0063] 本步驟也即本發(fā)明中的一個關(guān)鍵點，采用自對準工藝進行刻蝕，既能夠節(jié)省光罩， 又能夠?qū)崿F(xiàn)浮柵多晶硅與有源區(qū)的精確對準。在本步驟中的每次刻蝕，本發(fā)明并不做硬性 規(guī)定，本領(lǐng)域的技術(shù)人員能夠根據(jù)現(xiàn)有刻蝕工藝作出合適的選擇。
[0064] 步驟S105 :形成淺溝槽隔離40,請參考圖5。本發(fā)明在本步驟之后著重闡述存儲 單元區(qū)的制造過程，即襯底的第一部分101上的制作工藝。形成淺溝槽隔離40包括：首先 在所述淺溝槽中填充隔離氧化物，以填充滿并為宜。然后對所述隔離氧化物進行平坦化工 藝，去除位于第一多晶硅結(jié)構(gòu)31之上的部分。接著，利用濕法工藝回刻所述隔離氧化物，例 如可以是氫氟酸溶液，去除位于相鄰第一多晶硅結(jié)構(gòu)31之間的部分厚度。隔離氧化物回蝕 的多少可以控制后續(xù)多晶娃沉積的商度，從而可以調(diào)整控制棚多晶娃對浮棚多晶娃的f禹合 量。
[0065] 步驟S106 :在所述襯底的第一部分101上的多個第一多晶硅結(jié)構(gòu)31及淺溝槽隔 離40上沉積第二多晶硅層50。請參考圖6,所述第二多晶硅層50為N型摻雜，摻雜情況與 第一多晶硅層一致，厚度為500A?1100A,例如可以是700 A、800 A、1000 A等。沉積 的厚度決定最終浮柵多晶硅的寬度，可以根據(jù)實際的需求來調(diào)整第二多晶硅層的厚度來達 到最佳的浮柵寬度及高度。
[0066] 步驟S107 :請參考圖7刻蝕位于淺溝槽隔離40上的第二多晶硅層，形成第二多晶 硅結(jié)構(gòu)50,暴露出部分淺溝槽隔離40,并使得暴露出的部分淺溝槽隔離40兩側(cè)的第二多晶 娃結(jié)構(gòu)側(cè)壁60圓滑，該第二多晶娃結(jié)構(gòu)側(cè)壁60為上窄下寬結(jié)構(gòu)。那么第一多晶娃結(jié)構(gòu)31 與第二多晶硅結(jié)構(gòu)50相結(jié)合，即獲得本發(fā)明的浮柵。第二多晶硅層的蝕刻時間可以決定最 終的浮柵多晶硅的高度和寬度，因此，應當根據(jù)實際需要和工藝特性，有選擇的進行刻蝕規(guī) 劃，獲得最佳的高度和寬度。
[0067] 如圖7中，本發(fā)明中的浮柵結(jié)構(gòu)形成，該浮柵結(jié)構(gòu)可以規(guī)劃為包括位于襯底的第 一部分101上的主體部分61及位于所述主體部分61兩側(cè)的圓滑側(cè)壁60。所述側(cè)壁60為 上窄下寬結(jié)構(gòu)。
[0068] 本步驟也即本發(fā)明中的浮柵多晶硅側(cè)壁技術(shù)，可以通過調(diào)整第一多晶硅結(jié)構(gòu)和第 二多晶硅層厚度的搭配，輕松實現(xiàn)所需要的控制柵對浮柵的耦合量。浮柵多晶硅側(cè)壁技術(shù) 的應用，可以實現(xiàn)浮柵-控制柵隔離層平滑沉積，消除了尖角現(xiàn)象，有利于浮柵多晶硅中電 荷的保存。
[0069] 接著，如圖8所示，在第二多晶硅結(jié)構(gòu)50上形成一層隔離氧化層70,以將后續(xù)形成 的控制柵與浮柵相隔離。正如上文所述，獲得的隔離氧化層70平滑，消除了尖角現(xiàn)象，有利 于浮柵多晶硅中電荷的保存。
[0070] 顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1. 一種浮柵結(jié)構(gòu)的制造方法，包括： 提供襯底，所述襯底包括用于形成存儲單元的第一部分及用于形成外圍區(qū)結(jié)構(gòu)的第二 部分； 對所述襯底進行阱注入； 在所述襯底上形成柵氧化層； 在所述襯底上形成多個第一多晶硅結(jié)構(gòu)，并在相鄰第一多晶硅結(jié)構(gòu)之間的襯底中形成 淺溝槽； 形成淺溝槽隔離； 在所述襯底的第一部分上的多個第一多晶硅結(jié)構(gòu)及淺溝槽隔離上沉積第二多晶硅 層； 刻蝕位于淺溝槽隔離上的第二多晶硅層，形成第二多晶硅結(jié)構(gòu)，暴露出部分淺溝槽隔 離，并使得暴露出的部分淺溝槽隔離兩側(cè)的第二多晶硅結(jié)構(gòu)側(cè)壁圓滑。
2. 如權(quán)利要求1所述的浮柵結(jié)構(gòu)的制造方法，其特征在于，所述柵氧化層包括位于所 述襯底的第一部分上的隧穿氧化層、位于所述襯底的第二部分上的高壓器件柵氧層和低壓 器件柵氧層。
3. 如權(quán)利要求2所述的浮柵結(jié)構(gòu)的制造方法，其特征在于，所述隧穿氧化層的厚度為 80A?100人，所述高壓器件柵氧層的厚度為120人?ΠΟΑ,所述低壓器件柵氧層的厚度為 30A ?50A。
4. 如權(quán)利要求1所述的浮柵結(jié)構(gòu)的制造方法，其特征在于，在所述襯底上形成多個第 一多晶硅結(jié)構(gòu)，并在相鄰第一多晶硅結(jié)構(gòu)之間的襯底中形成淺溝槽包括： 沉積第一多晶硅層，覆蓋所述柵氧化層； 進行有源區(qū)光刻，以此刻蝕所述第一多晶硅層形成多個第一多晶硅結(jié)構(gòu)，在相鄰的第 一多晶硅結(jié)構(gòu)之間暴露出柵氧化層； 刻蝕暴露出的柵氧化層，暴露出部分襯底； 刻蝕暴露出的部分襯底，形成淺溝槽。
5. 如權(quán)利要求4所述的浮柵結(jié)構(gòu)的制造方法，其特征在于，第一多晶硅層為N型摻雜， 厚度為300A?500A。
6. 如權(quán)利要求4所述的浮柵結(jié)構(gòu)的制造方法，其特征在于，刻蝕所述第一多晶硅層時， 通過控制刻蝕選擇比使得刻蝕停留至柵氧化層。
7. 如權(quán)利要求4所述的浮柵結(jié)構(gòu)的制造方法，其特征在于，刻蝕暴露出的柵氧化層，柵 氧化層對硅的蝕刻選擇比為1:1。
8. 如權(quán)利要求1所述的浮柵結(jié)構(gòu)的制造方法，其特征在于，形成淺溝槽隔離包括： 在所述淺溝槽中填充隔離氧化物； 對所述隔離氧化物進行平坦化工藝； 回刻所述隔離氧化物，去除位于相鄰第一多晶硅結(jié)構(gòu)之間的部分厚度。
9. 如權(quán)利要求1所述的浮柵結(jié)構(gòu)的制造方法，其特征在于，所述第二多晶硅層為N型摻 雜，厚度為500A?1100人。
10. 如權(quán)利要求1所述的浮柵結(jié)構(gòu)的制造方法，其特征在于，所述第二多晶硅結(jié)構(gòu)側(cè)壁 為上窄下寬結(jié)構(gòu)。
11. 一種浮柵結(jié)構(gòu)，包括：位于襯底上的主體部分及位于所述主體部分兩側(cè)的圓滑側(cè) 壁。
12. 如權(quán)利要求11所述的浮柵結(jié)構(gòu)的制造方法，其特征在于，所述側(cè)壁為上窄下寬結(jié) 構(gòu)。
【文檔編號】H01L29/423GK104103681SQ201410315925
【公開日】2014年10月15日 申請日期:2014年7月2日 優(yōu)先權(quán)日:2014年7月2日
【發(fā)明者】于紹欣 申請人:武漢新芯集成電路制造有限公司