低功耗溝槽式肖特基整流器件的制作方法
【專利摘要】本發(fā)明公開一種低功耗溝槽式肖特基整流器件，位于所述襯底層上方設(shè)有輕摻雜第一導(dǎo)電類型的外延層，位于所述外延層上方設(shè)有上金屬層，一溝槽從所述外延層上表面并延伸至外延層中部，一柵溝槽位于所述溝槽內(nèi)，一導(dǎo)電多晶硅體嵌入所述柵溝槽內(nèi)，位于導(dǎo)電多晶硅體中下部的多晶硅中下部位于柵溝槽內(nèi)且與外延層之間設(shè)有第一二氧化硅氧化層；位于所述外延層內(nèi)并在溝槽四周側(cè)表面具有第二導(dǎo)電類型摻雜區(qū)，此第二導(dǎo)電類型摻雜區(qū)頂部與外延層上表面之間具有重?fù)诫s第二導(dǎo)電類型摻雜區(qū)。本發(fā)明改善了器件的可靠性，電勢線密度將在溝槽的頂部降低，進(jìn)一步降低了器件的漏電，且增強(qiáng)器件反向電壓阻斷能力，并為器件性能調(diào)整提供更多靈活性。
【專利說明】低功耗溝槽式肖特基整流器件
[0001]

【技術(shù)領(lǐng)域】 本發(fā)明涉及整流器件，特別涉及一種低功耗溝槽式肖特基整流器件。

【背景技術(shù)】
[0002] 整流器件作為交流到直流的轉(zhuǎn)換器件，要求單向?qū)ㄌ匦?，即正向?qū)〞r(shí)開啟電 壓低，導(dǎo)通電阻小，而反向時(shí)阻斷電壓高，反向漏電小。
[0003] 肖特基勢壘二極管作為整流器件已經(jīng)在電源應(yīng)用領(lǐng)域使用了數(shù)十年。相對于PN 結(jié)二極管而言，肖特基勢壘二極管具有正向開啟電壓低和開關(guān)速度快的優(yōu)點(diǎn)，這使其非常 適合應(yīng)用于開關(guān)電源以及高頻場合。肖特基勢壘二極管的反向恢復(fù)時(shí)間非常短，該時(shí)間主 要由器件的寄生電容決定，而不像PN結(jié)二極管那樣由少子復(fù)合時(shí)間決定。因此，肖特基勢 壘二極管整流器件可以有效的降低開關(guān)功率損耗。
[0004] 肖特基勢壘二極管是利用金屬與半導(dǎo)體接觸形成的金屬一半導(dǎo)體結(jié)原理制作的。 傳統(tǒng)的平面型肖特基勢壘二極管器件通常由位于下方的高摻雜濃度的N +襯底和位于上方 的低摻雜濃度的N -外延生長層構(gòu)成，高摻雜濃度的N +襯底底面沉積下金屬層形成歐姆 接觸，構(gòu)成肖特基勢壘二極管的陰極；低摻雜濃度的N-外延生長層頂面沉積上金屬層形 成肖特基勢壘接觸，構(gòu)成肖特基勢壘二極管的陽極。金屬與N型單晶硅的功函數(shù)差形成勢 壘，該勢壘的高低決定了肖特基勢壘二極管的特性，較低的勢壘可以減小正向?qū)ㄩ_啟電 壓，但是會使反向漏電增大，反向阻斷電壓降低；反之，較高的勢壘會增大正向?qū)ㄩ_啟電 壓，同時(shí)使反向漏電減小，反向阻斷能力增強(qiáng)。然而，與pn結(jié)二極管相比，傳統(tǒng)的平面型肖 特基勢壘二極管總體來說反向漏電大，反向阻斷電壓低。
[0005] 溝槽式肖特基勢壘二極管的顯著特點(diǎn)是在N-外延層中存在類似溝槽式M0S器件 的柵結(jié)構(gòu)，即垂直于硅片表面、延伸入N-外延層中的溝槽，覆蓋在溝槽表面的柵氧化層，以 及填充其中的導(dǎo)電材料構(gòu)成的柵。器件結(jié)構(gòu)如圖1所示，制作器件的硅片由高摻雜的N+襯 底1和較低摻雜的N-外延層2構(gòu)成，一系列溝槽3制備于N -外延層2中，溝槽3之間為 N型單晶硅凸臺結(jié)構(gòu)4,溝槽3側(cè)壁生長有二氧化硅層5,上金屬層6覆蓋在整個(gè)結(jié)構(gòu)的上表 面，并與單晶硅凸臺結(jié)構(gòu)4的頂面接觸形成肖特基接觸面，構(gòu)成肖特基二極管整流器件的 陽極。在N+襯底1底面沉積有下金屬層8構(gòu)成肖特基二極管整流器件的陰極。器件結(jié)構(gòu) 和電場強(qiáng)度分布曲線如圖2所示，針對不同的溝槽深度，器件反向偏置時(shí)候的電場強(qiáng)度分 布曲線被計(jì)算出來。電場強(qiáng)度曲線所包圍的面積對應(yīng)器件的反向電壓阻斷能力。由于溝槽 柵結(jié)構(gòu)的存在，器件反向偏置時(shí)電場分布發(fā)生變化，在柵溝槽底部達(dá)到最強(qiáng)，到達(dá)肖特基勢 壘界面的電場強(qiáng)度降低，從而增強(qiáng)了該器件的電壓反向阻斷能力，減小了反向漏電流。除了 柵溝槽深度，柵氧化層厚度和凸臺結(jié)構(gòu)區(qū)域摻雜濃度都可以調(diào)制器件反向偏置時(shí)候的電場 分布。
[0006] 然而，這種結(jié)構(gòu)設(shè)計(jì)所暴露出的主要問題是器件反向電壓阻斷能力提升有限。如 圖2中電場強(qiáng)度曲線所示，隨溝槽深度變化，電場強(qiáng)度峰值位置隨之變化，但是電場強(qiáng)度曲 線所包圍面積變化不顯著，即器件反向電壓阻斷能力無顯著改變。另外，溝槽內(nèi)填充的金屬 與上金屬層相同，當(dāng)溝槽寬度較窄時(shí)，由于上金屬層材料的縫隙填充能力不好，有可能留下 空洞，影響器件的可靠性。為此，如何解決上述問題成為本領(lǐng)域普通技術(shù)人員努力的方向。


【發(fā)明內(nèi)容】

[0007] 本發(fā)明目的是提供一種低功耗溝槽式肖特基整流器件，該肖特基整流器件改善了 器件的可靠性，電勢線密度將在溝槽的頂部降低，進(jìn)一步降低了器件的漏電，且增強(qiáng)器件反 向電壓阻斷能力，并為器件性能調(diào)整提供更多靈活性。
[0008] 為達(dá)到上述目的，本發(fā)明采用的技術(shù)方案是：一種低功耗溝槽式肖特基整流器 件，在俯視平面上，該器件的有源區(qū)由若干個(gè)肖特基勢壘二極管單胞并聯(lián)構(gòu)成，此肖特基勢 壘二極管單胞的縱向截面上，每個(gè)肖特基勢壘二極管單胞包括位于硅片背面下金屬層，位 于所述下金屬層上方重?fù)诫s第一導(dǎo)電類型的襯底層，此襯底層與下金屬層之間形成歐姆接 觸，位于所述襯底層上方設(shè)有輕摻雜第一導(dǎo)電類型的外延層，位于所述外延層上方設(shè)有上 金屬層，一溝槽從所述外延層上表面并延伸至外延層中部，此外延層頂面與上金屬層之間 形成肖特基勢壘接觸面；其特征在于：一柵溝槽位于所述溝槽內(nèi)，一導(dǎo)電多晶硅體嵌入所 述柵溝槽內(nèi)，位于導(dǎo)電多晶硅體中下部的多晶硅中下部位于柵溝槽內(nèi)且與外延層之間設(shè)有 第一二氧化娃氧化層，位于導(dǎo)電多晶娃體上部的多晶娃上部位于上金屬層內(nèi)，且多晶娃上 部四周與上金屬層之間設(shè)有第二二氧化硅氧化層，所述多晶硅上部上表面與上金屬層之間 形成歐姆接觸面； 位于所述外延層內(nèi)并在溝槽四周側(cè)表面具有第二導(dǎo)電類型摻雜區(qū)，此第二導(dǎo)電類型摻 雜區(qū)頂部與外延層上表面之間具有重?fù)诫s第二導(dǎo)電類型摻雜區(qū)，所述第二導(dǎo)電類型摻雜區(qū) 和重?fù)诫s第二導(dǎo)電類型摻雜區(qū)均與外延層形成pn結(jié)界面。
[0009] 上述技術(shù)方案中進(jìn)一步改進(jìn)的技術(shù)方案如下： 1.作為優(yōu)選方案，所述第二導(dǎo)電類型摻雜區(qū)和重?fù)诫s第二導(dǎo)電類型摻雜區(qū)另一側(cè)具 有第一導(dǎo)電類型的外延分層，此外延分層下表面高于所述第二導(dǎo)電類型摻雜區(qū)下表面，此 外延分層位于外延層上部且外延分層的摻雜濃度大于外延層的摻雜濃度。
[0010] 2.作為優(yōu)選方案，所述第二導(dǎo)電類型摻雜區(qū)與單晶硅外延層的接觸面為弧形面。
[0011] 3.作為優(yōu)選方案，所述第二導(dǎo)電類型摻雜區(qū)的深度小于柵溝槽的深度。
[0012] 由于上述技術(shù)方案運(yùn)用，本發(fā)明與現(xiàn)有技術(shù)相比具有下列優(yōu)點(diǎn)和效果： 1.本發(fā)明低功耗溝槽式肖特基整流器件，其在高于溝槽底部的外延層側(cè)部引入第二 導(dǎo)電類型摻雜區(qū)，調(diào)制器件反向偏置時(shí)候的電場分布，增強(qiáng)器件反向電壓阻斷能力，同時(shí)， 可針對不同的第二導(dǎo)電類型摻雜區(qū)摻雜濃度，調(diào)整與之對應(yīng)的外延層另外一側(cè)的N型區(qū)域 摻雜濃度，為器件性能調(diào)整提供更多靈活性；其次，另外，用導(dǎo)電多晶硅代替金屬，填入溝槽 中，相較金屬，導(dǎo)電多晶硅有更強(qiáng)的縫隙填充能力，為器件結(jié)構(gòu)設(shè)計(jì)提供更多靈活型；再次， 本發(fā)明結(jié)構(gòu)對電場分布進(jìn)一步調(diào)制，電場強(qiáng)度在溝槽底部附近出現(xiàn)峰值后，可以繼續(xù)維持 較高的值，提高了方向阻斷電壓。
[0013] 2.本發(fā)明低功耗溝槽式肖特基整流器件，其導(dǎo)電多晶硅體嵌入柵溝槽內(nèi)，位于導(dǎo) 電多晶娃體中下部的多晶娃中下部位于柵溝槽內(nèi)且與外延層之間設(shè)有第一二氧化娃氧化 層，位于導(dǎo)電多晶硅體上部的多晶硅上部位于上金屬層內(nèi)，且多晶硅上部四周與上金屬層 之間設(shè)有第二二氧化硅氧化層，多晶硅上部上表面與上金屬層之間形成歐姆接觸面，改善 了器件的可靠性，電勢線密度將在溝槽的頂部降低，進(jìn)一步降低了器件的漏電；其次，位于 所述外延層內(nèi)并在溝槽四周側(cè)表面具有第二導(dǎo)電類型摻雜區(qū)，此第二導(dǎo)電類型摻雜區(qū)頂部 與外延層上表面之間具有重?fù)诫s第二導(dǎo)電類型摻雜區(qū)，第二導(dǎo)電類型摻雜區(qū)和重?fù)诫s第二 導(dǎo)電類型摻雜區(qū)均與外延層形成pn結(jié)界面，使得器件正向壓降和器件損耗均得到了減小， 且在器件反向關(guān)斷時(shí)，第二導(dǎo)電類型區(qū)域耗盡夾斷，保護(hù)了器件表面的肖特基勢壘，器件漏 電流降低。

【專利附圖】

【附圖說明】
[0014] 附圖1為現(xiàn)有肖特基整流器件的剖面圖； 附圖2為現(xiàn)有器件中電場強(qiáng)度分布曲線圖； 附圖3為本發(fā)明低功耗溝槽式肖特基整流器件剖面示意圖； 附圖4為本發(fā)明低功耗溝槽式肖特基整流器件與現(xiàn)有溝槽器件反向偏置電場強(qiáng)度分 布曲線對比圖。
[0015] 以上附圖中，1、肖特基勢壘二極管單胞；2、下金屬層；3、襯底層；4、外延層；5、上 金屬層；6、溝槽；7、單晶硅凸臺；8、柵溝槽；9、導(dǎo)電多晶硅；91、多晶硅中下部；92、多晶硅 上部；101、第一二氧化硅氧化層；102、第二二氧化硅氧化層；11、第二導(dǎo)電類型摻雜區(qū)；12、 重?fù)诫s第二導(dǎo)電類型摻雜區(qū)；13、肖特基勢壘接觸面；14、歐姆接觸面。

【具體實(shí)施方式】
[0016] 下面結(jié)合附圖及實(shí)施例對本發(fā)明作進(jìn)一步描述： 實(shí)施例：一種低功耗溝槽式肖特基整流器件，在俯視平面上，該器件的有源區(qū)由若干個(gè) 肖特基勢壘二極管單胞1并聯(lián)構(gòu)成，此肖特基勢壘二極管單胞1的縱向截面上，每個(gè)肖特基 勢壘二極管單胞1包括位于硅片背面下金屬層2,位于所述下金屬層2上方重?fù)诫s第一導(dǎo)電 類型的襯底層3,此襯底層3與下金屬層2之間形成歐姆接觸，位于所述襯底層3上方設(shè)有 輕摻雜第一導(dǎo)電類型的外延層4,位于所述外延層4上方設(shè)有上金屬層5, 一溝槽6從所述 外延層4上表面并延伸至外延層4中部，此外延層4頂面與上金屬層5之間形成肖特基勢 魚接觸面13 ; -柵溝槽8位于所述溝槽6內(nèi)，一導(dǎo)電多晶娃體9嵌入所述柵溝槽8內(nèi)，位于 導(dǎo)電多晶娃體9中下部的多晶娃中下部91位于柵溝槽8內(nèi)且與外延層4之間設(shè)有第一二 氧化娃氧化層101，位于導(dǎo)電多晶娃體9上部的多晶娃上部92位于上金屬層5內(nèi)，且多晶娃 上部92四周與上金屬層5之間設(shè)有第二二氧化硅氧化層102,所述多晶硅上部92上表面與 上金屬層5之間形成歐姆接觸面14 ; 位于所述外延層4內(nèi)并在溝槽6四周側(cè)表面具有第二導(dǎo)電類型摻雜區(qū)11，此第二導(dǎo)電 類型摻雜區(qū)11頂部與外延層4上表面之間具有重?fù)诫s第二導(dǎo)電類型摻雜區(qū)12,所述第二導(dǎo) 電類型摻雜區(qū)11和重?fù)诫s第二導(dǎo)電類型摻雜區(qū)12均與外延層4形成pn結(jié)界面。
[0017] 上述第二導(dǎo)電類型摻雜區(qū)11和重?fù)诫s第二導(dǎo)電類型摻雜區(qū)13另一側(cè)具有第一導(dǎo) 電類型的外延分層13,此外延分層13下表面高于所述第二導(dǎo)電類型摻雜區(qū)11下表面，此外 延分層14位于外延層4上部且外延分層13的摻雜濃度大于外延層4的摻雜濃度。
[0018] 上述第二導(dǎo)電類型摻雜區(qū)11與單晶硅外延層6的接觸面為弧形面。
[0019] 上述第二導(dǎo)電類型摻雜區(qū)11的深度小于柵溝槽8的深度。
[0020] 采用上述低功耗溝槽式肖特基整流器件時(shí)，調(diào)制器件反向偏置時(shí)候的電場分布， 增強(qiáng)器件反向電壓阻斷能力，為器件性能調(diào)整提供更多靈活性，本發(fā)明結(jié)構(gòu)對電場分布進(jìn) 一步調(diào)制，電場強(qiáng)度在溝槽底部附近出現(xiàn)峰值后，可以繼續(xù)維持較高的值，提高了方向阻斷 電壓；其次，其改善了器件的可靠性，電勢線密度將在溝槽的頂部降低，進(jìn)一步降低了器件 的漏電；再次，其使得器件正向壓降和器件損耗均得到了減小，且在器件反向關(guān)斷時(shí)，第二 導(dǎo)電類型區(qū)域耗盡夾斷，保護(hù)了器件表面的肖特基勢壘，器件漏電流降低。
[0021] 上述實(shí)施例只為說明本發(fā)明的技術(shù)構(gòu)思及特點(diǎn)，其目的在于讓熟悉此項(xiàng)技術(shù)的人 士能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，并不能以此限制本發(fā)明的保護(hù)范圍。凡根據(jù)本發(fā)明 精神實(shí)質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1. 一種低功耗溝槽式肖特基整流器件，在俯視平面上，該器件的有源區(qū)由若干個(gè)肖特 基勢壘二極管單胞（1)并聯(lián)構(gòu)成，此肖特基勢壘二極管單胞（1)的縱向截面上，每個(gè)肖特基 勢壘二極管單胞（1)包括位于硅片背面下金屬層（2 )，位于所述下金屬層（2)上方重?fù)诫s第 一導(dǎo)電類型的襯底層（3)，此襯底層（3)與下金屬層（2)之間形成歐姆接觸，位于所述襯底 層（3)上方設(shè)有輕摻雜第一導(dǎo)電類型的外延層（4)，位于所述外延層（4)上方設(shè)有上金屬層 (5)，一溝槽（6)從所述外延層（4)上表面并延伸至外延層（4)中部，此外延層（4)頂面與上 金屬層（5)之間形成肖特基勢壘接觸面（13);其特征在于：一柵溝槽（8)位于所述溝槽（6) 內(nèi)，一導(dǎo)電多晶娃體（9)嵌入所述柵溝槽（8)內(nèi)，位于導(dǎo)電多晶娃體（9)中下部的多晶娃中 下部（91)位于柵溝槽（8)內(nèi)且與外延層（4)之間設(shè)有第一二氧化硅氧化層（101)，位于導(dǎo)電 多晶硅體（9)上部的多晶硅上部（92)位于上金屬層（5)內(nèi)，且多晶硅上部（92)四周與上金 屬層（5)之間設(shè)有第二二氧化硅氧化層（102)，所述多晶硅上部（92)上表面與上金屬層（5) 之間形成歐姆接觸面（14); 位于所述外延層（4)內(nèi)并在溝槽（6)四周側(cè)表面具有第二導(dǎo)電類型摻雜區(qū)（11)，此 第二導(dǎo)電類型摻雜區(qū)（11)頂部與外延層（4)上表面之間具有重?fù)诫s第二導(dǎo)電類型摻雜區(qū) (12)，所述第二導(dǎo)電類型摻雜區(qū)（11)和重?fù)诫s第二導(dǎo)電類型摻雜區(qū)（12)均與外延層（4)形 成pn結(jié)界面。
2. 根據(jù)權(quán)利要求1所述的低功耗溝槽式肖特基整流器件，其特征在于：所述第二導(dǎo)電 類型摻雜區(qū)（11)與單晶硅外延層（6)的接觸面為弧形面。
3. 根據(jù)權(quán)利要求1所述的低功耗溝槽式肖特基整流器件，其特征在于：所述第二導(dǎo)電 類型摻雜區(qū)（11)的深度小于柵溝槽（8)的深度。
【文檔編號】H01L29/872GK104091836SQ201410349021
【公開日】2014年10月8日 申請日期:2014年7月22日 優(yōu)先權(quán)日:2014年7月22日
【發(fā)明者】徐吉程, 毛振東, 薛璐 申請人:蘇州硅能半導(dǎo)體科技股份有限公司