集成電路以及制造集成電路的方法
【專利摘要】提出一種集成電路以及制造集成電路的方法。該集成電路形成于半導(dǎo)體襯底中。該集成電路包括形成于該半導(dǎo)體襯底的第一主表面中的溝槽。該溝槽包括第一溝槽部分和第二溝槽部分。該第一溝槽部分與第二溝槽部分相連接。第一和第二溝槽部分的開口與第一主表面相鄰。該集成電路進(jìn)一步包括溝槽晶體管結(jié)構(gòu)，溝槽晶體管結(jié)構(gòu)包括設(shè)置在第一溝槽部分中的柵極電極，以及包括電容器電介質(zhì)和第一電容器電極的溝槽電容器結(jié)構(gòu)。電容器電介質(zhì)和第一電容器電極布置在第二溝槽部分中。該第一電容器電極包括與第二溝槽部分的側(cè)壁共形的層。
【專利說明】集成電路以及制造集成電路的方法

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及集成電路，并且更具體地涉及集成電路以及制造集成電路的方法。

【背景技術(shù)】
[0002]包括諸如功率M0SFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)的功率晶體管的集成電路通常包括M0SFET的單元陣列。一些功率半導(dǎo)體設(shè)備還包括具有大電容的電容器。
[0003]根據(jù)已知概念，平面電容器被布置在半導(dǎo)體芯片上。期望功率半導(dǎo)體設(shè)備中有所改進(jìn)的電容器集成方案。


【發(fā)明內(nèi)容】

[0004]根據(jù)一個(gè)實(shí)施例,一種半導(dǎo)體襯底中的半導(dǎo)體電路包括該半導(dǎo)體襯底的第一主表面中的溝槽，該溝槽包括第一溝槽部分和第二溝槽部分，該第一溝槽部分以橫向方向與第二溝槽部分相連接。該集成電路進(jìn)一步包括溝槽傳導(dǎo)結(jié)構(gòu)，溝槽傳導(dǎo)結(jié)構(gòu)包括傳導(dǎo)材料和溝槽電容器結(jié)構(gòu)，該傳導(dǎo)材料被布置在第一溝槽部分之中，溝槽電容器結(jié)構(gòu)包括布置在第二溝槽部分中的電容器電介質(zhì)和第一電容器電極。該第一電容器電極包括對(duì)第二溝槽部分的側(cè)壁加襯的分層。
[0005]根據(jù)一個(gè)實(shí)施例，一種在半導(dǎo)體襯底中制造集成電路的方法包括在該半導(dǎo)體襯底的第一主表面中形成溝槽,該溝槽包括第一溝槽部分和第二溝槽部分，該第一溝槽部分以橫向方向與第二溝槽部分相連接。該方法進(jìn)一步包括在該第一溝槽部分中形成包括傳導(dǎo)材料的溝槽傳導(dǎo)結(jié)構(gòu)，并且在該第二溝槽部分中形成包括電容器電介質(zhì)和第一電容器電極的溝槽電容器結(jié)構(gòu)。該第一電容器電極包括對(duì)第二溝槽部分的側(cè)壁加襯的分層。
[0006]根據(jù)另外的實(shí)施例，一種在半導(dǎo)體襯底中制造集成電路的方法包括使用掩膜在該半導(dǎo)體襯底的第一主表面中蝕刻出溝槽，該掩膜包括第一掩膜開口部分和第二掩膜開口部分。該第二掩膜開口部分具有比第一掩膜開口部分更大的寬度。該方法進(jìn)一步包括形成溝槽晶體管結(jié)構(gòu)，這包括在第一溝槽部分中形成柵極電極，該第一溝槽部分在該第一掩膜開口部分下方限定于該半導(dǎo)體襯底之中，并且在第二溝槽部分中形成包括電容器電介質(zhì)和第一電容器電極的溝槽電容器結(jié)構(gòu)。該第二溝槽部分在該第二掩膜開口部分下方限定于該半導(dǎo)體襯底之中。

【專利附圖】

【附圖說明】
[0007]包括附圖以提供對(duì)本發(fā)明實(shí)施例的進(jìn)一步理解并且結(jié)合于此構(gòu)成該說明書的一部分。附圖圖示了本發(fā)明的實(shí)施例并且連同描述一起用來對(duì)原則加以解釋。本發(fā)明的其它實(shí)施例以及許多預(yù)期優(yōu)勢(shì)將被輕易地意識(shí)到，因?yàn)樗鼈兺ㄟ^參考以下詳細(xì)描述而獲得了更好的理解。附圖的要素并非必然相對(duì)于彼此依比例進(jìn)行繪制。同樣的附圖標(biāo)記指示相對(duì)應(yīng)的相似部分。
[0008]圖1示出了根據(jù)一個(gè)實(shí)施例集成電路的在平行于襯底表面的平面中的截面圖；
[0009]圖2A示出了關(guān)于圖1所示的晶體管的襯底表面垂直取得的截面圖；
[0010]圖2B圖示了圖1的集成電路的電容器區(qū)域的截面圖示例；
[0011]圖2C示出了圖1所示的集成電路的電容器區(qū)域的截面圖另外的示例；
[0012]圖2D圖示了圖1所示的集成電路的連接部分的截面圖；
[0013]圖2E圖示出其方向關(guān)于圖2A至2D所示的截面圖的方向有所傾斜的截面圖；
[0014]圖3A圖示了用于限定各種溝槽部分的掩膜的示例；
[0015]圖3B和3C圖示了當(dāng)執(zhí)行根據(jù)一個(gè)實(shí)施例的方法時(shí)的半導(dǎo)體襯底的截面圖；
[0016]圖4A和4B圖不了形成第一多晶娃層之后的半導(dǎo)體襯底的截面圖；
[0017]圖5A和5B圖示了形成第二多晶硅層之后的半導(dǎo)體襯底的截面圖；
[0018]圖6A和6B圖示了形成第二多晶硅層之后的半導(dǎo)體襯底的截面圖；
[0019]圖7A和7B圖示了對(duì)第二半導(dǎo)體層進(jìn)行內(nèi)蝕刻之后的半導(dǎo)體襯底的截面圖；
[0020]圖8示意性圖示了根據(jù)一個(gè)實(shí)施例的方法；以及
[0021]圖9示意性圖示了根據(jù)另外實(shí)施例的方法。

【具體實(shí)施方式】
[0022]在以下詳細(xì)描述中對(duì)附圖加以參考，其形成這里的一部分并且通過圖示對(duì)可以在其中實(shí)踐本發(fā)明的具體實(shí)施例進(jìn)行了闡述。就此而言，參考所描述附圖的方位而使用諸如“頂部”、“底部”、“前方”、“后方”、“前面”、“后面”等的方向性術(shù)語。由于本發(fā)明實(shí)施例的組件能夠以多種不同方位進(jìn)行定位，所以該方向性術(shù)語是出于說明的目的而使用而絕非進(jìn)行限制。所要理解的是，可以在不背離權(quán)利要求所限定范圍的情況下采用其它實(shí)施例并且可以進(jìn)行結(jié)構(gòu)或邏輯的變化。
[0023]對(duì)實(shí)施例的描述并非是限制性的。特別地，隨后所描述實(shí)施例的要素可以與不同實(shí)施例的要素進(jìn)行組合。
[0024]在隨后描述中所使用的術(shù)語“晶片”、“襯底”或“半導(dǎo)體襯底”可以包括任意具有半導(dǎo)體表面的基于半導(dǎo)體的結(jié)構(gòu)。晶片和結(jié)構(gòu)要被理解為包括硅、絕緣體上硅(SOI)、藍(lán)寶石上硅(S0S)、摻雜或非摻雜半導(dǎo)體、由基礎(chǔ)半導(dǎo)體基底所支撐的硅的外延層，以及其它半導(dǎo)體結(jié)構(gòu)。半導(dǎo)體無需是基于硅的。半導(dǎo)體也可以是硅鍺、鍺或砷化鎵。根據(jù)其它實(shí)施例，碳化娃(Sic)或氮化鎵(GaN)可以形成半導(dǎo)體襯底材料。
[0025]附圖和描述通過在摻雜類型“η”或“p”之后指示以或“ + ”而說明相對(duì)摻雜濃度。例如，“η_”意味著低于“η”摻雜區(qū)域的摻雜濃度的摻雜濃度，而“η+”摻雜區(qū)域則具有t匕“η”摻雜區(qū)域更高的摻雜濃度。相對(duì)摻雜濃度相同的摻雜區(qū)域并非必然具有相同的絕對(duì)摻雜濃度。例如，兩個(gè)不同的“η”摻雜區(qū)域可以具有相同或不同的絕對(duì)摻雜濃度。在附圖和描述中，為了更好地理解，摻雜部分經(jīng)常被表示為“Ρ”或“η”摻雜。如所清楚理解的，這種指定絕非意在進(jìn)行限制。只要實(shí)現(xiàn)了所描述的功能，摻雜類型可以是任意的。另外，在所有實(shí)施例中，摻雜類型可以反轉(zhuǎn)。
[0026]本說明書涉及到半導(dǎo)體部分被摻雜的“第一”和“第二”傳導(dǎo)性類型的摻雜物。第一傳導(dǎo)性類型可以是Ρ型而第二傳導(dǎo)性類型可以是η型，或反之亦然。如一般所知的，根據(jù)摻雜類型以及源極和漏極區(qū)域的極性，M0SFET可以是η通道或ρ通道M0SFET。例如，在η通道M0SFET中，源極和漏極區(qū)域被摻雜以η型摻雜物，并且電流方向是從漏極區(qū)域到源極區(qū)域。在P通道MOSFET中，源極和漏極區(qū)域被摻雜以P型摻雜物，并且電流方向是從源極區(qū)域到漏極區(qū)域。如所清楚理解的，在本說明書的上下文中，摻雜類型可以反轉(zhuǎn)。如果具體電流路徑使用方向性語言進(jìn)行描述，則該描述僅是被理解為指示該路徑而并非是指示電流流動(dòng)的極性，即晶體管是P通道還是η通道晶體管。附圖可以包括極性敏感組件，例如二極管。如所清楚理解的，這些極性敏感組件的具體配置作為示例而給出并且可以為了實(shí)現(xiàn)所描述的目的進(jìn)行反轉(zhuǎn)，這取決于第一傳導(dǎo)性類型表示η型還是ρ型。
[0027]如該說明書中所使用的術(shù)語“橫向”和“縱向”意在描述平行于半導(dǎo)體襯底或半導(dǎo)體主體的第一表面的方位。這例如可以是晶片或裸片的表面。
[0028]如該說明書中所使用的術(shù)語“垂直”意在描述與半導(dǎo)體襯底或半導(dǎo)體主體的第一表面垂直布置的方位。
[0029]總體上，為了對(duì)材料層進(jìn)行圖案化，可以使用光刻法，其中提供有適當(dāng)?shù)墓庾璨牧?。該光阻材料使用適當(dāng)光學(xué)掩膜而以光刻法形成圖案。圖案化的光阻層能夠在后續(xù)處理步驟期間被用作掩膜。例如所常見的，硬質(zhì)掩膜層或由諸如氮化硅、多晶硅或碳之類的適當(dāng)材料所制成的層可以被提供在有待圖案化的材料層上。該硬質(zhì)掩膜層例如蝕刻處理而以光刻法形成圖案。采用帶圖案的硬質(zhì)掩膜層作為蝕刻掩膜，材料層得以被形成圖案。
[0030]如這里所使用的，術(shù)語“具有”、“含有”、“包括”、“包含”等是開放端點(diǎn)的術(shù)語，其指示存在所指出的要素或特征，但是并不排除另外的要素或特征。除非上下文另外明確指出，否則冠詞“一個(gè)”、“一種”和“該”意在包括復(fù)數(shù)和單數(shù)。
[0031]如該說明書中所采用的，術(shù)語“耦合”和/或“電耦合”并非意在表示部件必須直接耦合在一起，而是可以在“耦合”或“電耦合”的部件之間提供中間部件。術(shù)語“電連接”意在描述被電連接在一起的部件之間的低歐姆電連接。
[0032]圖1示出了根據(jù)一個(gè)實(shí)施例的平行于集成電路200的半導(dǎo)體襯底100的第一主表面所取的截面圖。該集成電路包括溝槽270，其形成于半導(dǎo)體襯底100的第一主表面中。溝槽270包括第一溝槽部分271和第二溝槽部分272。第一溝槽部分271以橫向方向與第二溝槽部分272相連接。例如，第一和第二溝槽部分271、272的開口與第一主表面相鄰。如以下將要解釋的，集成電路200進(jìn)一步包括溝槽傳導(dǎo)結(jié)構(gòu)215、220，其包括傳導(dǎo)材料250，傳導(dǎo)材料250被布置在第一溝槽部分271、273中。集成電路200進(jìn)一步包括溝槽電容器結(jié)構(gòu)210,其包括電容器電介質(zhì)240和第一電容器電極235,電容器電介質(zhì)240和第一電容器電極235布置在第二溝槽部分272中。第一電容器電極235包括對(duì)第二溝槽部分272的側(cè)壁加襯或者與之共形的層。根據(jù)一個(gè)實(shí)施例，該溝槽傳導(dǎo)結(jié)構(gòu)可以實(shí)施連接部分215，其示例還在圖2D中進(jìn)行圖示。根據(jù)另外的實(shí)施例，該溝槽傳導(dǎo)結(jié)構(gòu)可以實(shí)施晶體管部分220，其示例在圖2Α中進(jìn)行圖示。
[0033]圖1的截面圖示出了晶體管部分220、電容器部分210和連接部分215。集成電路200包括設(shè)置在第一溝槽部分271中的晶體管部分220。晶體管部分220包括例如在圖2Α中圖示的溝槽晶體管結(jié)構(gòu)。集成電路200進(jìn)一步包括設(shè)置在第二溝槽部分272中的電容器部分210。電容器部分210包括例如在圖2Β或2C中圖示的溝槽電容器結(jié)構(gòu)。此外，集成電路200可以包括設(shè)置在第三溝槽部分273中的連接部分215。連接部分215包括例如在圖2D中圖示的溝槽連接結(jié)構(gòu)。
[0034]如圖1所示，第一、第二和第三溝槽部分271、272、273可以互相連接。它們沿相應(yīng)延伸方向進(jìn)行延伸，例如沿第一方向(X方向)進(jìn)行延伸。第一溝槽部分271具有比第二溝槽部分272更小的寬度。另外，第三溝槽部分273具有比第二溝槽部分272更小的寬度。例如，第三溝槽部分273的寬度可以等于第一溝槽部分271的寬度。溝槽部分的寬度沿關(guān)于溝槽延伸方向垂直的方向進(jìn)行測(cè)量。例如，溝槽部分271、272、273的寬度可以沿第二方向(y方向)進(jìn)行測(cè)量。根據(jù)另外的實(shí)施例，第一、第二和第三溝槽部分271、272、273中的任意部分可以與其它溝槽部分分開。
[0035]包括傳導(dǎo)和絕緣材料的層堆被布置在第一至第三溝槽部分271、272、273的每一個(gè)之內(nèi)。例如，諸如氧化硅或任意其它適當(dāng)材料的第一絕緣層230可以被設(shè)置在溝槽270的側(cè)壁上，第一絕緣層230與襯底材料100相鄰。在電容器部分210中，隨后為諸如多晶硅的第一傳導(dǎo)層235的第一絕緣層230可以被設(shè)置在第二溝槽部分272的側(cè)壁。例如，在連接部分215內(nèi)，第一傳導(dǎo)層235可以是填充。另外，第二絕緣層240可以相鄰第一傳導(dǎo)部分235而被設(shè)置在第二溝槽部分272的側(cè)壁上，此外，包括第二傳導(dǎo)層250的傳導(dǎo)層或傳導(dǎo)填充可以被設(shè)置在第二溝槽部分272內(nèi)。另外，第二傳導(dǎo)層250可以是第一溝槽部分271中的傳導(dǎo)填充。第一溝槽部分271中的傳導(dǎo)材料250可以與第二溝槽部分272中的傳導(dǎo)材料250相連接。可替換地，第一溝槽部分271中的傳導(dǎo)材料250可以與第二溝槽部分272中的傳導(dǎo)材料250絕緣。第三溝槽部分273中的傳導(dǎo)材料235可以與第二溝槽部分272中的傳導(dǎo)材料235相連接?？商鎿Q地，第三溝槽部分273中的傳導(dǎo)材料235可以與第二溝槽部分272中的傳導(dǎo)材料235絕緣。
[0036]圖2A圖示了圖1所示的晶體管部分220的I和I’之間的截面圖。圖2A更為詳細(xì)地圖示了晶體管部分220的溝槽晶體管結(jié)構(gòu)301。圖2A更為詳細(xì)地圖示了晶體管部分220的溝槽晶體管結(jié)構(gòu)301。第一溝槽部分217形成在半導(dǎo)體襯底100的第一主表面110中。場(chǎng)板360被設(shè)置在第一溝槽271的下部。柵極電極350設(shè)置在第一溝槽部分271的上部。柵極電極350利用由諸如氧化硅的適當(dāng)絕緣材料所制成的柵極電介質(zhì)355而與相鄰半導(dǎo)體材料絕緣。例如，場(chǎng)板360利用諸如氧化硅的場(chǎng)電介質(zhì)層365而與相鄰半導(dǎo)體材料絕緣。源極區(qū)域310被設(shè)置為鄰近半導(dǎo)體襯底100的第一主表面110。另外，主體區(qū)域330被設(shè)置為鄰近柵極電介質(zhì)350，并且利用柵極電介質(zhì)層355與柵極電極350絕緣。漏極區(qū)域320被設(shè)置為鄰近半導(dǎo)體襯底100的第二主表面120。漂移區(qū)域340被布置在主體區(qū)域330和漏極區(qū)域320之間。根據(jù)一個(gè)實(shí)施例，源極區(qū)域310和漏極區(qū)域320可以利用第一傳導(dǎo)性類型進(jìn)行摻雜，而主體區(qū)域330可以利用第二傳導(dǎo)性類型進(jìn)行摻雜。漂移區(qū)域340可以利用第一傳導(dǎo)性類型以比漏極區(qū)域320更低的摻雜濃度進(jìn)行摻雜。所圖示的源極區(qū)域310和主體區(qū)域320的具體布置形式僅通過示例給出。如所清楚理解的，源極區(qū)域310、漏極區(qū)域320、主體區(qū)域330和漂移區(qū)域340的布置形式可以是任意的并且是根據(jù)公知概念。
[0037]當(dāng)在溝槽晶體管結(jié)構(gòu)301中形成的晶體管被接通時(shí)，在主體區(qū)域330和柵極電介質(zhì)355之間的邊界處形成傳導(dǎo)反轉(zhuǎn)層。因此，該晶體管經(jīng)由漂移區(qū)域340而從源極區(qū)域310到漏極區(qū)域320成導(dǎo)通狀態(tài)。在關(guān)斷的情況下，并不形成傳導(dǎo)通道，并且漂移區(qū)域340內(nèi)的載流子由場(chǎng)板360進(jìn)行補(bǔ)償。作為結(jié)果，漂移區(qū)域340會(huì)被耗盡，使得阻止電流在高擊穿電壓處的流動(dòng)。這種機(jī)制僅通過示例進(jìn)行描述。如一般所知的，溝槽晶體管結(jié)構(gòu)301可以實(shí)施任意其它類型的晶體管，例如包括IGBT，據(jù)此，另外的第二傳導(dǎo)性類型的電極被設(shè)置為鄰近半導(dǎo)體襯底100的第二主表面120。
[0038]圖2B圖示了圖1的II和II’之間的電容器部分210的截面圖。在圖2B的截面圖中，第一絕緣層230以類似于圖2A中的場(chǎng)電介質(zhì)層365的方式而被形成為共形層。不同于溝槽晶體管結(jié)構(gòu)301,第一傳導(dǎo)層235被形成為共形層從而形成第一電容器電極。另外指出的是，第一傳導(dǎo)層235對(duì)第二溝槽部分272的側(cè)壁加襯。此外，第二絕緣層240被設(shè)置在第一傳導(dǎo)層235的整個(gè)表面之上以形成與第二溝槽部分372共形或者對(duì)其加襯的層。第二傳導(dǎo)層245形成第二溝槽部分272的傳導(dǎo)填充并且形成第二電容器電極380。
[0039]根據(jù)圖2C的實(shí)施例，其示出了與圖2B相同的部件，第二傳導(dǎo)層380也可以被形成為共形層并且可以形成另外的絕緣填充385以便對(duì)第二溝槽部分272進(jìn)行填充。根據(jù)圖2C的實(shí)施例，根據(jù)第二溝槽部分的尺寸以及相應(yīng)層的厚度，另外的傳導(dǎo)和絕緣層可以被設(shè)置在第二溝槽部分272內(nèi)。作為結(jié)果，可以提供包括多個(gè)電極或具有大的有效電極面積的電容器結(jié)構(gòu)302。
[0040]根據(jù)圖2B和2C的實(shí)施例，電容器電極370、380由傳導(dǎo)層235、245所實(shí)施。然而，如所清楚理解的，任何電容器電極都能夠由例如與第一絕緣層230相鄰的摻雜襯底部分來實(shí)施。
[0041]圖2D示出了圖1的III和III’之間的連接部分215的截面圖。圖2D更為詳細(xì)地圖示了溝槽連接結(jié)構(gòu)303。根據(jù)圖2D的實(shí)施例，第三溝槽部分273形成于半導(dǎo)體襯底100的第一主表面110中。第一絕緣層230與第三溝槽部分273的側(cè)壁共形形成并且與之相鄰布置。此外，第二傳導(dǎo)層250形成傳導(dǎo)填充并實(shí)施連接線390。
[0042]圖2E示出了圖的IV和IV’之間的截面圖，該截面圖與電容器部分210和晶體管部分220相交。如所圖示的，從半導(dǎo)體襯底100的第一主表面110測(cè)量，溝槽的底側(cè)被布置在與晶體管部分220中的溝槽部分相比更大的深度。隨著第二溝槽部分272的寬度增加，傳導(dǎo)層235被另外布置為對(duì)第二溝槽部分272的側(cè)壁加襯的層而不是填充。
[0043]圖3A至7B圖示了根據(jù)實(shí)施例的制造集成電路的方法的要素。該制造集成電路的方法包括在半導(dǎo)體襯底400的第一主表面410中蝕刻出溝槽470，其中蝕刻溝槽使用例如圖3A中所圖示的蝕刻掩膜480來完成。蝕刻掩膜480包括覆蓋部分485以及留出半導(dǎo)體襯底400的第一主表面410的未覆蓋部分的開口部分。如圖3A所示，該開口部分包括具有第一寬度Wl的第一開口部分491以及具有第二寬度w2的第二開口部分492。如本領(lǐng)域技術(shù)人員將會(huì)容易意識(shí)到的，第一和第二開口部分491、492不需要互相連接。使用圖3所示的掩膜480作為蝕刻掩膜，可以采用光刻法過程來使光阻材料圖案化從而形成相對(duì)應(yīng)的光阻掩膜?？蛇x地，如常規(guī)的，可以相對(duì)應(yīng)地使硬質(zhì)掩膜圖案化。可以執(zhí)行各向異性的蝕刻步驟以便對(duì)半導(dǎo)體材料進(jìn)行蝕刻。由于第二開口部分492的第二寬度《2有所增加，所以蝕刻深度在該部分中有所增加，該部分對(duì)應(yīng)于與具有較小寬度A的第一開口部分491相對(duì)應(yīng)的部分。例如，可以使用CF4或HBr2作為蝕刻氣體來執(zhí)行等離子蝕刻。
[0044]圖3B示出了圖3A的II和II’之間對(duì)應(yīng)于第二開口部分492所產(chǎn)生的截面圖。如所示出的，在該蝕刻過程期間所形成的第二溝槽部分472具有寬度《2和深度d2。圖3C示出了圖3A的I和I’之間第一溝槽部分471對(duì)應(yīng)于第一開口部分491的截面圖。第一溝槽部分471具有寬度Wl和深度屯，其中寬度Wl小于寬度w2且深度屯小于深度d2。
[0045]隨后，形成諸如氧化硅的第一絕緣層430從而覆蓋第一和第二溝槽471、472的壁，隨后通過內(nèi)蝕刻而使得第一絕緣層430僅存在于第一和第二溝槽部分471、472之內(nèi)。形成第一絕緣層430的方法通過一般已知的方法來實(shí)現(xiàn)，并且其詳細(xì)描述將被省略。隨后，形成第一傳導(dǎo)層435。例如，如通常所米用的，第一傳導(dǎo)層435可以是摻雜多晶娃。例如,摻雜多晶硅可以通過CVD(化學(xué)氣相沉積)方法使用現(xiàn)場(chǎng)摻雜進(jìn)行沉積。第一傳導(dǎo)層435的厚度可以依據(jù)第一和第二寬度W1、w2進(jìn)行選擇，而使得第一傳導(dǎo)層435在第二溝槽部分472中形成共形層并且在第一溝槽部分471中形成填充。例如，第一傳導(dǎo)層435的厚度可以為100至500nm。在該沉積處理期間，可以在第二溝槽472中形成共形層。由于第一溝槽471的寬度有所減小，所以第一傳導(dǎo)層形成第一溝槽471的填充。
[0046]圖4A示出了所產(chǎn)生的第二溝槽部分472的結(jié)構(gòu)的示例的截面圖，而圖4B則示出了所產(chǎn)生的第一溝槽部分471的結(jié)構(gòu)的示例。隨后，如常規(guī)地對(duì)第一傳導(dǎo)層435進(jìn)行內(nèi)蝕亥IJ。例如，在溝槽電容器結(jié)構(gòu)中，第一傳導(dǎo)層435的一部分可以保留在側(cè)部而使得能夠接觸。根據(jù)另外的實(shí)施方式，可以執(zhí)行CMP(化學(xué)機(jī)械拋光)方法從而在第二溝槽部分472中從襯底表面410去除第一傳導(dǎo)層435。此后，可以在第一傳導(dǎo)層435上形成另外的絕緣層440。例如，這可以通過熱氧化方法或使用TE0S(四乙基原硅酸鹽)作為起始材料的沉積方法來實(shí)現(xiàn)。根據(jù)具體實(shí)施例，可以在形成第二電介質(zhì)層440之前在第一傳導(dǎo)層435上形成另外的電介質(zhì)層(圖5B中未示出)。例如，該另外的電介質(zhì)層層可以通過僅在水平表面上形成電介質(zhì)層而留出第一溝槽471的側(cè)壁不被覆蓋的方法來形成。
[0047]圖5A示出了在II和II’之間所產(chǎn)生的結(jié)構(gòu)的示例的截面圖，而圖5B則示出了在I和I’之間所產(chǎn)生的結(jié)構(gòu)的示例。隨后，可以形成第二傳導(dǎo)層450。第二傳導(dǎo)層450的厚度可以進(jìn)行選擇而使得該層在第二溝槽部分472中形成共形層并且在第一溝槽部分471中形成填充。
[0048]圖6A示出了圖3A的II和II’之間所產(chǎn)生的結(jié)構(gòu)的示例。另外，圖6B示出了在圖3A的I和I’之間所產(chǎn)生的結(jié)構(gòu)的示例。之后可以如常規(guī)地對(duì)第二傳導(dǎo)層450進(jìn)行內(nèi)蝕亥IJ。作為結(jié)果，如圖7A所示，在第二溝槽472中形成溝槽電容器結(jié)構(gòu)，該溝槽電容器結(jié)構(gòu)包括由第一傳導(dǎo)層435所制成的第一電容器電極，由第二傳導(dǎo)層450所制成的第二電容器電極以及由第二絕緣層440所制成的電容器電介質(zhì)。
[0049]如圖7B所示，在第一溝槽471中形成溝槽晶體管結(jié)構(gòu)，該溝槽晶體管結(jié)構(gòu)包括由第一傳導(dǎo)層435所制成的場(chǎng)板以及由第二傳導(dǎo)層450所制成的柵極電極。由第一絕緣層430所制成的場(chǎng)電介質(zhì)層被設(shè)置在場(chǎng)板435和襯底材料400之間，并且由第二絕緣層440所制成的柵極電介質(zhì)層被設(shè)置在柵極電極450和襯底材料400之間。
[0050]如一般已知的，另外的電極或絕緣材料層可以被設(shè)置在如圖7A所示的第二傳導(dǎo)層450上方。另外，第二傳導(dǎo)層450的厚度可以被選擇而使得第二傳導(dǎo)層450完全填充第二溝槽部分472的其余部分。
[0051]根據(jù)另外的實(shí)施例，可以在第二溝槽472中形成僅一個(gè)絕緣層和僅一個(gè)傳導(dǎo)層?？梢詧?zhí)行對(duì)襯底的側(cè)壁進(jìn)行摻雜的處理以便形成電容器電極。根據(jù)該實(shí)施例，與溝槽472相鄰的襯底材料的側(cè)壁可以形成電容器電極。
[0052]圖3A至7B圖示了通過使用共同或聯(lián)合的處理步驟在半導(dǎo)體襯底400中形成溝槽晶體管結(jié)構(gòu)和溝槽電容器結(jié)構(gòu)的方法。然而，所清楚理解的是，可以同時(shí)形成另外的元件。例如，如本領(lǐng)域技術(shù)人員所顯而易見的，通過采用適當(dāng)?shù)难诒尾襟E，可以使用這些處理步驟中的一些形成連接部分215。當(dāng)形成連接部分215時(shí)，可以采用具有類似于蝕刻掩膜480的第一開口 491的寬度Wl的寬度的開口的掩膜。
[0053]圖8圖示了制造集成電路的方法的實(shí)施例。如所示出的，在半導(dǎo)體襯底中制造集成電路的方法可以包括:在該半導(dǎo)體襯底的第一主表面中形成溝槽(S10)，該溝槽包括第一溝槽部分和第二溝槽部分，該第一溝槽部分以橫向方向與第二溝槽部分相連接；在該第一溝槽部分中形成包括傳導(dǎo)材料的溝槽傳導(dǎo)結(jié)構(gòu)(S20);并且在該第二溝槽部分中形成包括電容器電介質(zhì)和第一電容器電極的溝槽電容器結(jié)構(gòu)(S30)。形成第一電容器電極包括形成與第二溝槽部分的側(cè)壁共形的分層。
[0054]圖9圖示了制造集成電路的方法的實(shí)施例。如所示出的，在半導(dǎo)體襯底中制造集成電路的方法包括:使用掩膜在該半導(dǎo)體襯底的第一主表面中蝕刻溝槽(S50)，該掩膜包括第一掩膜開口部分和第二掩膜開口部分，該第二掩膜開口部分具有比第一掩膜開口部分更大的寬度，該寬度在與溝槽的延伸方向垂直的方向進(jìn)行測(cè)量；形成溝槽晶體管結(jié)構(gòu)(S60),這包括在第一溝槽部分中形成柵極電極,該第一溝槽部分在該第一掩膜開口部分下方限定于該半導(dǎo)體襯底之中；以及在第二溝槽部分中形成包括電容器電介質(zhì)和第一電容器電極的溝槽電容器結(jié)構(gòu)(S70)，該第二溝槽部分在該第二掩膜開口部分下方限定于該半導(dǎo)體襯底之中。
[0055]如上文中所解釋的，通過使用包括第一掩膜部分和第二掩膜部分的具體蝕刻掩膜，第一掩膜部分具有比第二掩膜部分更小的寬度，可以在半導(dǎo)體襯底中形成溝槽。該溝槽依據(jù)蝕刻掩膜各部分不同的尺寸而具有不同寬度和不同深度。因此，可以在第二溝槽部分中形成傳導(dǎo)和絕緣層的各種組合。結(jié)果，可能在第二溝槽部分中形成具有所期望構(gòu)造的電容器。因此，可能使用共同處理步驟而將電容器結(jié)構(gòu)與半導(dǎo)體設(shè)備集成在共用襯底上。由于該電容器形成于溝槽中，所以可以節(jié)約面積。另外，可能通過共同處理步驟來形成電容器結(jié)構(gòu)和溝槽晶體管結(jié)構(gòu)。根據(jù)一個(gè)實(shí)施例，該溝槽電容器結(jié)構(gòu)可以被設(shè)置在半導(dǎo)體芯片的邊緣區(qū)域。
[0056]雖然以上已經(jīng)對(duì)本發(fā)明的實(shí)施例進(jìn)行了描述，但是顯然可以實(shí)施另外的實(shí)施例。例如，另外的實(shí)施例可以包括權(quán)利要求中所引用的特征的任意子組合或者以上所給出的示例中所描述的要素的任意子組合。因此，所附權(quán)利要求的精神和范圍并不應(yīng)當(dāng)被局限于這里所包含的實(shí)施例的描述。
【權(quán)利要求】
1.一種半導(dǎo)體襯底中的集成電路，所述集成電路包括: 所述半導(dǎo)體襯底的第一主表面中的溝槽，所述溝槽包括第一溝槽部分和第二溝槽部分，所述第一溝槽部分在橫向方向上與所述第二溝槽部分相連接； 溝槽傳導(dǎo)結(jié)構(gòu)，所述溝槽傳導(dǎo)結(jié)構(gòu)包括傳導(dǎo)材料，所述傳導(dǎo)材料被設(shè)置在所述第一溝槽部分之中；以及 溝槽電容器結(jié)構(gòu)，所述溝槽電容器結(jié)構(gòu)包括設(shè)置在所述第二溝槽部分中的電容器電介質(zhì)和第一電容器電極，所述第一電容器電極包括對(duì)所述第二溝槽部分的側(cè)壁加襯的層。
2.根據(jù)權(quán)利要求1所述的集成電路,其中 所述第二溝槽部分具有比所述第一溝槽部分更大的寬度，所述寬度在分別與所述第一溝槽部分和所述第二溝槽部分的延伸方向垂直的方向上被測(cè)量。
3.根據(jù)權(quán)利要求1所述的集成電路，其中所述第二溝槽部分具有比所述第一溝槽部分更大的深度。
4.根據(jù)權(quán)利要求1所述的集成電路，其中所述溝槽傳導(dǎo)結(jié)構(gòu)實(shí)施溝槽晶體管結(jié)構(gòu)，并且所述傳導(dǎo)材料形成柵極電極。
5.根據(jù)權(quán)利要求4所述的集成電路，其中所述溝槽晶體管結(jié)構(gòu)進(jìn)一步包括在所述柵極電極之下設(shè)置在所述第一溝槽部分的下部的場(chǎng)板。
6.根據(jù)權(quán)利要求1所述的集成電路，其中所述溝槽電容器結(jié)構(gòu)進(jìn)一步包括第二電容器電極，并且所述電容器電介質(zhì)設(shè)置在所述第一電容器電極和所述第二電容器電極之間。
7.根據(jù)權(quán)利要求5所述的集成電路，其中所述溝槽電容器結(jié)構(gòu)進(jìn)一步包括第二電容器電極，并且所述電容器電介質(zhì)設(shè)置在所述第一電容器電極和所述第二電容器電極之間。
8.根據(jù)權(quán)利要求7所述的集成電路，其中所述第二電容器電極和所述場(chǎng)板包括相同材料。
9.根據(jù)權(quán)利要求1所述的集成電路，其中所述第一電容器電極和所述傳導(dǎo)材料包括相同材料。
10.一種在半導(dǎo)體襯底中制造集成電路的方法，所述方法包括: 在所述半導(dǎo)體襯底的第一主表面中形成溝槽，所述溝槽包括第一溝槽部分和第二溝槽部分，所述第一溝槽部分在橫向方向上與所述第二溝槽部分相連接； 在所述第一溝槽部分中形成包括傳導(dǎo)材料的溝槽傳導(dǎo)結(jié)構(gòu)；以及 在所述第二溝槽部分中形成包括電容器電介質(zhì)和第一電容器電極的溝槽電容器結(jié)構(gòu)，所述第一電容器電極包括對(duì)所述第二溝槽部分的側(cè)壁加襯的層。
11.根據(jù)權(quán)利要求10所述的方法，其中所述第一溝槽部分和所述第二溝槽部分使用蝕刻掩膜形成，所述蝕刻掩膜包括第一掩膜開口部分和第二掩膜開口部分，所述第二掩膜開口部分具有比所述第一掩膜開口部分更大的寬度。
12.根據(jù)權(quán)利要求11所述的方法，其中所述第一溝槽部分被形成為具有比所述第二溝槽部分更小的寬度，所述寬度在分別關(guān)于所述第一溝槽部分和所述第二溝槽部分的延伸方向垂直的方向上被測(cè)量。
13.根據(jù)權(quán)利要求12所述的方法，其中所述第一溝槽部分被形成為具有比所述第二溝槽部分更小的深度。
14.根據(jù)權(quán)利要求10所述的方法，其中所述第一溝槽部分和所述第二溝槽部分使用聯(lián)合蝕刻處理而形成。
15.根據(jù)權(quán)利要求10所述的方法，其中形成所述傳導(dǎo)材料和形成所述第一電容器電極包括形成傳導(dǎo)層的共同過程。
16.根據(jù)權(quán)利要求15所述的方法，其中所述傳導(dǎo)層的厚度被選擇為使得所述傳導(dǎo)層填充所述第一溝槽部分。
17.根據(jù)權(quán)利要求10所述的方法，其中形成所述溝槽傳導(dǎo)結(jié)構(gòu)進(jìn)一步包括在所述傳導(dǎo)材料下方形成被設(shè)置在所述第一溝槽部分下部的場(chǎng)板，所述傳導(dǎo)材料形成溝槽晶體管結(jié)構(gòu)的柵極電極。
18.根據(jù)權(quán)利要求17所述的方法，其中形成所述溝槽電容器結(jié)構(gòu)進(jìn)一步包括形成第二電容器電極而使得所述電容器電介質(zhì)被設(shè)置在所述第一電容器電極和所述第二電容器電極之間。
19.根據(jù)權(quán)利要求18所述的方法，其中形成所述場(chǎng)板和形成所述第二電容器電極包括形成傳導(dǎo)層的共同過程。
20.一種在半導(dǎo)體襯底中制造集成電路的方法，所述方法包括: 使用掩膜在所述半導(dǎo)體襯底的第一主表面中蝕刻溝槽，所述掩膜包括第一掩膜開口部分和第二掩膜開口部分，所述第二掩膜開口部分具有比所述第一掩膜開口部分更大的寬度； 形成溝槽晶體管結(jié)構(gòu)，包括在第一溝槽部分中形成柵極電極，所述第一溝槽部分在所述第一掩膜開口部分下方限定于所述半導(dǎo)體襯底之中；以及 在第二溝槽部分中形成包括電容器電介質(zhì)和第一電容器電極的溝槽電容器結(jié)構(gòu)，所述第二溝槽部分在所述第二掩膜開口部分下方限定于該半導(dǎo)體襯底之中。
【文檔編號(hào)】H01L27/06GK104347625SQ201410354654
【公開日】2015年2月11日 申請(qǐng)日期:2014年7月24日 優(yōu)先權(quán)日:2013年7月25日
【發(fā)明者】A·梅瑟, M·聰?shù)聽? T·施勒塞爾 申請(qǐng)人:英飛凌科技股份有限公司