導電導熱良好的倒裝led芯片、及其led器件和制備方法
【專利摘要】本發(fā)明提供一種倒裝LED芯片及其制備方法，包括外延襯底、P表面電極、N表面電極、疊加于外延襯底上表面的N型外延層、疊加于N型外延層上表面的發(fā)光層、疊加于發(fā)光層上表面的P型外延層，P型外延層其上開設有第一凹孔；在P型外延層上表面疊加有一P接觸金屬層，且P接觸金屬層的邊緣與P型外延層的邊緣之間留有空間；第一疊加結(jié)構(gòu)上表面疊加有P阻擋保護層，P阻擋保護層下表面覆蓋面積與P型外延層上表面面積一致；第二疊加結(jié)構(gòu)其外露的表面設有絕緣層，其設有第一通孔和第二通孔；N表面電極通過第一通孔與N型外延層電連接，P表面電極通過第二通孔與P阻擋保護層電連接。本發(fā)明提供的倒裝LED芯片導熱導電能力好、且有利于提高出光效率。
【專利說明】導電導熱良好的倒裝LED芯片、及其LED器件和制備方法

【技術(shù)領域】
[0001] 本發(fā)明屬于發(fā)光器件的制造領域，涉及一種發(fā)光二極管芯片的結(jié)構(gòu)及其制造方 法，尤其涉及一種倒裝結(jié)構(gòu)的發(fā)光二極管芯片及其制造方法，以及含有該倒裝LED芯片的 LED器件。

【背景技術(shù)】
[0002] 發(fā)光二極管（LED)光源具有高效率、長壽命、不含Hg等有害物質(zhì)的優(yōu)點。隨著LED 技術(shù)的迅猛發(fā)展，LED的亮度、壽命等性能都得到了極大的提升，使得LED的應用領域越來 越廣泛，從路燈等室外照明到裝飾燈等市內(nèi)照明，均紛紛使用或更換成LED作為光源。
[0003] 半導體照明行業(yè)內(nèi)，一般將LED芯片的結(jié)構(gòu)分成正裝芯片結(jié)構(gòu)、垂直芯片結(jié)構(gòu)和 倒裝芯片結(jié)構(gòu)三類。與其它兩種芯片結(jié)構(gòu)相比，倒裝芯片結(jié)構(gòu)具有散熱性能良好、出光效率 高、飽和電流高和制作成本適中等優(yōu)點，已經(jīng)受到各大LED芯片廠家的重視。在進行封裝 時，倒裝LED芯片直接通過表面凸點金屬層與基板相連接，不需要金線連接，因此也被稱為 無金線封裝技術(shù)，具有耐大電流沖擊和長期工作可靠性高等優(yōu)點。
[0004] 現(xiàn)有制作倒裝LED芯片的方法，如圖1所示，一般需經(jīng)過六個主要步驟。步驟一： 如圖2-a所示，刻蝕外延襯底10上的部分P型外延層13、發(fā)光層12和N型外延層11以形 成臺階結(jié)構(gòu)，一般采用ICP (Inductive Coupled Plasma)干法刻蝕，刻蝕掩膜采用光刻膠 或二氧化硅層。步驟二：如圖2-b所示，在N型外延層11表面設置N接觸金屬層20,由電 子束蒸發(fā)工藝搭配光刻剝離工藝完成。步驟三：如圖2-c所示，在P型外延層13表面設置 P接觸金屬層21，由電子束蒸發(fā)工藝搭配光刻腐蝕工藝完成。步驟四：如圖2-d所示，在P 接觸金屬層21表面設置P阻擋保護層22,由電子束蒸發(fā)工藝搭配光刻腐蝕工藝完成，P阻 擋保護層用于阻擋P接觸金屬層的金屬遷移。步驟五：如圖2-e所示，在芯片表面制備具 有通孔的絕緣層23,絕緣層材料一般為Si02,由PECVD (Plasma Enhanced Chemical Vapor Deposition)等離子體增強化學氣相沉積法搭配光刻腐蝕工藝完成。步驟六：如圖2-f所 示，在絕緣層23表面設置表面電極層，P表面電極層24通過通孔與P阻擋保護層電連接，N 表面電極層25通過通孔與N接觸金屬層20電連接，一般由電子束蒸發(fā)工藝搭配光刻剝離 工藝完成。
[0005] 制作倒裝LED芯片的現(xiàn)有方法，具有六個主要步驟，每個步驟都要使用一次光刻 工藝，由于制作工序繁多而導致生產(chǎn)成本偏高。而且，這樣制得的倒裝LED芯片，其P接觸金 屬層和P阻擋保護層均是由后工序在刻蝕呈臺階狀的P型外延層13上制作的，由于光刻精 度的限制，不僅P接觸金屬層的覆蓋面積遠小于P型外延層的表面積，而且P阻擋保護層的 覆蓋面積也小于P型外延層的表面積，這會使芯片的導電導熱能力、出光效率都受到影響， 無法得到進一步提升。


【發(fā)明內(nèi)容】

[0006] 本發(fā)明為彌補現(xiàn)有技術(shù)中存在的不足，第一方面提供一種導熱導電能力好、且有 利于提高LED芯片出光效率的倒裝LED芯片。
[0007] 本發(fā)明為達到其第一方面的目的，采用的技術(shù)方案如下：
[0008] 本發(fā)明提供一種倒裝LED芯片，包括外延襯底、P表面電極、N表面電極、疊加于外 延襯底上表面的N型外延層、疊加于N型外延層上表面的發(fā)光層、疊加于發(fā)光層上表面的P 型外延層，所述P型外延層其上開設有第一凹孔，且第一凹孔向下貫穿過所述發(fā)光層并延 伸至所述N型外延層；在P型外延層上表面疊加有一 P接觸金屬層，且P接觸金屬層的邊緣 與P型外延層的邊緣之間留有空間，相互疊加的P型外延層和P接觸金屬層構(gòu)成第一疊加 結(jié)構(gòu)；所述第一疊加結(jié)構(gòu)其上表面疊加有P阻擋保護層，且P阻擋保護層的下表面覆蓋面積 與P型外延層的上表面面積一致；N型外延層、發(fā)光層、P型外延層、P接觸金屬層、及P阻擋 保護層依次疊加構(gòu)成第二疊加結(jié)構(gòu)，所述第二疊加結(jié)構(gòu)其外露的表面設有絕緣層，且和所 述第一凹孔的底部位置相對應的絕緣層部分設有第一通孔，在和P阻擋保護層上表面對應 的絕緣層部分設有第二通孔；所述N表面電極通過所述第一通孔與N型外延層電連接，所述 P表面電極通過所述第二通孔與P阻擋保護層電連接。
[0009] 進一步的，P接觸金屬層的邊緣與P型外延層的邊緣的距離大于2 μ m。
[0010] 進一步的，N表面電極的邊緣向下延伸至第一通孔的底部與所述N型外延層直接 接觸以形成電連接。N表面電極層直接與N型外延層形成歐姆接觸，省略了 N接觸金屬層， 使芯片結(jié)構(gòu)更簡單，降低了倒裝LED芯片的物料成本和工藝成本。
[0011] 進一步的，所述第二疊加結(jié)構(gòu)其邊緣呈臺階狀。
[0012] 本發(fā)明第二方面提供一種含有上文所述的倒裝LED芯片的LED器件，所述LED器 件包括基板、及倒裝安裝于所述基板上的如上文所述的倒裝LED芯片，基板上設有互相間 隔的P電極和N電極，所述倒裝LED芯片其P表面電極和N表面電極分別對應地與基板上 的P電極和N電極連接。
[0013] 進一步的，所述基板其上設有貫穿基板上下表面的第三通孔和第四通孔，所述P 電極設于基板上表面且P電極由所述第三通孔延伸至基板下表面；所述N電極設于基板上 表面且N電極由所述第四通孔延伸至基板下表面；P電極和N電極二者位于基板上表面的 部分分別用于與倒裝LED芯片的P表面電極和N表面電極連接，P電極和N電極二者位于 基板下表面的部分用于與外接器件連接。
[0014] 本發(fā)明第三方面提供另一種含有上文所述的倒裝LED芯片的LED器件，所述LED 器件包括基板、及至少一個如上文所述的倒裝LED芯片，所述基板其表面設有多個基板電 極，且相鄰基板電極之間間隔布置，所述倒裝LED芯片其P表面電極和N表面電極與基板表 面的基板電極連接。
[0015] 進一步的，所述倒裝LED芯片其P表面電極和N表面電極分別與基板表面相鄰的 兩個基板電極連接。
[0016] 本發(fā)明第四方面提供一種用于制備上文所述的倒裝LED芯片的制備方法，該方法 制程簡單，所需光刻工藝的次數(shù)少，節(jié)省了光刻工藝的步驟和制作成本，而且，該方法可方 便的制備出P阻擋保護層的覆蓋面與P型外延層的上表面一致的倒裝LED芯片，使制得的 倒裝LED芯片導熱導電能力好、且有利于進一步提高LED芯片的出光效率。
[0017] 本發(fā)明為達到其第四方面的目的，采用的技術(shù)方案如下：一種倒裝LED芯片的制 備方法，包括如下步驟：
[0018] (1)準備一外延片，所述外延片包括一外延襯底、及疊加于外延襯底上表面的N型 外延層、疊加于N型外延層上表面的發(fā)光層、疊加于發(fā)光層上表面的P型外延層；
[0019] 在所述外延片的P型外延層上表面制備整層的P接觸金屬層，通過光刻工藝、腐蝕 工藝圖形化所述整層的P接觸金屬層，使P接觸金屬層上表面形成有一通孔，且P型外延層 其靠近邊緣的上表面向外露出；
[0020] (2)在P接觸金屬層上表面和外露的P型外延層上表面通過蒸鍍工藝、光刻工藝、 刻蝕工藝制備圖形化的P阻擋保護層；
[0021] 所述圖形化的P阻擋保護層包覆于P接觸金屬層上表面和側(cè)面，與P接觸金屬層 上表面的通孔的位置相對應的部分P阻擋保護層被去除而形成一孔，與所述通孔位置相對 應的部分P型外延層被去除而形成第一凹孔，且通過刻蝕使第一凹孔向下貫穿所述發(fā)光層 并延伸至所述N型外延層；所述圖形化的P阻擋保護層其下表面邊緣與P型外延層的上表 面邊緣重合；
[0022] (3)N型外延層、發(fā)光層、P型外延層、P接觸金屬層、及P阻擋保護層依次疊加構(gòu)成 第二疊加結(jié)構(gòu)，在所述第二疊加結(jié)構(gòu)其外露的表面制備整層的絕緣層，通過光刻工藝、腐蝕 工藝圖形化所述整層的絕緣層，使和位于第一凹孔底部的N型外延層上表面相對應的部分 絕緣層被去除而形成第一通孔，使和P型阻擋保護層上表面相對應的部分絕緣層被去除而 形成有第二通孔；
[0023] (4)通過光刻工藝、蒸鍍工藝、剝離工藝在絕緣層表面制備圖形化的表面電極層， 所述圖形化的表面電極層由互相間隔的N表面電極和P表面電極組成，其中N表面電極通 過所述第一通孔與N型外延層電連接，P表面電極通過所述第二通孔與P阻擋保護層電連 接。
[0024] 進一步的，所述步驟（1)包括如下步驟1. 1)?1. 3):
[0025] 1. 1)在所述外延片的P型外延層的上表面制備整層的P接觸金屬層；
[0026] 1. 2)在所述整層的P接觸金屬層的上表面涂光刻膠，圖形化光刻膠層，在光刻膠 層上表面形成一通孔，同時將和P接觸金屬層其靠近邊緣的上表面相對應的光刻膠去除；
[0027] 1. 3)以圖形化的光刻膠層為掩膜，腐蝕去除未被光刻膠層覆蓋的P接觸金屬層部 分，從而形成圖形化的P接觸金屬層；然后去除殘留的光刻膠。
[0028] 在一種方案中，所述步驟（2)包括如下步驟2. 1A)?2. 4A):
[0029] 2. 1A)在P接觸金屬層上表面和外露的P型外延層上表面制備整層的P阻擋保護 層；
[0030] 2. 2A)在所述整層的P阻擋保護層上表面涂光刻膠，圖形化光刻膠層，在光刻膠層 上表面形成一位置與P接觸金屬層上表面的通孔位置相對應的通孔，同時去除與P阻擋保 護層靠近其邊緣的上表面相對應的光刻膠；
[0031] 2. 3A)以圖形化的光刻膠層為掩膜，腐蝕去除未被光刻膠覆蓋的P阻擋保護層部 分，從而形成所述圖形化的P阻擋保護層；然后去除殘留的光刻膠；
[0032] 2. 4A)以圖形化的P阻擋保護層為掩膜，刻蝕掉未被P阻擋保護層覆蓋的P型外延 層、及相對應的發(fā)光層、和部分N型外延層。
[0033] 在另一種方案中，所述步驟（2)包括如下步驟2. 1B)?2. 5B):
[0034] 2. 1B)在P接觸金屬層上表面和外露的P型外延層上表面制備整層的P阻擋保護 層，在整層的P阻擋保護層上表面制備整層的刻蝕掩膜層；
[0035] 2. 2B)在整層的刻蝕掩膜層上表面涂光刻膠，圖形化光刻膠層，在光刻膠層上表面 形成一位置與P接觸金屬層上表面的通孔位置相對應的通孔，同時去除與刻蝕掩膜層靠近 其邊緣的上表面相對應的光刻膠；
[0036] 2. 3B)以圖形化的光刻膠層為掩膜，腐蝕去除未被光刻膠覆蓋的刻蝕掩膜層部分， 從而形成圖形化的刻蝕掩膜層，然后去除殘留的光刻膠；
[0037] 2. 4B)以圖形化的刻蝕掩膜層為掩膜，刻蝕掉未被刻蝕掩膜層覆蓋的P阻擋保護 層及相對應的P型外延層、發(fā)光層、部分N型外延層；
[0038] 2. 5B)腐蝕去除殘留的刻蝕掩膜層。
[0039] 優(yōu)選的，對P型外延層進行刻蝕時，使P型外延層的外邊緣與P接觸金屬層的外邊 緣的距離大于2 μ m，在具體操作中，該距離最大值不超過20 μ m。
[0040] 進一步的，所述步驟（3)包括如下步驟3· 1)?3· 3):
[0041] 3. 1)在所述第二疊加結(jié)構(gòu)其外露的表面制備整層的絕緣層；
[0042] 3. 2)在所述的整層的絕緣層上表面涂光刻膠，圖形化光刻膠層，使光刻膠層上表 面形成一和位于所述第一凹孔內(nèi)的Ν型外延層上表面位置相對應的通孔、及一和Ρ阻擋保 護層上表面位置相對應的通孔；
[0043] 3. 3)以圖形化的光刻膠層為掩膜，腐蝕去除未被光刻膠覆蓋的絕緣層部分，從而 形成圖形化的絕緣層；然后去除殘留的光刻膠。
[0044] 進一步的，所述步驟（4)包括如下步驟4. 1)?4. 2):
[0045] 4. 1)在絕緣層的上表面、第一通孔底部未被絕緣層覆蓋而向外露出的Ν型外延層 上表面、及第二通孔底部未被絕緣層覆蓋而向外露出的Ρ阻擋保護層上表面涂光刻膠，圖 形化光刻膠層，使光刻膠層上表面形成位置分別與所述第一通孔和所述第二通孔對應的開 孔，在光刻膠層上表面、兩個開孔及與兩個開孔分別對應的第一通孔和第二通孔內(nèi)制備整 層的表面電極層；
[0046] 4. 2)剝離去除光刻膠和覆蓋在光刻膠上的表面電極，位于第一通孔的表面電極與 Ν型外延層電連接并作為Ν表面電極，位于第二通孔的表面電極與Ρ阻擋保護層電連接并作 為Ρ表面電極。
[0047] 本發(fā)明提供的技術(shù)方案具有如下有益效果：
[0048] 1)本發(fā)明提供的倒裝LED芯片，其Ρ阻擋保護層的下表面邊緣與Ρ型外延層的上 表面邊緣重合，可以將P阻擋保護層的面積最大化，相應的也有利于增加 P接觸金屬層的面 積。這樣不僅使歐姆接觸面積增大，提高倒裝LED芯片的導電導熱能力，還可使LED芯片的 反光面積增大，從而提1?芯片的出光效率。
[0049] 2)本發(fā)明提供的倒裝LED芯片，N表面電極層直接與N型外延層形成歐姆接觸，省 略了 N接觸金屬層，使芯片結(jié)構(gòu)更簡單，降低了倒裝LED芯片的物料成本和工藝成本。
[0050] 3)相對于現(xiàn)有技術(shù)，本發(fā)明提供的制備方法其通過使用四次光刻工藝完成倒裝 LED芯片的制作，比使用六次光刻工藝的現(xiàn)有制程更簡單，節(jié)省了工藝步驟和制作成本。
[0051] 4)本發(fā)明的制備方法的步驟2)中，進行刻蝕時，優(yōu)選使用金屬層作刻蝕掩膜，而 不使用光刻膠作為刻蝕掩膜?，F(xiàn)有工藝一般使用光刻膠作為刻蝕（ICP干法刻蝕）的掩膜， 分解出來的膠體物質(zhì)極易造成刻蝕腔體和真空泵的污染，本發(fā)明可避免此類污染。

【專利附圖】

【附圖說明】
[0052] 圖1是現(xiàn)有制備倒裝LED芯片的方法流程圖；
[0053] 圖2a-圖2f各圖為現(xiàn)有制備倒裝LED芯片的各步驟示意圖；
[0054] 圖3是本發(fā)明實施例1中倒裝LED芯片的剖面示意圖；
[0055] 圖4是圖3的俯視示意圖；
[0056] 圖5是實施例2中LED器件的剖面示意圖；
[0057] 圖6是實施例3中LED器件的剖面示意圖；
[0058] 圖7是實施例4的制備流程圖；
[0059] 圖8為實施例4中步驟（1)中所形成的圖形化的P接觸金屬層的剖面示意圖；
[0060] 圖9為圖8的俯視示意圖；
[0061] 圖10為實施例4步驟⑵所形成的圖形化的P阻擋保護層的剖面示意圖；
[0062] 圖11為實施例4步驟（3)所形成的圖形化的絕緣層的剖面示意圖；
[0063] 圖12為圖11的俯視示意圖；
[0064] 圖13為實施例5步驟（2. 4B)形成的疊加有刻蝕掩膜層的圖形化P阻擋保護層的 剖面示意圖。

【具體實施方式】
[0065] 下面結(jié)合附圖和實施例對本發(fā)明的技術(shù)方案做進一步說明。
[0066] 實施例1
[0067] 本實施例為倒裝LED芯片的實施例。
[0068] 參閱圖3,圖3是實施例1的倒裝LED芯片的剖面結(jié)構(gòu)示意圖。
[0069] 本實施例的倒裝LED芯片200,其包括外延襯底100、疊加在外延襯底層100上表 面的N型外延層101、疊加在N型外延層101上表面的發(fā)光層102、以及疊加在發(fā)光層102 上表面的P型外延層103。其中，在P型外延層103上表面開設有第一凹孔502,該第一凹 孔502貫穿過發(fā)光層102,并向下延伸至N型外延層101，該第一凹孔502未完全貫穿所述 N型外延層101。在P型外延層103上表面疊加有一 P接觸金屬層201，而且P接觸金屬層 201邊緣和P型外延層103的邊緣之間沒有重合，而是留有一定的空間。優(yōu)選的，P接觸金 屬層201的邊緣與P型外延層103的邊緣的距離大于2 μ m。將P接觸金屬層201的邊緣 與P型外延層103的邊緣間的距離設置成大于2 μ m(最大值可設為20 μ m)，可減少P接觸 金屬201往N型外延層101遷移的幾率，增強器件可靠性。相互疊加的P型外延層103和 P接觸金屬層201構(gòu)成的疊加結(jié)構(gòu)稱之為第一疊加結(jié)構(gòu)，在第一疊加結(jié)構(gòu)的上表面疊加有P 阻擋保護層202,具體是，在P接觸金屬層201上表面及未被P接觸金屬層201疊加的P型 外延層103上表面疊加有一 P阻擋保護層202,使得P接觸金屬層201側(cè)面及上表面均被P 阻擋保護層202覆蓋。該P阻擋保護層202的下表面邊緣和P型外延層103的上表面邊緣 重合（即偏差不大于2 μ m)，這樣使得P阻擋保護層202的覆蓋面積與P型外延層103的上 表面面積一致。P阻擋保護層202完全包覆住P接觸金屬層201，可進一步阻擋P接觸金屬 201往N型外延層101的遷移，增強器件可靠性。
[0070] 本實施例中，依次疊加的P阻擋保護層202、P接觸金屬層201、P型外延層103、發(fā) 光層102、及N型外延層101所構(gòu)成的疊加結(jié)構(gòu)稱之為第二疊加結(jié)構(gòu)，該第二疊加結(jié)構(gòu)的邊 緣呈臺階狀。
[0071] 在第二疊加結(jié)構(gòu)其外露的表面設有絕緣層，本實施例中具體是在N型外延層101、 發(fā)光層102、P型外延層103、及P阻擋保護層202外露的表面疊加有一絕緣層203,更具體 的是，在N型外延層101側(cè)面、發(fā)光層102側(cè)面、P型外延層103側(cè)面、及P阻擋保護層202 的側(cè)面和上表面均包覆有絕緣層203。而且，該絕緣層203在和所述第一凹孔502的底部位 置相對應的部分設有第一通孔503,使得位于第一凹孔502區(qū)域內(nèi)的絕緣層203僅覆蓋了該 第一凹孔502的側(cè)面，而未完全覆蓋該第一凹孔502的底部，即，位于該第一凹孔502底部 的部分N型外延層101未被絕緣層所覆蓋。而絕緣層203在和P阻擋保護層202上表面的 位置相對應的部分設有第二通孔504,使得第二通孔504底部為未被絕緣層203覆蓋的P阻 擋保護層202。倒裝LED芯片還具有N表面電極205和P表面電極204,其中，N表面電極 205通過所述第一通孔503和N型外延層101電連接，更為具體的，N表面電極205的邊緣 向下延伸至第一通孔503的底部和N型外延層101直接接觸從而實現(xiàn)電連接，這樣不需要 在N表面電極205和N型外延層101之間再增加 N接觸金屬層，從而使得倒裝LED芯片的 結(jié)構(gòu)更為簡單，有利于降低成本和簡化制作工藝。P表面電極204則通過所述第二通孔504 和P阻擋保護層202電連接。
[0072] 本實施例的倒裝LED芯片，其外延襯底100選用藍寶石，其N型外延層101和P型 外延層103均為摻雜的氮化鎵外延層，其發(fā)光層102為多層量子阱結(jié)構(gòu)。P接觸金屬層201 的材質(zhì)由Ag、Al、Ni、Pt、Au、ΙΤ0中的一種或多種組成，P接觸金屬層201可同時起到歐姆 接觸層和反光層的作用。P阻擋保護層202的材質(zhì)由Ti、Al、TiW、Ni、Pt、Au中的一種或多 種組成。絕緣層203的材質(zhì)由Si0 2、Si3N4、Al203、PI和S0G中的一種或多種組成。P表面電 極層 204 和 N 表面電極層 205 的材質(zhì)由 Ti、Al、Cr、Ni、Pt、Au、Ag、AuSn、SnAg、SnAgCu、Sn 中的一種或多種組成均可。
[0073] 本發(fā)明提供的倒裝LED芯片，其P阻擋保護層202的覆蓋面積與P型外延層103 的上表面面積一致，P阻擋保護層202的面積得到最大化，這樣也更好的利于增加 P接觸金 屬層201的面積，不僅使歐姆接觸面積增大，提高倒裝LED芯片的導電導熱能力，還可使LED 芯片的反光面積增大，從而提高芯片的出光效率。
[0074] 實施例2
[0075] 參見圖5,本實施例為實施例1中的倒裝LED芯片200倒裝安裝到基板300上形成 的LED器件的實施例。
[0076] 請參閱圖5,其是本實施例的LED器件的結(jié)構(gòu)示意圖。該LED器件包括基板300、 及倒裝安裝于該基板300上的倒裝LED芯片200。該倒裝LED芯片為實施例1中提供的倒 裝LED芯片。該基板300上設有互相間隔的P電極301和N電極302,倒裝LED芯片200其 P表面電極204和N表面電極205分別與基板300上的P電極301和N電極302連接，進 行連接的方法為回流焊、超聲熱壓焊或使用導電膠粘貼等本【技術(shù)領域】現(xiàn)有的方法。更為優(yōu) 選的是，基板300上設有貫穿基板300上下表面的第三通孔304和第四通孔305,所述P電 極301設于基板300上表面且P電極301由所述第三通孔304延伸至基板300的下表面； 從而使得P電極301具有位于基板上表面的部分和位于基板下表面的部分。同樣的，所述 N電極302設于基板300上表面且N電極302由所述第四通孔305延伸至基板300的下表 面；從而，使得N電極302具有位于基板300上表面的部分和位于基板300下表面的部分。 P電極301和N電極302二者位于基板300上表面的部分分別用于與倒裝LED芯片的P表 面電極204和N表面電極205連接，P電極和N電極二者位于基板下表面的部分用于與外 接器件連接。
[0077] 本實施例中，基板300的主要材質(zhì)可由陶瓷、玻璃和柔性基板中的一種或多種組 成。
[0078] 基板其上還可進一步設有散熱焊盤303,散熱焊盤303用于與外接器件相連接。
[0079] 實施例3
[0080] 參見圖6,本實施例為實施例1中的倒裝LED芯片200倒裝安裝到基板400上形成 的LED器件的實施例。
[0081] 請參閱圖6,其是本實施例的LED器件的結(jié)構(gòu)示意圖。該LED器件包括基板400、 及至少一個實施例1中提供的倒裝LED芯片200?；?00其表面設有多個基板電極401， 且相鄰基板電極401之間間隔布置?；咫姌O401用于與倒裝LED芯片200和外接器件電 連接。具體的，倒裝LED芯片200倒裝連接于基板400上時，其P表面電極204和N表面電 極205分別與相鄰的兩個基板電極401連接。
[0082] 通過基板電極401的電連接作用，多個倒裝LED芯片200將形成串聯(lián)、并聯(lián)或串并 聯(lián)的結(jié)構(gòu)。P表面電極204和N表面電極205與基板電極401連接的方法為回流焊、超聲熱 壓焊或使用導電膠粘貼。
[0083] 實施例4
[0084] 本實施例為實施例1中的倒裝LED芯片200的制備例，其制備方法流程參見圖7。
[0085] 為了簡化視圖，本實施例中未將涉及的涂光刻膠層、圖形化光刻膠層的步驟示意 圖示出，此為本領域的公知常識，即使不做說明，本領域技術(shù)人員也可以理解。
[0086] 實施例4按照如下步驟進行：
[0087] 步驟（1):準備一外延片，該外延片包括一外延襯底100、及疊加于外延襯底100上 表面的N型外延層101、疊加于N型外延層101上表面的發(fā)光層102、疊加于發(fā)光層102上 表面的P型外延層103 ;通過第一次光刻工藝在P型外延層上表面制備圖形化的P接觸金 屬層201，使P接觸金屬層201上表面形成有一通孔501，且P型外延層103其靠近邊緣的 上表面未被P接觸金屬201疊加而向外露出，圖8、圖9所示分別為圖形化的P接觸金屬層 的剖視圖和俯視示意圖。步驟（1)具體操作按照如下步驟1. 1)?1. 3)進行：
[0088] 1. 1)在外延片的P型外延層103的上表面制備整層的P接觸金屬層，P接觸金屬 層的厚度為800A?5000A,制備方法為電子束蒸發(fā)或磁控濺射；然后，對整層的P接觸金屬層 進行退火處理。
[0089] 1. 2)在所述整層的P接觸金屬層的上表面進行光刻工藝，包括涂光刻膠、前烤、曝 光、顯影和后烤，從而圖形化光刻膠層，在光刻膠層上表面形成一通孔，同時使得和P接觸 金屬層其靠近邊緣的上表面相對應的光刻膠被去除。
[0090] 1.3)以圖形化的光刻膠層為掩膜，使用腐蝕工藝去除未被光刻膠層覆蓋的P接觸 金屬層部分，從而形成圖形化的P接觸金屬層，然后去除殘留的光刻膠。所述圖形化的P接 觸金屬層，即：使P接觸金屬層501上表面形成有一通孔501，且P型外延層103其靠近邊 緣的上表面未被P接觸金屬層疊加而向外露出。
[0091] 步驟（2):在P接觸金屬層201上表面和外露的P型外延層103上表面通過第二 次光刻工藝制備圖形化的P阻擋保護層202,同時通過刻蝕使得依次疊加的P阻擋保護層 202、P型外延層103、發(fā)光層102、及N型外延層101所構(gòu)成的疊加結(jié)構(gòu)的邊緣呈臺階狀；圖 10示出了該步驟所形成的圖形化的P阻擋保護層的剖面結(jié)構(gòu)示意圖；步驟（2)具體操作按 照如下步驟2. 1A)?2. 4A)進行：
[0092] 2. 1A)在P接觸金屬層201上表面、和未被P接觸金屬層201疊加而外露的P型外 延層上表面制備整層的P阻擋保護層；P阻擋保護層的厚度為1000A?15000A,制備方法采用 的蒸鍍工藝具體為電子束蒸發(fā)或磁控濺射；
[0093] 2. 2A)在所述整層的P阻擋保護層上表面進行光刻工藝，包括涂光刻膠、前烤、曝 光、顯影和后烤，從而圖形化光刻膠層，在光刻膠層上表面形成一位置與P接觸金屬層上表 面的通孔501位置相對應的通孔，同時還使得與P阻擋保護層邊緣的上表面相對應的光刻 月父被去除；
[0094] 2. 3A)以圖形化的光刻膠層為掩膜，通過腐蝕工藝去除未被光刻膠覆蓋的P阻擋 保護層部分，從而形成圖形化的P阻擋保護層202,即，P阻擋保護層202其靠近邊緣的上表 面被去除，同時使P接觸金屬層201上表面和側(cè)面包覆有P阻擋保護層202,且使與P接觸 金屬層上表面的通孔的位置相對應的部分P阻擋保護層被去除而形成一孔；然后去除殘留 的光刻膠；
[0095] 2. 4A)以圖形化的P阻擋保護層202為掩膜，進行ICP干法刻蝕，依次刻蝕掉未被 P阻擋保護層202覆蓋的P型外延層103部分及相對應的發(fā)光層102部分、N型外延層101 部分，從而使得依次疊加的P阻擋保護層202、P型外延層103、發(fā)光層102、及N型外延層 101所構(gòu)成的疊加結(jié)構(gòu)的邊緣呈臺階狀。而且使得與P接觸金屬層上表面的通孔的位置相 對應的部分P型外延層被去除而形成第一凹孔502,通過刻蝕，第一凹孔502進一步向下貫 穿過發(fā)光層102并延伸至N型外延層101。外延層被刻蝕的總深度為8000A?15000A (此處 所述的總深度為P型外延層、發(fā)光層和N型外延層的總深度），同時P阻擋保護層202因為 ICP的作用會被減薄。刻蝕后，P阻擋保護層202的下表面邊緣與P型外延層103的上表面 邊緣重合。更佳的，對P型外延層103進行刻蝕時，使P型外延層103的外邊緣與P接觸金 屬層201的外邊緣的距離大于2 μ m。
[0096] 步驟（3):在N型外延層101、發(fā)光層102、P型外延層103和P阻擋保護層202夕卜 露的表面制備整層的絕緣層203,通過第三次光刻工藝圖形化所述整層的絕緣層；圖11示 出了該步驟所形成的圖形化的絕緣層的剖面示意圖、圖12為圖11的俯視示意圖；步驟（3) 進一步按照如下步驟3. 1)?3. 3)進行：
[0097] 3. 1)在N型外延層101、發(fā)光層102、P型外延層103和P阻擋保護層202外露的 表面制備整層的絕緣層，絕緣層的厚度為3000A?20000A,制備方法為等離子體增強化學氣 相沉積法；
[0098] 3. 2)在所述的整層的絕緣層上表面進行光刻工藝，包括除濕、涂光刻膠、前烤、曝 光、顯影和后烤，從而圖形化光刻膠層，使光刻膠層上表面形成一和位于所述第一凹孔502 底部位置的N型外延層上表面位置相對應的通孔、及一和P阻擋保護層202上表面相對應 的通孔；
[0099] 3. 3)以圖形化的光刻膠層為掩膜，使用腐蝕工藝去除未被光刻膠覆蓋的絕緣層部 分，從而形成圖形化的絕緣層，參見圖11、12, S卩，使和位于第一凹孔502底部位置的N型外 延層101上表面相對應的絕緣層部分被去除并形成第一通孔503,使和P型阻擋保護層202 上表面相對應的絕緣層203部分被去除而形成第二通孔504 ;然后去除殘留的光刻膠。除 上述第一通孔503和第二通孔504底部不具有絕緣層外，圖形化的絕緣層其包覆N型外延 層101側(cè)面、發(fā)光層102側(cè)面、P型外延層103側(cè)面、及P阻擋保護層201的側(cè)面和上表面。
[0100] 步驟（4):通過第四次光刻工藝在絕緣層表面制備圖形化的表面電極層，所述圖 形化的表面電極層由兩個的互相間隔的N表面電極205和P表面電極204組成；圖3所不 為該步驟結(jié)束后所獲得的倒裝LED芯片的剖面結(jié)構(gòu)示意圖，圖4為俯視示意圖。步驟（4) 進一步按照如下步驟4. 1)?4. 2)進行：
[0101] 4. 1)在絕緣層203的上表面、第一通孔503底部未被絕緣層覆蓋而向外露出的N 型外延層101上表面、及第二通孔504底部未被絕緣層覆蓋而向外露出的P阻擋保護層202 上表面進行光刻工藝，包括涂光刻膠、前烤、曝光、烘烤和顯影，從而圖形化光刻膠層，使光 刻膠層上表面形成位置分別與所述第一通孔503和所述第二通孔504對應的開孔，且兩個 開孔間隔開；在光刻膠層上表面、兩個開孔及與第一通孔和第二通孔內(nèi)制備整層的表面電 極層；表面電極層的厚度為8000A?50000A,制備方法為電子束蒸發(fā)、磁控溉射、化學鍍或電 鍍；
[0102] 4. 2)使用剝離的方法去除光刻膠和覆蓋在光刻膠上的表面電極層，從而形成兩個 分離的表面電極部分，其中，第一通孔503內(nèi)的表面電極與N型外延層101電連接并作為N 表面電極205,第二通孔504內(nèi)的表面電極與P阻擋保護層電連接并作為P表面電極204。
[0103] 實施例5
[0104] 本實施例與實施例4基本相同，相同之處不再贅述，下面僅對實施例5與實施例4 的不同之處進行說明。實施例5和實施例4的不同之處在于步驟（2)不同，實施例5的步 驟（2)采用如下步驟2. 1B)?2. 5B)進行：
[0105] 2. 1B)在P接觸金屬層201上表面、和未被P接觸金屬層201疊加而外露的P型 外延層103上表面制備整層的P阻擋保護層202,在整層的P阻擋保護層上表面制備整層 的刻蝕掩膜層206, P阻擋保護層202的厚度為1000A?15000A，刻蝕掩膜層206的材質(zhì)可由 Si02、Cr、Ni、Al中的一種或多種組成，刻蝕掩膜層的厚度為1000A?15000A,制備方法為電子 束蒸發(fā)或磁控濺射；
[0106] 2. 2B)在整層的刻蝕掩膜層206上表面進行光刻工藝，包括涂光刻膠、前烤、曝光、 顯影和后烤這五個工序，從而圖形化光刻膠層，在光刻膠層上表面形成一位置與P接觸金 屬層上表面的通孔501位置相對應的通孔，同時還使得位于靠近刻蝕掩膜層邊緣的上表面 的光刻膠被去除；
[0107] 2. 3B)以圖形化的光刻膠層為掩膜，使用腐蝕工藝去除未被光刻膠覆蓋的刻蝕掩 膜層部分，從而形成圖形化的刻蝕掩膜層206,然后去除殘留的光刻膠；
[0108] 2. 4B)以圖形化的刻蝕掩膜層206為掩膜，進行ICP干法刻蝕，依次刻蝕掉未被刻 蝕掩膜層覆蓋的P阻擋保護層202部分及相對應的P型外延層103部分、發(fā)光層102部分、 N型外延層101部分，從而使得依次疊加的P阻擋保護層202、P型外延層103、發(fā)光層102、 及N型外延層101所構(gòu)成的疊加結(jié)構(gòu)的邊緣呈臺階狀，而且，使得與P接觸金屬層上表面的 通孔的位置相對應的部分P型外延層被去除而形成第一凹孔502,該第一凹孔502在刻蝕過 程中向下貫穿過發(fā)光層102并延伸至N型外延層101?？涛g后，P阻擋保護層202的下表面 邊緣與P型外延層103的上表面邊緣重合。更佳的，對P型外延層103進行刻蝕時，使P型 外延層103的外邊緣與P接觸金屬層201的外邊緣的距離大于2 μ m。圖13示出了經(jīng)該步 驟后所獲得上表面疊加有刻蝕掩膜層的圖形化P阻擋保護層的剖面示意圖。
[0109] 2. 5B)使用腐蝕工藝去除殘留的刻蝕掩膜層206。
[0110] 為了簡化視圖，本實施例中未將涉及的涂光刻膠層、圖形化光刻膠層的步驟示意 圖示出，此為本領域的公知常識，即使不做說明，本領域技術(shù)人員也可以理解。
[0111] 本發(fā)明的技術(shù)方案是在現(xiàn)有技術(shù)的基礎上進行改進而獲得，文中未進行特別說明 之處，均為本技術(shù)人員根據(jù)所掌握的現(xiàn)有技術(shù)或公知常識可以理解或知曉的，在此不再贅 述。
[0112] 以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明做任何形式上的限制，故 凡未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修 改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
【權(quán)利要求】
1. 一種倒裝LED芯片，包括外延襯底、P表面電極、N表面電極、疊加于外延襯底上表面 的N型外延層、疊加于N型外延層上表面的發(fā)光層、疊加于發(fā)光層上表面的P型外延層，其 特征在于，所述P型外延層其上開設有第一凹孔，且第一凹孔向下貫穿過所述發(fā)光層并延 伸至所述N型外延層； 在P型外延層上表面疊加有一 P接觸金屬層，且P接觸金屬層的邊緣與P型外延層的 邊緣之間留有空間，相互疊加的P型外延層和P接觸金屬層構(gòu)成第一疊加結(jié)構(gòu)； 所述第一疊加結(jié)構(gòu)其上表面疊加有P阻擋保護層，且P阻擋保護層的下表面覆蓋面積 與P型外延層的上表面面積一致； N型外延層、發(fā)光層、P型外延層、P接觸金屬層、及P阻擋保護層依次疊加構(gòu)成第二疊加 結(jié)構(gòu)，所述第二疊加結(jié)構(gòu)其外露的表面設有絕緣層，且和所述第一凹孔的底部位置相對應 的絕緣層部分設有第一通孔，在和P阻擋保護層上表面對應的絕緣層部分設有第二通孔； 所述N表面電極通過所述第一通孔與N型外延層電連接，所述P表面電極通過所述第 二通孔與P阻擋保護層電連接。
2. 根據(jù)權(quán)利要求1所述的倒裝LED芯片，其特征在于，P接觸金屬層的邊緣與P型外延 層的邊緣的距離大于2 μ m。
3. 根據(jù)權(quán)利要求1所述的倒裝LED芯片，其特征在于，N表面電極的邊緣向下延伸至第 一通孔的底部與所述N型外延層直接接觸以形成電連接。
4. 根據(jù)權(quán)利要求1所述的倒裝LED芯片，其特征在于，所述第二疊加結(jié)構(gòu)其邊緣呈臺階 狀。
5. -種LED器件，其特征在于，所述LED器件包括基板、及倒裝安裝于所述基板上的如 權(quán)利要求1?4任一項所述的倒裝LED芯片，基板上設有互相間隔的P電極和N電極，所述 倒裝LED芯片其P表面電極和N表面電極分別對應地與基板上的P電極和N電極連接。
6. 根據(jù)權(quán)利要求5所述的LED器件，其特征在于，所述基板其上設有貫穿基板上下表面 的第三通孔和第四通孔，所述P電極設于基板上表面且P電極由所述第三通孔延伸至基板 下表面；所述N電極設于基板上表面且N電極由所述第四通孔延伸至基板下表面；P電極和 N電極二者位于基板上表面的部分分別用于與倒裝LED芯片的P表面電極和N表面電極連 接，P電極和N電極二者位于基板下表面的部分用于與外接器件連接。
7. -種LED器件，其特征在于，所述LED器件包括基板、及至少一個如權(quán)利要求1?4 任一項所述的倒裝LED芯片，所述基板其表面設有多個基板電極，且相鄰基板電極之間間 隔布置，所述倒裝LED芯片其P表面電極和N表面電極與基板表面的基板電極連接。
8. 根據(jù)權(quán)利要求7所述的LED器件，其特征在于，所述倒裝LED芯片其P表面電極和N 表面電極分別與基板表面相鄰的兩個基板電極連接。
9. 一種倒裝LED芯片的制備方法，其特征在于，包括如下步驟： (1) 準備一外延片，所述外延片包括一外延襯底、及疊加于外延襯底上表面的N型外延 層、疊加于N型外延層上表面的發(fā)光層、疊加于發(fā)光層上表面的P型外延層； 在所述外延片的P型外延層上表面制備整層的P接觸金屬層，通過光刻工藝和腐蝕工 藝圖形化所述整層的P接觸金屬層，使P接觸金屬層上表面形成有一通孔，且P型外延層其 靠近邊緣的上表面向外露出； (2) 在P接觸金屬層上表面和外露的P型外延層上表面通過蒸鍍工藝、光刻工藝及刻蝕 工藝制備圖形化的P阻擋保護層； 所述圖形化的P阻擋保護層包覆于P接觸金屬層上表面和側(cè)面，與P接觸金屬層上表 面的通孔的位置相對應的部分P阻擋保護層被去除而形成一孔，與所述通孔位置相對應的 部分P型外延層被去除而形成第一凹孔，且通過刻蝕使第一凹孔向下貫穿所述發(fā)光層并延 伸至所述N型外延層；所述圖形化的P阻擋保護層其下表面邊緣與P型外延層的上表面邊 緣重合； (3) N型外延層、發(fā)光層、P型外延層、P接觸金屬層、及P阻擋保護層依次疊加構(gòu)成第二 疊加結(jié)構(gòu)，在所述第二疊加結(jié)構(gòu)其外露的表面制備整層的絕緣層，通過光刻工藝和腐蝕工 藝圖形化所述整層的絕緣層，使和位于第一凹孔底部的N型外延層上表面相對應的部分絕 緣層被去除而形成第一通孔，使和P型阻擋保護層上表面相對應的部分絕緣層被去除而形 成第二通孔； (4) 通過光刻工藝、蒸鍍工藝和剝離工藝在絕緣層表面制備圖形化的表面電極層，所述 圖形化的表面電極層由互相間隔的N表面電極和P表面電極組成，其中N表面電極通過所 述第一通孔與N型外延層電連接，P表面電極通過所述第二通孔與P阻擋保護層電連接。
10. 根據(jù)權(quán)利要求9所述的制備方法，其特征在于，所述步驟（1)包括如下步驟1. 1)? 1. 3)： 1. 1)在所述外延片的P型外延層的上表面制備整層的P接觸金屬層； 1. 2)在所述整層的P接觸金屬層的上表面涂光刻膠，圖形化光刻膠層，在光刻膠層上 表面形成一通孔，同時將和P接觸金屬層其靠近邊緣的上表面相對應的光刻膠去除； 1. 3)以圖形化的光刻膠層為掩膜，腐蝕去除未被光刻膠層覆蓋的P接觸金屬層部分， 從而形成圖形化的P接觸金屬層；然后去除殘留的光刻膠。
11. 根據(jù)權(quán)利要求9所述的制備方法，其特征在于，所述步驟（2)包括如下步驟 2· 1A)?2· 4A): 2. 1A)在P接觸金屬層上表面和外露的P型外延層上表面制備整層的P阻擋保護層； 2. 2A)在所述整層的P阻擋保護層上表面涂光刻膠，圖形化光刻膠層，在光刻膠層上表 面形成一位置與P接觸金屬層上表面的通孔位置相對應的通孔，同時去除與P阻擋保護層 靠近其邊緣的上表面相對應的光刻膠； 2. 3A)以圖形化的光刻膠層為掩膜，腐蝕去除未被光刻膠覆蓋的P阻擋保護層部分，從 而形成所述圖形化的P阻擋保護層；然后去除殘留的光刻膠； 2. 4A)以圖形化的P阻擋保護層為掩膜，刻蝕掉未被P阻擋保護層覆蓋的P型外延層、 及相對應的發(fā)光層、和部分N型外延層。
12. 根據(jù)權(quán)利要求9所述的制備方法，其特征在于，所述步驟（2)包括如下步驟 2. 1B)?2. 5B): 2. 1B)在P接觸金屬層上表面和外露的P型外延層上表面制備整層的P阻擋保護層，在 整層的P阻擋保護層上表面制備整層的刻蝕掩膜層； 2. 2B)在整層的刻蝕掩膜層上表面涂光刻膠，圖形化光刻膠層，在光刻膠層上表面形成 一位置與P接觸金屬層上表面的通孔位置相對應的通孔，同時去除與刻蝕掩膜層靠近其邊 緣的上表面相對應的光刻膠； 2. 3B)以圖形化的光刻膠層為掩膜，腐蝕去除未被光刻膠覆蓋的刻蝕掩膜層部分，從而 形成圖形化的刻蝕掩膜層，然后去除殘留的光刻膠； 2. 4B)以圖形化的刻蝕掩膜層為掩膜，刻蝕掉未被刻蝕掩膜層覆蓋的P阻擋保護層及 相對應的P型外延層、發(fā)光層、部分N型外延層； 2. 5B)腐蝕去除殘留的刻蝕掩膜層。
13. 根據(jù)權(quán)利要求11或12所述的制備方法，其特征在于，對P型外延層進行刻蝕時，使 P型外延層的外邊緣與P接觸金屬層的外邊緣的距離大于2 μ m。
14. 根據(jù)權(quán)利要求9所述的制備方法，其特征在于，所述步驟（3)包括如下步驟3. 1)? 3. 3)： 3. 1)在所述第二疊加結(jié)構(gòu)其外露的表面制備整層的絕緣層； 3. 2)在所述的整層的絕緣層上表面涂光刻膠，圖形化光刻膠層，使光刻膠層上表面形 成一和位于所述第一凹孔內(nèi)的N型外延層上表面位置相對應的通孔、及一和P阻擋保護層 上表面位置相對應的通孔； 3. 3)以圖形化的光刻膠層為掩膜，腐蝕去除未被光刻膠覆蓋的絕緣層部分，從而形成 圖形化的絕緣層；然后去除殘留的光刻膠。
15. 根據(jù)權(quán)利要求9所述的制備方法，其特征在于，所述步驟（4)包括如下步驟4. 1)? 4. 2)： 4. 1)在絕緣層的上表面、第一通孔底部未被絕緣層覆蓋而向外露出的N型外延層上表 面、及第二通孔底部未被絕緣層覆蓋而向外露出的P阻擋保護層上表面涂光刻膠，圖形化 光刻膠層，使光刻膠層上表面形成位置分別與所述第一通孔和所述第二通孔對應的開孔， 在光刻膠層上表面、兩個開孔及與兩個開孔分別對應的第一通孔和第二通孔內(nèi)制備整層的 表面電極層； 4. 2)剝離去除光刻膠和覆蓋在光刻膠上的表面電極，位于第一通孔的表面電極與N型 外延層電連接并作為N表面電極，位于第二通孔的表面電極與P阻擋保護層電連接并作為 P表面電極。
【文檔編號】H01L33/62GK104143603SQ201410377460
【公開日】2014年11月12日 申請日期:2014年8月1日 優(yōu)先權(quán)日:2014年8月1日
【發(fā)明者】許朝軍, 姜志榮, 曾照明, 黃靚, 肖國偉 申請人:晶科電子（廣州）有限公司