陣列基板及制備方法和顯示裝置制造方法
【專利摘要】本發(fā)明屬于顯示【技術(shù)領(lǐng)域】，具體涉及一種陣列基板及制備方法和顯示裝置。該陣列基板包括薄膜晶體管以及導(dǎo)電電極，所述薄膜晶體管包括柵極、源極、漏極和有源層，其中，所述源極和所述漏極同層設(shè)置于所述有源層兩端、且所述源極和所述漏極直接與所述有源層上方至少部分接觸；所述導(dǎo)電電極直接設(shè)置于所述漏極的上方。本發(fā)明通過(guò)陣列基板的層結(jié)構(gòu)的改進(jìn)，使用臺(tái)階式光刻膠工藝在一次構(gòu)圖工藝中完成多個(gè)層結(jié)構(gòu)的制備，減少了構(gòu)圖工藝的次數(shù)，減少了陣列基板制造工藝過(guò)程中的曝光次數(shù)；源極和漏極直接與有源層接觸，導(dǎo)電電極直接與漏極接觸，而無(wú)需像現(xiàn)有技術(shù)那樣需要通過(guò)過(guò)孔接觸，能更好地保證陣列基板的緊湊性，保證陣列基板中各層結(jié)構(gòu)的良好接觸。
【專利說(shuō)明】陣列基板及制備方法和顯示裝置
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于顯示【技術(shù)領(lǐng)域】，具體涉及一種陣列基板及制備方法和顯示裝置。
【背景技術(shù)】
[0002] 相對(duì)于液晶顯示裝置（Liquid Crystal Display，簡(jiǎn)稱LCD)而言，有機(jī)電致發(fā)光 二極管（Organic Light Emission Display,簡(jiǎn)稱0LED)顯示裝置具有反應(yīng)速度快、重量 輕、可彎曲和廣視角等優(yōu)點(diǎn)。而有源矩陣有機(jī)電致發(fā)光二極管（Active Matrix 0LED，簡(jiǎn)稱 AM0LED)更具有驅(qū)動(dòng)電流小和功耗低的優(yōu)勢(shì)，適合于高解析度顯示。
[0003] 不管是IXD顯示裝置還是0LED顯示裝置，其中均設(shè)置有作為控制開(kāi)關(guān)的薄膜晶 體管（Thin Film Transistor，簡(jiǎn)稱TFT)。薄膜晶體管包括非晶硅、多晶硅、氧化物半導(dǎo)體 或有機(jī)薄膜晶體管驅(qū)動(dòng)。其中，非晶硅或有機(jī)TFT的載流子遷移率與驅(qū)動(dòng)電流小，驅(qū)動(dòng)高 亮度有機(jī)電致發(fā)光二極管所需的電壓較高且器件占空間也較大；低溫多晶硅TFT具有高達(dá) 10〇 Cm2/V *s的遷移率，其高電流特性正好符合0LED嚴(yán)格的要求，低操作電壓與高密度的驅(qū) 動(dòng)架構(gòu)使得0LED壽命較長(zhǎng)。同時(shí)，為了克服灰階與面板均勻性所涉及的補(bǔ)償電路，顯示裝 置的同一像素中往往需要多個(gè)TFT，而低溫多晶硅高密度的布局特點(diǎn)，使得高亮度與高畫(huà)質(zhì) 的0LED面板更容易實(shí)現(xiàn)。目前成功商業(yè)化生產(chǎn)的AM0LED絕大部分采用低溫多晶硅TFT的 陣列基板。
[0004] 如圖1所示為現(xiàn)有技術(shù)中低溫多晶硅TFT的陣列基板的結(jié)構(gòu)示意圖，該陣列基板 包括有源層4、柵極7、層間絕緣層8、源極9/漏極10、鈍化層11、導(dǎo)電電極12和像素界定層 13等層結(jié)構(gòu)，該陣列基板的制造工藝過(guò)程中，一般需要多次構(gòu)圖工藝，一次構(gòu)圖工藝對(duì)應(yīng)一 道掩模板（mask，也稱光罩）。該陣列基板的制備方法通常包括如下步驟：
[0005] 在基板1上方形成緩沖層2 ;其后在緩沖層2上方形成非晶硅薄膜（a-Si)，并使得 a-Si結(jié)晶成為多晶硅；而后通過(guò)第一次構(gòu)圖工藝（通常為普通掩模板）形成包括存儲(chǔ)電容 中的一個(gè)極板和有源層4的圖形。利用離子注入工藝進(jìn)行低濃度離子摻雜，在有源層4中 形成薄膜晶體管要求的半導(dǎo)體溝道。
[0006] 在有源層4以及整個(gè)緩沖層2上方形成柵極絕緣層6 ;形成光刻膠，利用第二次構(gòu) 圖工藝形成用于將非晶硅薄膜摻雜形成存儲(chǔ)電容中的一個(gè)極板的光刻膠圖形，采用該光刻 膠圖形作為離子注入的阻擋層，在完成摻雜后去除光刻膠。
[0007] 在柵極絕緣層6上沉積一種或多種低電阻的金屬材料形成柵金屬薄膜，利用第三 次構(gòu)圖工藝形成包括柵極7的圖形。采用柵極7作為離子注入的阻擋層，對(duì)有源層4進(jìn)行 尚子慘雜。
[0008] 在包括柵極7的整個(gè)表面形成第一介質(zhì)薄膜，通過(guò)第四次構(gòu)圖工藝形成層間絕緣 層8以及層間絕緣層8中的源極接觸孔和漏極接觸孔。
[0009] 沉積一種或多種低電阻的金屬材料形成源漏金屬薄膜，通過(guò)第五次構(gòu)圖工藝形成 包括源極9和漏極10的圖形，通過(guò)源極接觸孔和漏極接觸孔與有源層4形成歐姆接觸。采 用快速熱退火或熱處理爐退火，激活有源層4中摻雜的離子，形成有效的導(dǎo)電溝道。
[0010] 在包括源極9和漏極10的整個(gè)表面成第二介質(zhì)薄膜，通過(guò)第六次構(gòu)圖工藝形成包 括鈍化層過(guò)孔的鈍化層11。采用快速熱退火或熱處理爐退火進(jìn)行氫化工藝，修復(fù)有源層4 內(nèi)部和界面的缺陷。在該步驟中，還可以進(jìn)一步在同一次構(gòu)圖工藝中，在鈍化層11的上方 形成具有相同過(guò)孔的有機(jī)平坦化層，形成平坦表面。
[0011] 在完成上一步驟的陣列基板上方形成一層透明導(dǎo)電薄膜，通過(guò)第七次構(gòu)圖工藝形 成導(dǎo)電電極12 ;當(dāng)該陣列基板應(yīng)用于AM0LED時(shí)，可以通過(guò)第八次構(gòu)圖工藝形成圖1中所示 的像素界定層13。
[0012] 綜上所述，至少需要七次構(gòu)圖工藝形成圖1所示的包括低溫多晶硅薄膜晶體管的 陣列基板，導(dǎo)致較長(zhǎng)的工藝時(shí)間和較低的工藝良率，使得陣列基板的制備成本較高。
【發(fā)明內(nèi)容】
[0013] 本發(fā)明所要解決的技術(shù)問(wèn)題是針對(duì)現(xiàn)有技術(shù)中存在的上述不足，提供一種陣列基 板及制備方法和顯示裝置，該陣列基板結(jié)構(gòu)簡(jiǎn)單且緊湊，大大縮短了工藝時(shí)間，提高了工藝 良率，降低了工藝成本。
[0014] 解決本發(fā)明技術(shù)問(wèn)題所采用的技術(shù)方案是該陣列基板，包括薄膜晶體管以及導(dǎo)電 電極，所述薄膜晶體管包括柵極、源極、漏極和有源層，其中，所述源極和所述漏極同層設(shè)置 于所述有源層兩端、且所述源極和所述漏極直接與所述有源層上方至少部分接觸；所述導(dǎo) 電電極直接設(shè)置于所述漏極的上方。
[0015] 優(yōu)選的是，所述薄膜晶體管還包括柵極絕緣層，所述柵極絕緣層設(shè)置于所述源極 和所述漏極與所述柵極之間，其中：
[0016] 所述源極和所述漏極設(shè)置于所述有源層的上方，所述柵極絕緣層設(shè)置于所述源極 和所述漏極的上方，所述柵極設(shè)置于所述柵極絕緣層的上方；所述柵極與所述有源層的投 影至少部分重疊，所述源極和所述漏極與所述柵極的投影至少部分重疊；
[0017] 或者，所述柵極絕緣層設(shè)置于所述柵極的上方，所述有源層設(shè)置于所述柵極絕緣 層的上方，所述源極和所述漏極設(shè)置于所述有源層兩端的上方；所述柵極與所述有源層的 投影至少部分重疊，所述源極和所述漏極與所述柵極的投影至少部分重疊。
[0018] 優(yōu)選的是，所述陣列基板還包括鈍化層，所述導(dǎo)電電極設(shè)置于所述漏極遠(yuǎn)離所述 有源層的上方，所述鈍化層至少局部覆蓋于所述導(dǎo)電電極的上方、且完全覆蓋所述漏極靠 近所述有源層對(duì)應(yīng)的區(qū)域以及所述源極、所述有源層對(duì)應(yīng)的區(qū)域；
[0019] 當(dāng)所述柵極絕緣層設(shè)置于所述源極和所述漏極的上方時(shí)，所述鈍化層和所述柵極 絕緣層對(duì)應(yīng)著未覆蓋所述導(dǎo)電電極的區(qū)域形成像素開(kāi)口；或者，當(dāng)所述柵極絕緣層設(shè)置于 所述源極和所述漏極的下方時(shí)，所述鈍化層對(duì)應(yīng)著未覆蓋所述導(dǎo)電電極的區(qū)域形成像素開(kāi) □。
[0020] 優(yōu)選的是，所述有源層采用低溫多晶硅材料形成。
[0021] 優(yōu)選的是，所述柵極、所述源極和所述漏極采用相同的材料形成，所述柵極、所述 源極和所述漏極為采用鑰、鑰鈮合金、鋁、鋁釹合金、鈦和銅中的任一種形成的單層結(jié)構(gòu)，或 為采用鑰/鋁/鑰、鈦/鋁/鈦形成子層得到的疊層結(jié)構(gòu)，所述柵極、所述源極和所述漏極 的厚度范圍為200-500nm ;
[0022] 所述導(dǎo)電電極采用透明的金屬氧化物形成，金屬氧化物包括氧化銦錫、氧化銦 鋅、氧化錫鋁中的任一種，厚度范圍為20-100nm ;或?yàn)椴捎醚趸熷a/銀/氧化銦錫、氧 化銦鋅/銀形成子層得到的疊層薄膜，氧化銦錫的厚度范圍為10_50nm，銀的厚度范圍為 20_100nm。
[0023] 優(yōu)選的是，還包括交叉設(shè)置的柵線和數(shù)據(jù)線，所述柵線與所述柵極連接，所述柵線 與所述柵極同層設(shè)置、且采用相同的材料形成；所述數(shù)據(jù)線與所述源極連接，所述數(shù)據(jù)線與 所述源極同層設(shè)置、且采用相同的材料形成。
[0024] 一種顯示裝置，包括上述的陣列基板。
[0025] -種陣列基板的制備方法，包括形成薄膜晶體管和導(dǎo)電電極的步驟，形成所述薄 膜晶體管包括形成柵極、源極、漏極和有源層的步驟，其中，所述源極、所述漏極和所述導(dǎo)電 電極采用同一構(gòu)圖工藝形成，所述源極、所述漏極直接形成于所述有源層兩端、且所述源極 和所述漏極直接與所述有源層上方至少部分接觸，所述導(dǎo)電電極直接設(shè)置于所述漏極的上 方。
[0026] 優(yōu)選的是，形成包括所述源極、所述漏極和所述導(dǎo)電電極的圖形的步驟具體包 括：
[0027] 步驟S1):在所述有源層的上方依次連續(xù)形成源漏金屬薄膜、導(dǎo)電薄膜和光刻膠；
[0028] 步驟S2):采用雙色調(diào)掩模工藝對(duì)所述光刻膠進(jìn)行曝光、顯影，其中，雙色調(diào)掩模 工藝采用的掩模板中，對(duì)應(yīng)著形成所述源極和所述漏極未被所述導(dǎo)電電極覆蓋的區(qū)域?yàn)椴?分透光區(qū)，對(duì)應(yīng)著形成所述導(dǎo)電電極的區(qū)域?yàn)椴煌腹鈪^(qū)；
[0029] 步驟S3):通過(guò)刻蝕工藝去除未被所述光刻膠保護(hù)的所述導(dǎo)電薄膜和所述源漏金 屬薄膜，形成包括所述源極和所述漏極的圖形；
[0030] 步驟S4):通過(guò)灰化工藝去除部分透光區(qū)對(duì)應(yīng)的所述光刻膠，通過(guò)刻蝕工藝去除 未被所述光刻膠保護(hù)的所述導(dǎo)電薄膜，形成包括所述導(dǎo)電電極的圖形。
[0031] 優(yōu)選的是，在步驟S1)中，所述源漏金屬薄膜為采用鑰、鑰鈮合金、鋁、鋁釹合金、 鈦和銅中的任一種形成的單層結(jié)構(gòu)，或?yàn)椴捎描€/鋁/鑰、鈦/鋁/鈦形成子層得到的疊 層結(jié)構(gòu)；其中，所述源漏金屬薄膜采用磁控濺射方式形成，所述源漏金屬薄膜的厚度范圍為 200-500nm ；
[0032] 所述導(dǎo)電薄膜為透明的金屬氧化物導(dǎo)電薄膜，金屬氧化物包括氧化銦錫、氧化銦 鋅、氧化錫鋁中的任一種，厚度范圍為20-100nm ;或者，所述導(dǎo)電薄膜為氧化銦錫/銀/氧 化銦錫、氧化銦鋅/銀形成子層得到的疊層薄膜，氧化銦錫薄膜的厚度范圍為10_50nm，銀 薄膜的厚度范圍為20-100nm ;
[0033] 相應(yīng)的，在步驟S3)中，當(dāng)所述源漏金屬薄膜為鑰/鋁/鑰形成子層得到的疊層結(jié) 構(gòu)時(shí)，采用濕法刻蝕方法進(jìn)行刻蝕；當(dāng)所述源漏金屬薄膜為鈦/鋁/鈦形成子層得到的疊層 結(jié)構(gòu)時(shí)，采用電感耦合等離子方法進(jìn)行刻蝕；
[0034] 所述導(dǎo)電薄膜采用濕法刻蝕方法進(jìn)行刻蝕。
[0035] 優(yōu)選的是，該制備方法還包括形成柵極絕緣層的步驟，所述柵極絕緣層形成于所 述源極和所述漏極與所述柵極之間，其中：
[0036] 所述源極和所述漏極形成于所述有源層兩端的上方，所述柵極形成于所述柵極絕 緣層的上方；所述柵極與所述有源層的投影至少部分重疊，所述源極和所述漏極與所述柵 極的投影至少部分重疊；
[0037] 或者，所述柵極絕緣層形成于所述柵極的上方，所述有源層形成于所述柵極絕緣 層的上方，所述源極和所述漏極形成于所述有源層兩端的上方；所述柵極與所述有源層的 投影至少部分重疊，所述源極和所述漏極與所述柵極的投影至少部分重疊。
[0038] 優(yōu)選的是，該制備方法還包括形成鈍化層的步驟，所述導(dǎo)電電極形成于所述漏極 遠(yuǎn)離所述有源層的上方，所述鈍化層至少局部覆蓋于所述導(dǎo)電電極的上方、且完全覆蓋所 述漏極靠近所述有源層對(duì)應(yīng)的區(qū)域以及所述源極、所述有源層對(duì)應(yīng)的區(qū)域；
[0039] 當(dāng)所述柵極絕緣層形成于所述源極和所述漏極的上方時(shí)，所述鈍化層和所述柵極 絕緣層對(duì)應(yīng)著未覆蓋所述導(dǎo)電電極的區(qū)域形成像素開(kāi)口；或者，當(dāng)所述柵極絕緣層形成于 所述源極和所述漏極的下方時(shí)，所述鈍化層對(duì)應(yīng)著未覆蓋所述導(dǎo)電電極的區(qū)域形成像素開(kāi) □。
[0040] 優(yōu)選的是，該制備方法還包括形成存儲(chǔ)電容的圖形的步驟，在形成包括所述源極、 所述漏極和所述導(dǎo)電電極的圖形的步驟之前還包括形成有源層的圖形的步驟，所述存儲(chǔ)電 容中的一個(gè)極板和所述有源層采用同一構(gòu)圖工藝形成。
[0041] 優(yōu)選的是，形成所述存儲(chǔ)電容中的一個(gè)極板和所述有源層的步驟包括：
[0042] 步驟S1):形成一層多晶硅薄膜；
[0043] 步驟S2):形成光刻膠，采用雙色調(diào)掩模工藝對(duì)所述光刻膠進(jìn)行曝光、顯影，其中， 雙色調(diào)掩模工藝采用的掩模板中，對(duì)應(yīng)著形成所述存儲(chǔ)電容中的一個(gè)極板的區(qū)域?yàn)椴糠滞?光區(qū)，對(duì)應(yīng)著形成所述有源層的區(qū)域?yàn)椴煌腹鈪^(qū)；
[0044] 步驟S3):通過(guò)刻蝕工藝去除未被所述光刻膠保護(hù)的所述多晶硅薄膜，形成包括 所述存儲(chǔ)電容中的一個(gè)極板和所述有源層的圖形；
[0045] 步驟S4):通過(guò)灰化工藝去除部分透光區(qū)對(duì)應(yīng)的所述光刻膠，對(duì)所述存儲(chǔ)電容中 的一個(gè)極板進(jìn)行離子摻雜，形成所述存儲(chǔ)電容中的一個(gè)極板和所述有源層。
[0046] 優(yōu)選的是，在步驟S4)中，對(duì)所述存儲(chǔ)電容中的一個(gè)極板進(jìn)行離子摻雜的摻雜離 子為PH 3/H2或B2H6/H2，離子注入劑量在10 14-1016ions/cm2之間，注入能量在10-100KeV之 間。
[0047] 優(yōu)選的是，還包括形成交叉設(shè)置的柵線和數(shù)據(jù)線的步驟，所述柵線與所述柵極連 接，所述柵線與所述柵極同層設(shè)置、且在同一構(gòu)圖工藝中形成；所述數(shù)據(jù)線與所述源極連 接，所述數(shù)據(jù)線與所述源極同層設(shè)置、且在同一構(gòu)圖工藝中形成。
[0048] 本發(fā)明的有益效果是：通過(guò)陣列基板的層結(jié)構(gòu)的改進(jìn)，使用臺(tái)階式光刻膠工藝在 一次構(gòu)圖工藝中完成多個(gè)層結(jié)構(gòu)的制備，減少了構(gòu)圖工藝的次數(shù)（通過(guò)四次構(gòu)圖工藝完成 整個(gè)陣列基板的制備），減少了陣列基板制造工藝過(guò)程中的曝光次數(shù)，從而降低了陣列基板 的工序復(fù)雜度，在縮短制造工藝時(shí)間的同時(shí)提升工藝良率和降低工藝成本；
[0049] 同時(shí)，該陣列基板中，用于形成源極和漏極的源漏金屬薄膜與用于形成導(dǎo)電電極 的導(dǎo)電薄膜通過(guò)連續(xù)沉積方式形成；采用雙色調(diào)掩模板，通過(guò)一次構(gòu)圖工藝同時(shí)形成源極 及數(shù)據(jù)線、漏極、導(dǎo)電電極，源極和漏極直接與有源層接觸，導(dǎo)電電極直接與漏極接觸，而無(wú) 需像現(xiàn)有技術(shù)那樣需要通過(guò)過(guò)孔接觸，進(jìn)一步簡(jiǎn)化了陣列基板的結(jié)構(gòu)，能更好地保證陣列 基板的緊湊性，保證陣列基板中各層結(jié)構(gòu)的良好接觸，也相應(yīng)地簡(jiǎn)化了陣列基板的結(jié)構(gòu)和 相應(yīng)的制備工藝；
[0050] 尤其是在0LED顯示裝置中，鈍化層還直接形成了像素限定層，同時(shí)充當(dāng)了鈍化 層、平坦化層和像素界定層三者的作用，進(jìn)一步簡(jiǎn)化了陣列基板的結(jié)構(gòu)和相應(yīng)的制備工藝。
【專利附圖】
【附圖說(shuō)明】
[0051] 圖1為現(xiàn)有技術(shù)中包括低溫多晶硅薄膜晶體管的陣列基板的結(jié)構(gòu)示意圖；
[0052] 圖2為本發(fā)明實(shí)施例1中陣列基板的結(jié)構(gòu)示意圖；
[0053] 圖3A-圖3G為制備圖2中陣列基板時(shí)各步驟的結(jié)構(gòu)示意圖，其中：
[0054] 圖3A為采用第一次構(gòu)圖工藝形成有源層的結(jié)構(gòu)示意圖；
[0055] 圖3B為第二次構(gòu)圖工藝中對(duì)光刻膠第一次光刻后的結(jié)構(gòu)示意圖；
[0056] 圖3C為第二次構(gòu)圖工藝中第一次刻蝕后形成源極和漏極的結(jié)構(gòu)示意圖；
[0057] 圖3D為第二次構(gòu)圖工藝中對(duì)光刻膠灰化后的結(jié)構(gòu)示意圖；
[0058] 圖3E為第二次構(gòu)圖工藝中第二次刻蝕后形成導(dǎo)電電極的結(jié)構(gòu)示意圖；
[0059] 圖3F為第三次構(gòu)圖工藝形成柵極的結(jié)構(gòu)示意圖；
[0060] 圖3G為第四次構(gòu)圖工藝形成鈍化層的結(jié)構(gòu)示意圖；
[0061] 圖4為本發(fā)明實(shí)施例2中陣列基板的結(jié)構(gòu)示意圖；
[0062] 圖5A-圖5G為制備圖4中陣列基板時(shí)各步驟的結(jié)構(gòu)示意圖，其中：
[0063] 圖5A為采用第一次構(gòu)圖工藝形成柵極的結(jié)構(gòu)示意圖；
[0064] 圖5B為第二次構(gòu)圖工藝形成有源層的結(jié)構(gòu)示意圖；
[0065] 圖5C為第三次構(gòu)圖工藝中對(duì)光刻膠第一次光刻后的結(jié)構(gòu)示意圖；
[0066] 圖為第三次構(gòu)圖工藝中第一次刻蝕后形成源極和漏極的結(jié)構(gòu)示意圖；
[0067] 圖5E為第三次構(gòu)圖工藝中對(duì)光刻膠灰化后的結(jié)構(gòu)示意圖；
[0068] 圖5F為第三次構(gòu)圖工藝中第二次刻蝕后形成導(dǎo)電電極的結(jié)構(gòu)示意圖；
[0069] 圖5G為第四次構(gòu)圖工藝形成鈍化層的結(jié)構(gòu)示意圖；
[0070] 附圖標(biāo)記中：
[0071] 1、基板；2、緩沖層；4、有源層；5a、厚度較大的光刻膠；5b、厚度較小的光刻膠；6、 柵極絕緣層；7、柵極；8、層間絕緣層；9、源極；9a、源漏金屬薄膜；10、漏極；11、鈍化層；12、 導(dǎo)電電極；12a、導(dǎo)電薄膜；13-像素限定層。
【具體實(shí)施方式】
[0072] 為使本領(lǐng)域技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖和具體實(shí)施方 式對(duì)本發(fā)明陣列基板及制備方法和顯示裝置作進(jìn)一步詳細(xì)描述。
[0073] 實(shí)施例1 :
[0074] 本實(shí)施例提供一種陣列基板，該陣列基板包括薄膜晶體管以及導(dǎo)電電極，如圖2 所示，薄膜晶體管包括柵極7、源極9、漏極10和有源層4,源極9和漏極10同層設(shè)置于有源 層4兩端、且源極9和漏極10直接與有源層4上方至少部分接觸；導(dǎo)電電極12直接設(shè)置于 漏極10的上方。
[0075] 該薄膜晶體管還包括柵極絕緣層6,柵極絕緣層6設(shè)置于源極9和漏極10與柵極 7之間，其中：源極9和漏極10設(shè)置于有源層4兩端的上方，柵極絕緣層設(shè)置于源極9和漏 極10的上方，柵極7設(shè)置于柵極絕緣層6的上方；柵極7與有源層4的投影至少部分重疊， 源極9和漏極10與柵極7的投影至少部分重疊。即本實(shí)施例陣列基板的薄膜晶體管為頂 柵型，從基板1向上的各層依次為緩沖層2、有源層4、同層設(shè)置的源極9和漏極10、柵極絕 緣層6、柵極7,其中源極9和漏極10同層直接（而無(wú)需圖1中所示的層間絕緣層8中的源 極接觸孔和漏極接觸孔）設(shè)置于有源層4兩端的上方，具有更好的接觸效果。
[0076] 這里應(yīng)該理解的是，在本發(fā)明中，"同層"指的是采用同一成膜工藝形成用于形成 特定圖形的膜層，然后利用同一掩模板通過(guò)一次構(gòu)圖工藝形成的層結(jié)構(gòu)；根據(jù)特定圖形的 不同，一次構(gòu)圖工藝可能包括多次曝光、顯影或刻蝕工藝，而形成的層結(jié)構(gòu)中的特定圖形可 以是連續(xù)的也可以是不連續(xù)的，這些特定圖形還可能處于不同的高度或者具有不同的厚 度。
[0077] 為了更好地保護(hù)薄膜晶體管和導(dǎo)電電極，陣列基板還包括鈍化層11，導(dǎo)電電極12 設(shè)置于漏極10遠(yuǎn)離有源層4的上方，鈍化層11至少局部覆蓋于導(dǎo)電電極12的上方、且完 全覆蓋漏極10靠近有源層4對(duì)應(yīng)的區(qū)域以及源極9、有源層4對(duì)應(yīng)的區(qū)域。在本實(shí)施例的 頂柵型陣列基板中，所述柵極絕緣層6設(shè)置于所述源極9和所述漏極10的上方，所述鈍化 層11和所述柵極絕緣層6對(duì)應(yīng)著未覆蓋所述導(dǎo)電電極12的區(qū)域形成像素開(kāi)口；相應(yīng)的，在 IXD顯示裝置中，導(dǎo)電電極12為像素電極；在0LED顯示裝置中，鈍化層11還同時(shí)充當(dāng)平坦 化層和像素界定層的作用，未被鈍化層11覆蓋的導(dǎo)電電極12為有機(jī)電致發(fā)光二極管的陽(yáng) 極。
[0078] 在本實(shí)施例中，有源層4采用低溫多晶硅材料形成。采用低溫多晶硅材料形成有 源層4,使得薄膜晶體管具有較高的遷移率，獲得較佳的電流特性，能保證0LED的較佳性能 和較長(zhǎng)壽命。
[0079] 優(yōu)選的是，柵極7、源極9和漏極10采用相同的材料形成，柵極7、源極9和漏 極10為采用鑰、鑰鈮合金、鋁、鋁釹合金、鈦和銅中的任一種形成的單層結(jié)構(gòu)，或?yàn)椴捎描€ /鋁/鑰、鈦/鋁/鈦形成子層得到的疊層結(jié)構(gòu)，柵極7、源極9和漏極10的厚度范圍為 200-500nm。同時(shí)，導(dǎo)電電極12采用透明的金屬氧化物形成，金屬氧化物包括氧化銦錫、氧 化銦鋅、氧化錫鋁中的任一種，厚度范圍為20-100nm ;或?yàn)椴捎醚趸熷a/銀/氧化銦錫、 氧化銦鋅/銀形成子層得到的疊層薄膜，氧化銦錫的厚度范圍為10_50nm，銀的厚度范圍為 20_100nm。
[0080] 相應(yīng)的，本實(shí)施例還提供一種陣列基板的制備方法，包括形成薄膜晶體管和導(dǎo)電 電極的步驟，形成薄膜晶體管包括形成柵極、源極、漏極和有源層的步驟，其中，源極、漏極 和導(dǎo)電電極采用同一構(gòu)圖工藝形成，源極、漏極直接形成于有源層兩端、且源極和漏極直接 與有源層上方至少部分接觸，導(dǎo)電電極直接設(shè)置于漏極的上方。
[0081] 在本實(shí)施例的陣列基板中，為了保證足夠的像素充電時(shí)間，陣列基板中通常還包 括存儲(chǔ)電容（storage Capacitor,簡(jiǎn)稱Cs)，該存儲(chǔ)電容Cs包括兩個(gè)極板，其中一個(gè)極板與 有源層4同層形成，另一個(gè)極板與柵極7同層形成。相應(yīng)的，該制備方法還包括形成存儲(chǔ)電 容Cs的圖形的步驟，在形成包括源極9、漏極10和導(dǎo)電電極12的圖形的步驟之前還包括形 成有源層4的圖形的步驟，存儲(chǔ)電容Cs中的一個(gè)極板和有源層4采用同一構(gòu)圖工藝形成。 [0082] 同時(shí)，為了實(shí)現(xiàn)驅(qū)動(dòng)電路對(duì)多個(gè)像素電路中薄膜晶體管的控制，該陣列基板中包 括交叉設(shè)置的柵線和數(shù)據(jù)線（圖2中未示出），柵線與柵極7相連接且同層設(shè)置，柵線用 于傳送掃描信號(hào)；數(shù)據(jù)線與源極9相連接且同層設(shè)置，數(shù)據(jù)線用于傳送圖像顯示信號(hào)。相 應(yīng)的，陣列基板的制備方法還包括形成交叉設(shè)置的柵線和數(shù)據(jù)線的步驟，柵線與柵極連接， 數(shù)據(jù)線與源極連接，柵線與柵極同層設(shè)置、且在同一構(gòu)圖工藝中形成，數(shù)據(jù)線與源極同層設(shè) 置、且在同一構(gòu)圖工藝中形成。
[0083] 在闡述具體制備方法之前，應(yīng)該理解，在本發(fā)明中，構(gòu)圖工藝，可只包括光刻工藝， 或，包括光刻工藝以及刻蝕步驟，同時(shí)還可以包括打印、噴墨等其他用于形成預(yù)定圖形的工 藝；光刻工藝，是指包括成膜、曝光、顯影等工藝過(guò)程的利用光刻膠、掩模板、曝光機(jī)等形成 圖形的工藝?？筛鶕?jù)本發(fā)明中所形成的結(jié)構(gòu)選擇相應(yīng)的構(gòu)圖工藝。
[0084] 下面以圖2所示的包含低溫多晶硅薄膜晶體管的陣列基板的結(jié)構(gòu)作為示例，參照 圖3A-圖3G說(shuō)明本實(shí)施例中陣列基板的制備方法。
[0085] 步驟S1):采用第一次構(gòu)圖工藝，形成包括有源層4和存儲(chǔ)電容Cs中的一個(gè)極板 的圖形。即在基板上連續(xù)沉積緩沖層和非晶硅薄膜，通過(guò)激光退火形成多晶硅薄膜，通過(guò)一 次光刻工藝在基板上同時(shí)形成多晶硅層和摻雜多晶硅層。在多晶硅薄膜構(gòu)圖工藝中，使用 雙色調(diào)掩模板光刻工藝，形成兩種不同厚度的臺(tái)階式光刻膠，首先進(jìn)行多晶硅刻蝕工藝形 成多晶硅有源層和多晶硅存儲(chǔ)電容中的一個(gè)極板；然后去除較薄的光刻膠，而保留較厚的 光刻膠作為多晶硅有源層的離子注入阻擋層，進(jìn)行離子注入形成多晶硅存儲(chǔ)電容，將現(xiàn)有 技術(shù)中多晶娃刻蝕和存儲(chǔ)電容中的一個(gè)極板摻雜兩次光刻工藝合二為一。具體包括：
[0086] 首先，對(duì)基板1進(jìn)行初始清洗以清除基板1表面的雜質(zhì)粒子，然后采用 PECVD (Plasma Enhanced Chemical Vapor Deposition，等離子體增強(qiáng)化學(xué)氣相沉積法）在 基板1的表面沉積一層氮化硅SiN薄膜和二氧化硅Si02薄膜作為緩沖層2,如圖3A所示。 其中，作為緩沖層2的SiN的厚度范圍為50-100nm，Si0 2的厚度范圍為100-400nm。其中， 形成緩沖層2的SiN薄膜具有很強(qiáng)的擴(kuò)散阻擋特性，可以抑制基板（通常為玻璃）中少量 的堿金屬離子和Na、K金屬離子對(duì)于多晶硅薄膜的影響。Si0 2薄膜與多晶硅薄膜具有優(yōu)良 的界面，可以防止SiN薄膜缺陷對(duì)多晶硅薄膜質(zhì)量的損害。
[0087] 然后，在緩沖層2的上方形成存儲(chǔ)電容Cs中的一個(gè)極板和有源層4。具體的，形成 存儲(chǔ)電容Cs中的一個(gè)極板和有源層4的步驟包括：
[0088] 步驟S11):形成一層多晶硅薄膜。
[0089] 在該步驟中，采用PECVD連續(xù)沉積一層厚度范圍在40-100nm之間的非晶硅a-Si 薄膜，采用熱處理爐對(duì)a-Si薄膜進(jìn)行脫氫工藝處理，以防止結(jié)晶過(guò)程中的氫爆；接著進(jìn)行 a-Si結(jié)晶工藝，可以采用激光退火結(jié)晶、金屬誘導(dǎo)結(jié)晶、固相結(jié)晶等方法，形成多晶硅薄膜； 然后采用稀釋的氫氟酸對(duì)多晶硅薄膜進(jìn)行清洗，降低多晶硅薄膜的表面粗糙度，以便減少 薄膜晶體管界面的缺陷。
[0090] 步驟S12):形成光刻膠，采用雙色調(diào)掩模工藝對(duì)光刻膠進(jìn)行曝光、顯影，其中，雙 色調(diào)掩模工藝采用的掩模板中，對(duì)應(yīng)著形成存儲(chǔ)電容Cs中的一個(gè)極板的區(qū)域?yàn)椴糠滞腹?區(qū)，對(duì)應(yīng)著形成有源層4的區(qū)域?yàn)椴煌腹鈪^(qū)。
[0091] 在該步驟中，在多晶硅薄膜表面形成一層光刻膠，采用一種雙色調(diào)掩模板在多晶 硅薄膜表面形成兩種不同厚度的光刻膠，厚度較大的光刻膠對(duì)應(yīng)的多晶硅薄膜區(qū)域形成有 源層4,厚度較小的光刻膠對(duì)應(yīng)的多晶硅薄膜區(qū)域形成存儲(chǔ)電容Cs中的一個(gè)極板。其中，雙 色調(diào)掩模板可以是半色調(diào)（Half-tone mask)掩模板或灰色調(diào)掩模板（Gray-tone mask)，厚 度較大的光刻膠的厚度范圍在1-3微米之間，厚度較小的光刻膠的厚度范圍在0. 5-1微米 之間。
[0092] 步驟S13):通過(guò)刻蝕工藝去除未被光刻膠保護(hù)的多晶硅薄膜，形成包括存儲(chǔ)電容 Cs中的一個(gè)極板和有源層4的圖形。
[0093] 在該步驟中，使用CF4/02、CHF3/0 2或者SF6/02等混合氣體，通過(guò)等離子體或者電感 耦合等離子方法進(jìn)行多晶硅薄膜的刻蝕，去除未被光刻膠保護(hù)的多晶硅薄膜，形成包括有 源層4和存儲(chǔ)電容Cs中的一個(gè)極板（圖2和圖3A中均未示出存儲(chǔ)電容Cs)的圖形。
[0094] 步驟S14):通過(guò)灰化工藝去除部分透光區(qū)對(duì)應(yīng)的光刻膠，對(duì)存儲(chǔ)電容Cs中的一個(gè) 極板進(jìn)行離子摻雜，形成存儲(chǔ)電容Cs中的一個(gè)極板和有源層4。
[0095] 在該步驟中，使用等離子體灰化工藝去除厚度較小的光刻膠，保留厚度較大的光 刻膠（此時(shí)其厚度也相應(yīng)減小，形成了厚度減小的光刻膠），并以該光刻膠作為離子注入阻 擋層。然后使用離子注入或者離子云注入的方法，對(duì)存儲(chǔ)電容Cs中的一個(gè)極板進(jìn)行離子摻 雜，摻雜離子一般為PH3/H 2或B2H6/H2，離子注入劑量在1014-10 16ions/cm2之間，注入能量在 ΙΟ-lOOKeV之間。完成離子注入后，使用等離子體刻蝕機(jī)或者剝離機(jī)去除殘留的光刻膠，形 成如圖3A所示的有源層4和存儲(chǔ)電容Cs中的一個(gè)極板，通過(guò)快速熱退火工藝，激活摻雜離 子，增強(qiáng)多晶硅薄膜的導(dǎo)電特性。
[0096] 在本實(shí)施例中，有源層4可以進(jìn)行離子摻雜也可以不進(jìn)行離子摻雜。在對(duì)有源層4 進(jìn)行離子摻雜時(shí)，一般在形成多晶硅薄膜以后進(jìn)行摻雜，對(duì)多晶硅薄膜的整體進(jìn)行摻雜，不 需要掩模板（mask)的阻擋。這是因?yàn)橛性磳?的離子摻雜（即溝道區(qū)的離子摻雜）是低 劑量的低濃度摻雜，不會(huì)影響有源層4以外的多晶硅薄膜。
[0097] 步驟S2):采用第二次構(gòu)圖工藝，形成包括源極9、漏極10和導(dǎo)電電極12的圖形， 即在有源層4上連續(xù)形成源漏金屬薄膜和導(dǎo)電薄膜，使用雙色調(diào)掩模板光刻工藝，形成兩 種不同厚度的臺(tái)階式光刻膠，連續(xù)刻蝕暴露的導(dǎo)電薄膜和源漏金屬薄膜，形成包括源極及 數(shù)據(jù)線和漏極的圖形；然后去除較薄的光刻膠，刻蝕去除源極及數(shù)據(jù)線、漏極上方對(duì)應(yīng)的暴 露出的導(dǎo)電薄膜，再去除光刻膠，形成包括導(dǎo)電電極的圖形。具體包括：
[0098] 步驟S21):在有源層4的上方依次連續(xù)形成源漏金屬薄膜9a、導(dǎo)電薄膜12a和光 刻膠。
[0099] 在該步驟中，首先，采用磁控濺射方法在有源層4上方形成一層厚度為200-500nm 的源漏金屬薄膜9a，該源漏金屬薄膜9a為采用鑰Mo、鑰鈮合金、鋁A1、鋁釹合金AINd、鈦Ti 和銅Cu中的任一種形成的單層結(jié)構(gòu)，或?yàn)椴捎描€Mo/鋁A1/鑰Mo、鈦Ti/鋁A1/鈦Ti形成 子層得到的疊層結(jié)構(gòu)。
[0100] 接著，采用磁控濺射方法在源漏金屬薄膜9a上方形成一層透明的導(dǎo)電薄膜12a。 導(dǎo)電薄膜12a為采用金屬氧化物形成的單層結(jié)構(gòu)，金屬氧化物包括氧化銦錫（ΙΤ0)、氧化銦 鋅（ΙΖ0)、氧化錫鋁（ΖΤ0)中的任一種，厚度范圍為20-100nm ;或者，導(dǎo)電薄膜12a為氧化銦 錫ΙΤ0/銀Ag/氧化銦錫ΙΤ0、氧化銦鋅ΙΖ0/銀Ag形成子層得到的疊層薄膜，氧化銦錫薄 膜的厚度范圍為10_50nm，銀薄膜的厚度范圍為20-100nm。其中，當(dāng)包含該低溫多晶硅薄膜 晶體管的陣列基板使用于底發(fā)射AM0LED顯示裝置中的時(shí)候，導(dǎo)電薄膜12a -般由氧化銦錫 (ΙΤ0)、氧化銦鋅（ΙΖ0)、氧化錫鋁（ΖΤ0)等金屬氧化物形成；當(dāng)包含該低溫多晶硅薄膜晶體 管的陣列基板使用于頂發(fā)射AM0LED顯示裝置中的時(shí)候，導(dǎo)電薄膜12a -般為IT0/Ag/IT0、 IZ0/Ag等復(fù)合薄膜。
[0101] 步驟S22):采用雙色調(diào)掩模工藝對(duì)光刻膠進(jìn)行曝光、顯影，其中，雙色調(diào)掩模工藝 采用的掩模板中，對(duì)應(yīng)著形成源極和漏極未被導(dǎo)電電極覆蓋的區(qū)域?yàn)椴糠滞腹鈪^(qū)，對(duì)應(yīng)著 形成導(dǎo)電電極的區(qū)域?yàn)椴煌腹鈪^(qū)。
[0102] 如圖3B所示，在該步驟中，使用一種雙色調(diào)掩模板在導(dǎo)電薄膜12a表面形成兩種 不同厚度的光刻膠（即厚度較大的光刻膠5a和厚度較小的光刻膠5b)，厚度較大的光刻膠 5a對(duì)應(yīng)形成導(dǎo)電電極12的區(qū)域，厚度較小的光刻膠5b對(duì)應(yīng)形成源極9及數(shù)據(jù)線和漏極10 的區(qū)域。其中，雙色調(diào)掩模板可以是半色調(diào)掩模板（Half-tone mask)或者灰色調(diào)掩模板 (Gray-tone mask)，厚度較大的光刻膠5a的厚度范圍在1-3微米之間，厚度較小的光刻膠 5b的厚度范圍在0. 5-1微米之間。
[0103] 步驟S23):通過(guò)刻蝕工藝去除未被光刻膠保護(hù)的導(dǎo)電薄膜和源漏金屬薄膜，形成 包括源極和漏極的圖形。
[0104] 如圖3C所示，在該步驟中，通過(guò)刻蝕工藝去除未被光刻膠保護(hù)的導(dǎo)電薄膜12a和 源漏金屬薄膜9a，形成包括源極9及數(shù)據(jù)線和漏極10的圖形。其中，導(dǎo)電薄膜12a的刻蝕 工藝一般采用濕法刻蝕方法，源漏金屬薄膜9a的刻蝕工藝可以是濕法刻蝕，也可以是干法 刻蝕方法，例如采用濕法刻蝕方法刻蝕去除Mo/Al/Mo形成子層得到的疊層結(jié)構(gòu)的金屬薄 膜，采用CC1 2/BC13和CF4/02等混合氣體的電感耦合等離子方法刻蝕去除Ti/Al/Ti形成子 層得到的疊層結(jié)構(gòu)的金屬薄膜。濕法刻蝕方法的優(yōu)點(diǎn)在于容易形成側(cè)壁平緩、坡度角較小 的側(cè)面，干法刻蝕方法的優(yōu)點(diǎn)在于容易形成關(guān)鍵尺寸較小、尺寸控制精確的圖形。
[0105] 步驟S24):通過(guò)灰化工藝去除部分透光區(qū)對(duì)應(yīng)的光刻膠，通過(guò)刻蝕工藝去除未被 光刻膠保護(hù)的導(dǎo)電薄膜，形成包括導(dǎo)電電極的圖形。
[0106] 如圖3D所示，在該步驟中，通過(guò)等離子體灰化工藝去除厚度較小的光刻膠5b，而 保留厚度較大的光刻膠5a(此時(shí)其厚度也相應(yīng)減小，形成了厚度減小的光刻膠，在圖3D中 標(biāo)識(shí)為5b)作為刻蝕阻擋層。如圖3E所示，刻蝕去除對(duì)應(yīng)形成源極9及數(shù)據(jù)線、漏極10的 未被光刻膠保護(hù)的導(dǎo)電薄膜12a，進(jìn)而剝離殘留的厚度較小的光刻膠5b，形成包括導(dǎo)電電 極12的圖形。
[0107] 在該步驟中，用于形成源極9和漏極10的源漏金屬薄膜9a與用于形成導(dǎo)電電極 12的導(dǎo)電薄膜12a通過(guò)連續(xù)沉積方式形成；采用雙色調(diào)掩模板，通過(guò)一次構(gòu)圖工藝同時(shí)形 成源極9及數(shù)據(jù)線、漏極10、導(dǎo)電電極12,源極9和漏極10直接與有源層4接觸，而無(wú)需像 現(xiàn)有技術(shù)那樣需要通過(guò)層間絕緣層8的源極接觸孔和漏極接觸孔接觸；同時(shí)，導(dǎo)電電極12 直接與漏極10接觸，而無(wú)需像現(xiàn)有技術(shù)那樣需要通過(guò)鈍化層11的過(guò)孔接觸，簡(jiǎn)化了陣列基 板的結(jié)構(gòu)，能更好地保證陣列基板的緊湊性，保證陣列基板中各層結(jié)構(gòu)的良好接觸，也相應(yīng) 地簡(jiǎn)化了陣列基板的制備工藝。
[0108] 其中，源極9與漏極10不需要通過(guò)絕緣薄膜的過(guò)孔，而直接與多晶硅薄膜接觸，其 優(yōu)勢(shì)是消除了形成絕緣薄膜過(guò)孔時(shí)刻蝕工藝可能產(chǎn)生的工藝不良。因?yàn)?，絕緣薄膜一般由 氧化硅Si0 2和氮化硅SiN組成，使用等離子體刻蝕形成絕緣薄膜過(guò)孔的刻蝕氣體也會(huì)使其 下方的多晶硅薄膜被刻蝕去除一部分，從而造成多晶硅有源層4的厚度變薄，引起薄膜晶 體管的特性惡化。
[0109] 步驟S3):采用第三次構(gòu)圖工藝，形成包括柵極絕緣層和柵極的圖形，柵極絕緣層 形成于源極和漏極與柵極之間。即在源極及數(shù)據(jù)線、漏極和導(dǎo)電電極上方形成一層?xùn)艠O絕 緣層，在柵極絕緣層上沉積一層?xùn)沤饘俦∧?，通過(guò)光刻工藝形成包括柵極及柵線的圖形，柵 極與有源層的投影至少部分重疊，源極和漏極與柵極的投影至少部分重疊。具體包括： [0110] 如圖3F所示，首先使用PECVD方法在有源層4、源極9、漏極10和導(dǎo)電電極12上 方形成柵極絕緣層6,該柵極絕緣層6 -般為厚度范圍在30-100nm之間的Si02和厚度范圍 在20-100nm之間的SiN兩層薄膜，其中Si0 2薄膜為底層，SiN薄膜為頂層。
[0111] 然后，使用磁控濺射在柵極絕緣層6上方形成一層厚度范圍為200-500nm的柵金 屬薄膜，該柵金屬薄膜可以是Al、Cu、Mo、Ti、AINd金屬材料，也可以是Mo/Al/Mo、Ti/Al/Ti 等多層金屬薄膜。通過(guò)一次構(gòu)圖工藝去除部分柵金屬薄膜，形成包括柵極7及與其相連的 柵線的圖形。其中，對(duì)柵金屬薄膜的刻蝕工藝可以是濕法刻蝕方法，也可以是干法刻蝕方法 如電感耦合等離子體刻蝕方法，與前述刻蝕源漏金屬薄膜9a形成源極9和漏極10的刻蝕 方法類似。
[0112] 步驟S4):采用第四次構(gòu)圖工藝，形成包括鈍化層11的圖形。即在柵極上方形成 一層無(wú)機(jī)絕緣薄膜，通過(guò)光刻工藝形成鈍化層，將鈍化層的開(kāi)口作為像素開(kāi)口，最終完成陣 列基板的制作。其中，導(dǎo)電電極形成于漏極遠(yuǎn)離有源層的上方，鈍化層至少局部覆蓋于導(dǎo)電 電極的上方、且完全覆蓋漏極靠近有源層對(duì)應(yīng)的區(qū)域以及源極、有源層對(duì)應(yīng)的區(qū)域。具體包 括：
[0113] 如圖3G所示，使用PECVD方法在柵極7和柵極絕緣層6上方形成一層無(wú)機(jī)絕緣薄 膜形成鈍化層薄膜，該鈍化層薄膜一般是厚度范圍為200-500nm的含氫的SiN薄膜。接著， 進(jìn)行快速熱退火或者熱處理爐退火工藝，利用鈍化層薄膜和柵極絕緣層6中的SiN薄膜，實(shí) 現(xiàn)多晶硅薄膜內(nèi)部以及多晶硅薄膜與310 2薄膜界面的氫化，鈍化體缺陷和界面缺陷，提高 多晶硅薄膜的晶體管特性。
[0114] 然后，使用等離子體或者電感耦合等離子方法進(jìn)行鈍化層薄膜的刻蝕，刻蝕深度 以暴露導(dǎo)電電極12的頂面為刻蝕終點(diǎn)，形成包括鈍化層11的圖形。其中，優(yōu)先使用選擇比 高和各向異性好的電感耦合等離子方法進(jìn)行刻蝕，例如通過(guò)使用SF 6/02/He氣體實(shí)現(xiàn)鈍化 層11對(duì)應(yīng)著導(dǎo)電電極12的刻蝕，完成陣列基板的制作。
[0115] 在本實(shí)施例的陣列基板中，如圖3G所示，在形成鈍化層11的圖形的同時(shí)，還可以 同時(shí)去除柵極絕緣層6對(duì)應(yīng)著導(dǎo)電電極12的部分，使得鈍化層11和柵極絕緣層6對(duì)應(yīng)著未 覆蓋導(dǎo)電電極的區(qū)域形成像素開(kāi)口，在IXD顯示裝置中，導(dǎo)電電極12為像素電極；在0LED 顯示裝置中，鈍化層11與柵極絕緣層6共同構(gòu)成像素界定層，未被鈍化層11與柵極絕緣層 6覆蓋的導(dǎo)電電極12為有機(jī)電致發(fā)光二極管的陽(yáng)極。即在AM0LED顯示裝置中，該步驟中形 成的鈍化層11還同時(shí)起到作為像素界定層的作用，能提供多個(gè)子像素區(qū)域的界定和隔離， 形成AM0LED有機(jī)材料蒸鍍的擋層。換言之，鈍化層11同時(shí)充當(dāng)了現(xiàn)有技術(shù)中鈍化層、平坦 化層和像素界定層三者的作用，簡(jiǎn)化了陣列基板的層結(jié)構(gòu)，也相應(yīng)地簡(jiǎn)化了陣列基板的制 備工藝。
[0116] 具體的，使用氮化硅SiN等無(wú)機(jī)絕緣薄膜同時(shí)作為鈍化層、平坦化層和像素界定 層，不僅可以簡(jiǎn)化陣列基板的結(jié)構(gòu)和減少制備工藝步驟，而且能夠降低工藝不良。因?yàn)?，現(xiàn) 有的包含低溫多晶硅薄膜晶體管的陣列基板通常使用亞克力或聚酰亞胺等有機(jī)材料作為 平坦化層和像素界定層，容易在成膜和顯影工藝過(guò)程中產(chǎn)生有機(jī)材料的殘留，導(dǎo)致柵極表 面或者導(dǎo)電電極表面污染，引起接觸電阻增大和薄膜晶體管特性下降、驅(qū)動(dòng)電流下降和發(fā) 光效率降低等一系列問(wèn)題。而在本實(shí)施例中，直接使用無(wú)機(jī)絕緣薄膜作為平坦化層和像素 界定層，通過(guò)等離子體刻蝕方法形成像素開(kāi)口作為像素區(qū)，可以完全去除暴露的無(wú)機(jī)絕緣 薄膜，而不產(chǎn)生殘留；同時(shí)，由于無(wú)機(jī)絕緣薄膜與形成柵極的柵金屬薄膜以及形成導(dǎo)電電極 的氧化物導(dǎo)電薄膜的刻蝕選擇比高，也不會(huì)發(fā)生導(dǎo)電電極的過(guò)刻。
[0117] 本實(shí)施例的陣列基板，通過(guò)頂柵型低溫多晶硅薄膜晶體管的陣列基板的層結(jié)構(gòu)的 改進(jìn)，減少了構(gòu)圖工藝的次數(shù)（通過(guò)四次構(gòu)圖工藝完成整個(gè)陣列基板的制備），從而達(dá)到提 升工藝良率和降低工藝成本的目的。該陣列基板的制備方法中：（1)使用臺(tái)階式光刻膠工 藝，通過(guò)一次構(gòu)圖工藝形成存儲(chǔ)電容中的一個(gè)極板、有源層的圖形；(2)使用臺(tái)階式光刻膠 工藝，通過(guò)一次構(gòu)圖工藝形成源極及數(shù)據(jù)線、漏極、導(dǎo)電電極的圖形，并使源極和漏極無(wú)需 通過(guò)接觸孔直接接觸有源層、導(dǎo)電電極無(wú)需通過(guò)過(guò)孔直接接觸漏極，減少了陣列基板制造 工藝過(guò)程中的曝光次數(shù)，從而降低了陣列基板的工序復(fù)雜度，在縮短制造工藝時(shí)間的同時(shí) 提升工藝良率和降低工藝成本；（3)鈍化層還兼具平坦層和像素限定層的功能，進(jìn)一步簡(jiǎn) 化了陣列基板的層結(jié)構(gòu)，也相應(yīng)地簡(jiǎn)化了陣列基板的制備工藝。
[0118] 本實(shí)施例提供的陣列基板的制備方法，尤其適用于有機(jī)電致發(fā)光二極管顯示裝置 中包含低溫多晶硅薄膜晶體管的陣列基板（LTPS-AM0LED)的制造。
[0119] 實(shí)施例2
[0120] 本實(shí)施例提供一種陣列基板，該陣列基板包括薄膜晶體管以及導(dǎo)電電極，如圖4 所示，薄膜晶體管包括柵極7、源極9、漏極10和有源層4,源極9和漏極10同層設(shè)置于有源 層4兩端、且源極9和漏極10直接與有源層4上方至少部分接觸；導(dǎo)電電極12直接設(shè)置于 漏極10的上方。
[0121] 該薄膜晶體管還包括柵極絕緣層6,柵極絕緣層6設(shè)置于源極9和漏極10與柵極 7之間，其中：柵極絕緣層6設(shè)置于柵極7的上方，有源層4設(shè)置于柵極絕緣層6的上方，源 極9和漏極10設(shè)置于有源層4兩端的上方；柵極7與有源層4的投影至少部分重疊，源極 9和漏極10與柵極7的投影至少部分重疊。即本實(shí)施例陣列基板的薄膜晶體管為底柵型， 從基板1向上的各層依次為緩沖層2、柵極7、柵極絕緣層6、有源層4、同層設(shè)置的源極9和 漏極10,其中源極9和漏極10同層直接（而無(wú)需圖1中所示的層間絕緣層8中的源極接觸 孔和漏極接觸孔）設(shè)置于有源層4兩端的上方，具有更好的接觸效果。
[0122] 為了更好地保護(hù)薄膜晶體管和導(dǎo)電電極，陣列基板還包括鈍化層11，導(dǎo)電電極12 設(shè)置于漏極10遠(yuǎn)離有源層4的上方，鈍化層11至少局部設(shè)置于漏極10的上方、且完全覆 蓋漏極10靠近有源層4對(duì)應(yīng)的區(qū)域以及源極9、有源層4對(duì)應(yīng)的區(qū)域。在本實(shí)施例的底柵 型陣列基板中，所述柵極絕緣層6設(shè)置于所述源極9和所述漏極10的下方，所述鈍化層11 對(duì)應(yīng)著未覆蓋所述導(dǎo)電電極12的區(qū)域形成像素開(kāi)口；相應(yīng)的，在LCD顯示裝置中，導(dǎo)電電極 12為像素電極；在0LED顯示裝置中，鈍化層11還同時(shí)充當(dāng)平坦化層和像素界定層的作用， 未被鈍化層11覆蓋的導(dǎo)電電極12為有機(jī)電致發(fā)光二極管的陽(yáng)極。
[0123] 本實(shí)施例陣列基板中各層結(jié)構(gòu)的形成材料與實(shí)施例1中對(duì)應(yīng)層結(jié)構(gòu)的形成材料 相同，這里不再詳述。
[0124] 相應(yīng)的，本實(shí)施例還提供一種陣列基板的制備方法，包括形成薄膜晶體管和導(dǎo)電 電極的步驟，形成薄膜晶體管包括形成柵極、源極、漏極和有源層的步驟，其中，源極、漏極 和導(dǎo)電電極采用同一構(gòu)圖工藝形成，源極、漏極直接形成于有源層兩端、且源極和漏極直接 與有源層上方至少部分接觸，導(dǎo)電電極直接設(shè)置于漏極的上方。
[0125] 在本實(shí)施例的陣列基板中，為了保證足夠的像素充電時(shí)間，陣列基板中通常還包 括存儲(chǔ)電容（Storage Capacitor,簡(jiǎn)稱Cs)，該存儲(chǔ)電容Cs包括兩個(gè)極板，其中一個(gè)極板與 有源層4同層形成，另一個(gè)極板與柵極7同層形成。相應(yīng)的，該制備方法還包括形成存儲(chǔ)電 容Cs的圖形的步驟，在形成包括源極9、漏極10和導(dǎo)電電極12的圖形的步驟之前還包括形 成有源層4的圖形的步驟，存儲(chǔ)電容Cs中的一個(gè)極板和有源層4采用同一構(gòu)圖工藝形成。
[0126] 同時(shí)，為了實(shí)現(xiàn)驅(qū)動(dòng)電路對(duì)多個(gè)像素電路中薄膜晶體管的控制，該陣列基板中包 括交叉設(shè)置的柵線和數(shù)據(jù)線（圖4中未示出），柵線與柵極7相連接且同層設(shè)置，柵線用 于傳送掃描信號(hào)；數(shù)據(jù)線與源極9相連接且同層設(shè)置，數(shù)據(jù)線用于傳送圖像顯示信號(hào)。相 應(yīng)的，陣列基板的制備方法還包括形成交叉設(shè)置的柵線和數(shù)據(jù)線的步驟，柵線與柵極連接， 柵線與柵極同層設(shè)置、且在同一構(gòu)圖工藝中形成；數(shù)據(jù)線與源極連接，數(shù)據(jù)線與源極同層設(shè) 置、且在同一構(gòu)圖工藝中形成。
[0127] 下面以圖4所示的包含低溫多晶硅薄膜晶體管的陣列基板的結(jié)構(gòu)作為示例，參照 圖5A-圖5G說(shuō)明本實(shí)施例中陣列基板的制備方法。
[0128] 步驟S1):采用第一次構(gòu)圖工藝，形成包括柵極的圖形。即在緩沖層2上方形成一 層?xùn)沤饘俦∧?，形成包括柵極及柵線的圖形。具體包括：
[0129] 首先，對(duì)基板1進(jìn)行初始清洗以清除基板1表面的雜質(zhì)粒子，然后采用 PECVD (Plasma Enhanced Chemical Vapor Deposition，等離子體增強(qiáng)化學(xué)氣相沉積法）在 基板1的表面沉積一層氮化硅SiN薄膜和二氧化硅Si02薄膜作為緩沖層2,如圖5A所示。 其中，作為緩沖層2的SiN薄膜的厚度范圍為50-100nm，Si0 2的厚度范圍為100-400nm。其 中，形成緩沖層2的SiN薄膜具有很強(qiáng)的擴(kuò)散阻擋特性，可以抑制基板（通常為玻璃）中少 量的堿金屬離子和Na、K金屬離子對(duì)于多晶硅薄膜的影響。Si0 2薄膜與多晶硅薄膜具有優(yōu) 良的界面，可以防止SiN薄膜缺陷對(duì)多晶硅薄膜質(zhì)量的損害。
[0130] 然后，使用磁控濺射在緩沖層2上方形成一層厚度范圍為200_500nm的柵金屬薄 膜，該柵金屬薄膜可以是Al、Cu、Mo、Ti、AINd金屬材料，也可以是Mo/Al/Mo、Ti/Al/Ti等 多層金屬薄膜。通過(guò)一次構(gòu)圖工藝去除部分柵金屬薄膜，形成包括柵極7及與其相連的柵 線的圖形。其中，對(duì)柵金屬薄膜的刻蝕工藝可以是濕法刻蝕方法，也可以是干法刻蝕方法如 電感耦合等離子體刻蝕，例如采用濕法刻蝕方法刻蝕去除Mo/Al/Mo形成子層得到的疊層 結(jié)構(gòu)的金屬薄膜，采用CC1 2/BC13和CF4/02等混合氣體的電感耦合等離子方法刻蝕去除Ti/ Al/Ti形成子層得到的疊層結(jié)構(gòu)的金屬薄膜。濕法刻蝕方法的優(yōu)點(diǎn)在于容易形成側(cè)壁平緩、 坡度角較小的側(cè)面，干法刻蝕方法的優(yōu)點(diǎn)在于容易形成關(guān)鍵尺寸較小、尺寸控制精確的圖 形。
[0131] 步驟S2):采用第二次構(gòu)圖工藝，形成包括柵極絕緣層、有源層4和存儲(chǔ)電容Cs中 的一個(gè)極板的圖形，柵極絕緣層形成于源極和漏極與柵極之間，即柵極絕緣層形成于柵極 的上方，有源層形成于柵極絕緣層的上方；柵極與有源層的投影至少部分重疊，源極和漏極 與柵極的投影至少部分重疊。
[0132] 即在柵極7上方連續(xù)形成柵極絕緣層和非晶硅薄膜，通過(guò)激光退火形成多晶硅薄 膜，通過(guò)一次光刻工藝同時(shí)形成多晶硅層和摻雜多晶硅層。在多晶硅薄膜構(gòu)圖工藝中，使用 雙色調(diào)掩模板光刻工藝，形成兩種不同厚度的臺(tái)階式光刻膠，首先進(jìn)行多晶硅刻蝕工藝形 成多晶硅有源層和多晶硅存儲(chǔ)電容中的一個(gè)極板；然后去除較薄的光刻膠，而保留較厚的 光刻膠作為多晶硅有源層的離子注入阻擋層，進(jìn)行離子注入形成多晶硅存儲(chǔ)電容中的一個(gè) 極板，將現(xiàn)有技術(shù)中多晶娃刻蝕和存儲(chǔ)電容中的一個(gè)極板摻雜兩次光刻工藝合二為一。具 體包括：
[0133] 如圖5B所示，首先使用PECVD方法在柵極7上方形成柵極絕緣層6,該柵極絕緣層 6 -般為厚度范圍在30-100nm之間的Si02和厚度范圍在20-100nm之間的SiN兩層薄膜， 其中Si0 2薄膜為底層，SiN薄膜為頂層。
[0134] 然后，在柵極絕緣層6的上方形成存儲(chǔ)電容Cs中的一個(gè)極板和有源層4。具體的， 形成存儲(chǔ)電容Cs中的一個(gè)極板和有源層4的步驟包括：
[0135] 步驟S21):形成一層多晶硅薄膜。
[0136] 在該步驟中，采用PECVD連續(xù)沉積一層厚度范圍在40-100nm之間的非晶硅a-Si 薄膜，采用熱處理爐對(duì)a-Si薄膜進(jìn)行脫氫工藝處理，以防止結(jié)晶過(guò)程中的氫爆；接著進(jìn)行 a-Si結(jié)晶工藝，可以采用激光退火結(jié)晶、金屬誘導(dǎo)結(jié)晶、固相結(jié)晶等方法，形成多晶硅薄膜； 然后采用稀釋的氫氟酸對(duì)多晶硅薄膜進(jìn)行清洗，降低多晶硅薄膜的表面粗糙度，以便減少 薄膜晶體管界面的缺陷。
[0137] 步驟S22):形成光刻膠，采用雙色調(diào)掩模工藝對(duì)光刻膠進(jìn)行曝光、顯影，其中，雙 色調(diào)掩模工藝采用的掩模板中，對(duì)應(yīng)著形成存儲(chǔ)電容Cs中的一個(gè)極板的區(qū)域?yàn)椴糠滞腹?區(qū)，對(duì)應(yīng)著形成有源層4的區(qū)域?yàn)椴煌腹鈪^(qū)。
[0138] 在該步驟中，在多晶硅薄膜表面形成一層光刻膠，采用一種雙色調(diào)掩模板在多晶 硅薄膜表面形成兩種不同厚度的光刻膠，厚度較大的光刻膠對(duì)應(yīng)的多晶硅薄膜區(qū)域形成有 源層4,厚度較小的光刻膠對(duì)應(yīng)的多晶硅薄膜區(qū)域形成存儲(chǔ)電容Cs中的一個(gè)極板。其中，雙 色調(diào)掩模板可以是半色調(diào)（Half-tone mask)掩模板或灰色調(diào)掩模板（Gray-tone mask)，厚 度較大的光刻膠的厚度范圍在1-3微米之間，厚度較小的光刻膠的厚度范圍在0. 5-1微米 之間。
[0139] 步驟S23):通過(guò)刻蝕工藝去除未被光刻膠保護(hù)的多晶硅薄膜，形成包括存儲(chǔ)電容 中的一個(gè)極板和有源層的圖形。
[0140] 在該步驟中，使用CF4/02、CHF3/0 2或者SF6/02等混合氣體，通過(guò)等離子體或者電感 耦合等離子方法進(jìn)行多晶硅薄膜的刻蝕，去除未被光刻膠保護(hù)的多晶硅薄膜，形成包括有 源層4和存儲(chǔ)電容Cs中的一個(gè)極板（圖4和圖5B中均未示出存儲(chǔ)電容Cs)的圖形。
[0141] 步驟S24):通過(guò)灰化工藝去除部分透光區(qū)對(duì)應(yīng)的光刻膠，對(duì)存儲(chǔ)電容Cs中的一個(gè) 極板進(jìn)行離子摻雜，形成包括存儲(chǔ)電容Cs中的一個(gè)極板和有源層4的圖形。
[0142] 在該步驟中，使用等離子體灰化工藝去除厚度較小的光刻膠，保留厚度較大的光 刻膠（此時(shí)其厚度也相應(yīng)減小，形成了厚度減小的光刻膠），并以該光刻膠作為離子注入阻 擋層。然后使用離子注入或者離子云注入的方法，對(duì)存儲(chǔ)電容Cs中的一個(gè)極板進(jìn)行離子摻 雜，摻雜離子一般為PH 3/H2或B2H6/H2，離子注入劑量在10 14-1016ions/cm2之間，注入能量在 ΙΟ-lOOKeV之間。完成離子注入后，使用等離子體刻蝕機(jī)或者剝離機(jī)去除殘留的光刻膠，形 成如圖5B所示的有源層4和存儲(chǔ)電容Cs中的一個(gè)極板，通過(guò)快速熱退火工藝，激活摻雜離 子，增強(qiáng)多晶硅薄膜的導(dǎo)電特性。
[0143] 步驟S3):采用第三次構(gòu)圖工藝，形成包括源極9、漏極10和導(dǎo)電電極12的圖形， 源極9和漏極10形成于有源層兩端的上方。即在多晶硅薄膜上連續(xù)形成源漏金屬薄膜和導(dǎo) 電薄膜，使用雙色調(diào)掩模板光刻工藝，形成兩種不同厚度的臺(tái)階式光刻膠，連續(xù)刻蝕暴露的 導(dǎo)電薄膜和源漏金屬薄膜，形成包括源極及數(shù)據(jù)線和漏極的圖形；然后去除較薄的光刻膠， 刻蝕去除源極及數(shù)據(jù)線、漏極上方對(duì)應(yīng)的暴露出的導(dǎo)電薄膜，再去除光刻膠，形成包括導(dǎo)電 電極的圖形。具體包括：
[0144] 步驟S31):在有源層4的上方依次連續(xù)形成源漏金屬薄膜9a、導(dǎo)電薄膜12a和光 刻膠。
[0145] 在該步驟中，首先，采用磁控濺射方法在有源層4上方形成一層厚度為200-500nm 的源漏金屬薄膜9a，該源漏金屬薄膜9a為采用鑰Mo、鑰鈮合金、鋁A1、鋁釹合金AINd、鈦Ti 和銅Cu中的任一種形成的單層結(jié)構(gòu)，或?yàn)椴捎描€Mo/鋁A1/鑰Mo、鈦Ti/鋁A1/鈦Ti形成 子層得到的疊層結(jié)構(gòu)。
[0146] 接著，采用磁控濺射方法在源漏金屬薄膜9a上方形成一層透明的導(dǎo)電薄膜12a。 導(dǎo)電薄膜12a為采用金屬氧化物形成的單層結(jié)構(gòu)，金屬氧化物包括氧化銦錫（ΙΤ0)、氧化銦 鋅（ΙΖ0)、氧化錫鋁（ΖΤ0)中的任一種，厚度范圍為20-100nm ;或者，導(dǎo)電薄膜12a為氧化銦 錫ΙΤ0/銀Ag/氧化銦錫ΙΤ0、氧化銦鋅ΙΖ0/銀Ag形成子層得到的疊層薄膜，氧化銦錫薄 膜的厚度范圍為10_50nm，銀薄膜的厚度范圍為20-100nm。其中，當(dāng)包含該低溫多晶硅薄膜 晶體管的陣列基板使用于底發(fā)射AM0LED顯示裝置中的時(shí)候，導(dǎo)電薄膜12a -般由氧化銦錫 (ΙΤ0)、氧化銦鋅（ΙΖ0)、氧化錫鋁（ΖΤ0)等金屬氧化物形成；當(dāng)包含該低溫多晶硅薄膜晶體 管的陣列基板使用于頂發(fā)射AM0LED顯示裝置中的時(shí)候，導(dǎo)電薄膜12a -般為IT0/Ag/IT0、 IZO/Ag等復(fù)合薄膜。
[0147] 步驟S32):采用雙色調(diào)掩模工藝對(duì)光刻膠進(jìn)行曝光、顯影，其中，雙色調(diào)掩模工藝 采用的掩模板中，對(duì)應(yīng)著形成源極和漏極未被導(dǎo)電電極覆蓋的區(qū)域?yàn)椴糠滞腹鈪^(qū)，對(duì)應(yīng)著 形成導(dǎo)電電極的區(qū)域?yàn)椴煌腹鈪^(qū)。
[0148] 如圖5C所不，在該步驟中，使用一種雙色調(diào)掩模板在導(dǎo)電薄膜12a表面形成兩種 不同厚度的光刻膠（即厚度較大的光刻膠5a和厚度較小的光刻膠5b)，厚度較大的光刻膠 5a對(duì)應(yīng)形成導(dǎo)電電極12的區(qū)域，厚度較小的光刻膠5b對(duì)應(yīng)形成源極9及數(shù)據(jù)線和漏極10 的區(qū)域。其中，雙色調(diào)掩模板可以是半色調(diào)掩模板（Half-tone mask)或者灰色調(diào)掩模板 (Gray-tone mask)，厚度較大的光刻膠5a的厚度范圍在1-3微米之間，厚度較小的光刻膠 5b的厚度范圍在0. 5-1微米之間。
[0149] 步驟S33):通過(guò)刻蝕工藝去除未被光刻膠保護(hù)的導(dǎo)電薄膜和源漏金屬薄膜，形成 包括源極和漏極的圖形。
[0150] 如圖所示，在該步驟中，通過(guò)刻蝕工藝去除未被光刻膠保護(hù)的導(dǎo)電薄膜12a和 源漏金屬薄膜9a，形成包括源極9及數(shù)據(jù)線和漏極10的圖形。其中，導(dǎo)電薄膜12a的刻蝕 工藝一般采用濕法刻蝕方法，源漏金屬薄膜9a的刻蝕工藝可以是濕法刻蝕方法，也可以是 干法刻蝕方法，與前述刻蝕柵金屬薄膜形成柵極7的刻蝕方法類似。
[0151] 步驟S34):通過(guò)灰化工藝去除部分透光區(qū)對(duì)應(yīng)的光刻膠，通過(guò)刻蝕工藝去除未被 光刻膠保護(hù)的導(dǎo)電薄膜，形成包括導(dǎo)電電極的圖形。
[0152] 如圖5E所示，在該步驟中，通過(guò)等離子體灰化工藝去除厚度較小的光刻膠5b，而 保留厚度較大的光刻膠5a(此時(shí)其厚度也相應(yīng)減小，形成了厚度減小的光刻膠，在圖5E中 標(biāo)識(shí)為5b)作為刻蝕阻擋層。如圖5F所示，刻蝕去除對(duì)應(yīng)形成源極9及數(shù)據(jù)線、漏極10的 未被光刻膠保護(hù)的導(dǎo)電薄膜12a，進(jìn)而剝離殘留的厚度較小的光刻膠5b，形成包括導(dǎo)電電 極12的圖形。
[0153] 在該步驟中，用于形成源極9和漏極10的源漏金屬薄膜9a與用于形成導(dǎo)電電極 12的導(dǎo)電薄膜12a通過(guò)連續(xù)沉積方式形成；采用雙色調(diào)掩模板，通過(guò)一次構(gòu)圖工藝同時(shí)形 成源極9及數(shù)據(jù)線、漏極10、導(dǎo)電電極12,源極9和漏極10直接與有源層4接觸，而無(wú)需像 現(xiàn)有技術(shù)那樣需要通過(guò)層間絕緣層8的源極接觸孔和漏極接觸孔接觸；同時(shí)，導(dǎo)電電極12 直接與漏極10接觸，而無(wú)需像現(xiàn)有技術(shù)那樣需要通過(guò)鈍化層11的過(guò)孔接觸，簡(jiǎn)化了陣列基 板的結(jié)構(gòu)，能更好地保證陣列基板的緊湊性，保證陣列基板中各層結(jié)構(gòu)的良好接觸，也相應(yīng) 地簡(jiǎn)化了陣列基板的制備工藝。
[0154] 其中，源極9與漏極10不需要通過(guò)絕緣薄膜的過(guò)孔，而直接與多晶硅薄膜接觸，其 優(yōu)勢(shì)是消除了形成絕緣薄膜過(guò)孔時(shí)刻蝕工藝可能產(chǎn)生的工藝不良。因?yàn)?，絕緣薄膜一般由 氧化硅Si0 2和氮化硅SiN組成，使用等離子體刻蝕形成絕緣薄膜過(guò)孔的刻蝕氣體也會(huì)使其 下方的多晶硅薄膜被刻蝕去除一部分，從而造成多晶硅有源層4的厚度變薄，引起薄膜晶 體管的特性惡化。
[0155] 步驟S4):采用第四次構(gòu)圖工藝，形成包括鈍化層11的圖形。即在柵極上方形成 一層無(wú)機(jī)絕緣薄膜，通過(guò)光刻工藝形成鈍化層，將鈍化層的開(kāi)口作為像素區(qū)域，最終完成陣 列基板的制作。其中，導(dǎo)電電極12形成于漏極10遠(yuǎn)離有源層4的上方，鈍化層11至少局 部覆蓋于導(dǎo)電電極12的上方、且完全覆蓋漏極10靠近有源層4對(duì)應(yīng)的區(qū)域以及源極9、有 源層4對(duì)應(yīng)的區(qū)域，從而形成像素開(kāi)口。具體包括：
[0156] 如圖5G所示，使用PECVD方法在源極9、漏極10和導(dǎo)電電極12上方形成一層無(wú)機(jī) 絕緣薄膜形成鈍化層薄膜，該鈍化層薄膜一般是厚度范圍為200-500nm的含氫的SiN薄膜。 接著，進(jìn)行快速熱退火或者熱處理爐退火工藝，利用鈍化層薄膜和柵極絕緣層6中的SiN薄 膜，實(shí)現(xiàn)多晶硅薄膜內(nèi)部以及多晶硅薄膜與310 2薄膜界面的氫化，鈍化體缺陷和界面缺陷， 提高多晶硅薄膜的晶體管特性。
[0157] 然后，使用等離子體或者電感耦合等離子方法進(jìn)行鈍化層薄膜的刻蝕，刻蝕深度 以暴露導(dǎo)電電極12的頂面為刻蝕終點(diǎn)，形成包括鈍化層11的圖形。其中，優(yōu)先使用選擇比 高和各向異性好的電感耦合等離子方法進(jìn)行刻蝕，例如通過(guò)使用SF 6/02/He氣體實(shí)現(xiàn)鈍化 層11對(duì)應(yīng)著導(dǎo)電電極12的刻蝕，完成陣列基板的制作。該鈍化層11對(duì)應(yīng)著未覆蓋導(dǎo)電電 極12的區(qū)域形成像素開(kāi)口；相應(yīng)的，在IXD顯示裝置中，導(dǎo)電電極12為像素電極；在0LED 顯示裝置中，鈍化層11還同時(shí)充當(dāng)平坦層和像素界定層的作用，未被鈍化層11覆蓋的導(dǎo)電 電極12為有機(jī)電致發(fā)光二極管的陽(yáng)極。
[0158] 在AM0LED顯示裝置中，該步驟中形成的鈍化層11還同時(shí)起到作為像素界定層的 作用，能提供多個(gè)子像素區(qū)域的界定和隔離，形成AM0LED有機(jī)材料蒸鍍的擋層。即，鈍化層 11同時(shí)充當(dāng)了現(xiàn)有技術(shù)中鈍化層、平坦化層和像素界定層三者的作用，簡(jiǎn)化了陣列基板的 層結(jié)構(gòu)，也相應(yīng)地簡(jiǎn)化了陣列基板的制備工藝。
[0159] 具體的，使用氮化硅SiN等無(wú)機(jī)絕緣薄膜同時(shí)作為鈍化層、平坦化層和像素界定 層，不僅可以簡(jiǎn)化陣列基板的結(jié)構(gòu)和減少制備工藝步驟，而且能夠降低工藝不良。因?yàn)?，現(xiàn) 有的包含低溫多晶硅薄膜晶體管的陣列基板通常使用亞克力或聚酰亞胺等有機(jī)材料作為 平坦化層和像素界定層，容易在成膜和顯影工藝過(guò)程中產(chǎn)生有機(jī)材料的殘留，導(dǎo)致柵極表 面或者導(dǎo)電電極表面污染，引起接觸電阻增大和薄膜晶體管特性下降、驅(qū)動(dòng)電流下降和發(fā) 光效率降低等一系列問(wèn)題。而在本實(shí)施例中，直接使用無(wú)機(jī)絕緣薄膜作為平坦化層和像素 界定層，通過(guò)等離子體刻蝕方法形成像素開(kāi)口區(qū)作為像素區(qū)，可以完全去除暴露的無(wú)機(jī)絕 緣薄膜，而不產(chǎn)生殘留；同時(shí)，由于無(wú)機(jī)絕緣薄膜與形成柵極的柵金屬薄膜以及形成導(dǎo)電電 極的氧化物導(dǎo)電薄膜的刻蝕選擇比高，也不會(huì)發(fā)生導(dǎo)電電極的過(guò)刻。
[0160] 在本實(shí)施例的陣列基板中，有源層4的下表面與柵極絕緣層6接觸、上表面與鈍化 層11接觸，由于在a-si到多晶硅的結(jié)晶過(guò)程中，多余硅原子都遷移到晶粒之間，多晶硅薄 膜在晶界區(qū)域容易形成凸起，造成多晶硅薄膜上表面的粗糙度較大。采用本實(shí)施例的底柵 型的薄膜晶體管，使得多晶硅薄膜粗糙的上表面與鈍化層11的無(wú)機(jī)絕緣薄膜接觸，而多晶 硅薄膜平滑下表面構(gòu)成接觸柵極絕緣層6的界面，使得薄膜晶體管具有更低的界面缺陷和 更好的晶體管特性。
[0161] 本實(shí)施例的陣列基板，通過(guò)底柵型低溫多晶硅薄膜晶體管的陣列基板的層結(jié)構(gòu)的 改進(jìn)，減少了構(gòu)圖工藝的次數(shù)（通過(guò)四次構(gòu)圖工藝完成整個(gè)陣列基板的制備），從而達(dá)到提 升工藝良率和降低工藝成本的目的。該陣列基板的制備方法中：（1)使用臺(tái)階式光刻膠工 藝，通過(guò)一次構(gòu)圖工藝形成存儲(chǔ)電容中的一個(gè)極板、有源層的圖形；(2)使用臺(tái)階式光刻膠 工藝，通過(guò)一次構(gòu)圖工藝形成源極、漏極和數(shù)據(jù)線、導(dǎo)電電極的圖形，并使源極和漏極無(wú)需 通過(guò)接觸孔直接接觸有源層、導(dǎo)電電極無(wú)需通過(guò)過(guò)孔直接接觸漏極，減少了陣列基板制造 工藝過(guò)程中的曝光次數(shù)，從而降低了陣列基板的工序復(fù)雜度，在縮短制造工藝時(shí)間的同時(shí) 提升工藝良率和降低工藝成本；（3)鈍化層還兼具像素限定層的功能，進(jìn)一步簡(jiǎn)化了陣列 基板的層結(jié)構(gòu)，也相應(yīng)地簡(jiǎn)化了陣列基板的制備工藝。
[0162] 本實(shí)施例提供的陣列基板的制備方法，尤其適用于有機(jī)電致發(fā)光二極管顯示裝置 中包含低溫多晶硅薄膜晶體管的陣列基板（LTPS-AM0LED)的制造。
[0163] 實(shí)施例3
[0164] 本實(shí)施例提供一種顯示裝置，該顯示裝置包括實(shí)施例1或?qū)嵤├?中的陣列基板。
[0165] 根據(jù)陣列基板的結(jié)構(gòu)，顯示裝置可以為液晶顯示裝置或有機(jī)電致發(fā)光二極管顯示 裝置。即該顯示裝置可以為：液晶面板、電子紙、0LED面板、手機(jī)、平板電腦、電視機(jī)、顯示 器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。
[0166] 當(dāng)該顯示裝置為液晶顯示裝置時(shí)，實(shí)施例1或?qū)嵤├?中的導(dǎo)電電極（此時(shí)導(dǎo)電 電極為像素電極）與公共電極（可以位于與陣列基板對(duì)盒設(shè)置的彩膜基板中）共同形成電 場(chǎng)，控制液晶的偏轉(zhuǎn)，從而實(shí)現(xiàn)圖像顯示。當(dāng)該顯示裝置為有機(jī)電致發(fā)光二極管顯示裝置 時(shí)，實(shí)施例1或?qū)嵤├?中的鈍化層還同時(shí)作為平坦層和像素界定層，用于限定有機(jī)電致發(fā) 光二極管的發(fā)光區(qū)域；未被鈍化層覆蓋的導(dǎo)電電極即作為有機(jī)電致發(fā)光二極管的陽(yáng)極，在 驅(qū)動(dòng)電路的控制下實(shí)現(xiàn)圖像顯示。
[0167] 該顯示裝置由于采用實(shí)施例1或?qū)嵤├?中的陣列基板，因此具有較低的成本，且 良品率商。
[0168] 可以理解的是，以上實(shí)施方式僅僅是為了說(shuō)明本發(fā)明的原理而采用的示例性實(shí)施 方式，然而本發(fā)明并不局限于此。對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精 神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1. 一種陣列基板，包括薄膜晶體管以及導(dǎo)電電極，所述薄膜晶體管包括柵極、源極、漏 極和有源層，其特征在于，所述源極和所述漏極同層設(shè)置于所述有源層兩端、且所述源極和 所述漏極直接與所述有源層上方至少部分接觸；所述導(dǎo)電電極直接設(shè)置于所述漏極的上 方。
2. 根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述薄膜晶體管還包括柵極絕緣層， 所述柵極絕緣層設(shè)置于所述源極和所述漏極與所述柵極之間，其中： 所述源極和所述漏極設(shè)置于所述有源層兩端的上方，所述柵極絕緣層設(shè)置于所述源極 和所述漏極的上方，所述柵極設(shè)置于所述柵極絕緣層的上方；所述柵極與所述有源層的投 影至少部分重疊，所述源極和所述漏極與所述柵極的投影至少部分重疊； 或者，所述柵極絕緣層設(shè)置于所述柵極的上方，所述有源層設(shè)置于所述柵極絕緣層的 上方，所述源極和所述漏極設(shè)置于所述有源層兩端的上方；所述柵極與所述有源層的投影 至少部分重疊，所述源極和所述漏極與所述柵極的投影至少部分重疊。
3. 根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，所述陣列基板還包括鈍化層，所述導(dǎo) 電電極設(shè)置于所述漏極遠(yuǎn)離所述有源層的上方，所述鈍化層至少局部覆蓋于所述導(dǎo)電電極 的上方、且完全覆蓋所述漏極靠近所述有源層對(duì)應(yīng)的區(qū)域以及所述源極、所述有源層對(duì)應(yīng) 的區(qū)域； 當(dāng)所述柵極絕緣層設(shè)置于所述源極和所述漏極的上方時(shí)，所述鈍化層和所述柵極絕緣 層對(duì)應(yīng)著未覆蓋所述導(dǎo)電電極的區(qū)域形成像素開(kāi)口；或者，當(dāng)所述柵極絕緣層設(shè)置于所述 源極和所述漏極的下方時(shí)，所述鈍化層對(duì)應(yīng)著未覆蓋所述導(dǎo)電電極的區(qū)域形成像素開(kāi)口。
4. 根據(jù)權(quán)利要求1-3任一項(xiàng)所述的陣列基板，其特征在于，所述有源層采用低溫多晶 娃材料形成。
5. 根據(jù)權(quán)利要求1-3任一項(xiàng)所述的陣列基板，其特征在于，所述柵極、所述源極和所述 漏極采用相同的材料形成，所述柵極、所述源極和所述漏極為采用鑰、鑰鈮合金、鋁、鋁釹合 金、鈦和銅中的任一種形成的單層結(jié)構(gòu)，或?yàn)椴捎描€/鋁/鑰、鈦/鋁/鈦形成子層得到的 疊層結(jié)構(gòu)，所述柵極、所述源極和所述漏極的厚度范圍為200-500nm ; 所述導(dǎo)電電極采用透明的金屬氧化物形成，金屬氧化物包括氧化銦錫、氧化銦鋅、氧化 錫鋁中的任一種，厚度范圍為20-100nm ;或?yàn)椴捎醚趸熷a/銀/氧化銦錫、氧化銦鋅/銀 形成子層得到的疊層薄膜，氧化銦錫的厚度范圍為10_50nm，銀的厚度范圍為20-100nm。
6. 根據(jù)權(quán)利要求1-3任一項(xiàng)所述的陣列基板，其特征在于，還包括交叉設(shè)置的柵線和 數(shù)據(jù)線，所述柵線與所述柵極連接，所述柵線與所述柵極同層設(shè)置、且采用相同的材料形 成；所述數(shù)據(jù)線與所述源極連接，所述數(shù)據(jù)線與所述源極同層設(shè)置、且采用相同的材料形 成。
7. -種顯示裝置，其特征在于，包括權(quán)利要求1-6任一項(xiàng)所述的陣列基板。
8. -種陣列基板的制備方法，包括形成薄膜晶體管和導(dǎo)電電極的步驟，形成所述薄膜 晶體管包括形成柵極、源極、漏極和有源層的步驟，其特征在于，所述源極、所述漏極和所述 導(dǎo)電電極采用同一構(gòu)圖工藝形成，所述源極、所述漏極直接形成于所述有源層兩端、且所述 源極和所述漏極直接與所述有源層上方至少部分接觸，所述導(dǎo)電電極直接設(shè)置于所述漏極 的上方。
9. 根據(jù)權(quán)利要求8所述的制備方法，其特征在于，形成包括所述源極、所述漏極和所述 導(dǎo)電電極的圖形的步驟具體包括： 步驟S11):在所述有源層的上方依次連續(xù)形成源漏金屬薄膜、導(dǎo)電薄膜和光刻膠； 步驟S12):采用雙色調(diào)掩模工藝對(duì)所述光刻膠進(jìn)行曝光、顯影，其中，雙色調(diào)掩模工藝 采用的掩模板中，對(duì)應(yīng)著形成所述源極和所述漏極未被所述導(dǎo)電電極覆蓋的區(qū)域?yàn)椴糠滞?光區(qū)，對(duì)應(yīng)著形成所述導(dǎo)電電極的區(qū)域?yàn)椴煌腹鈪^(qū)； 步驟S13):通過(guò)刻蝕工藝去除未被所述光刻膠保護(hù)的所述導(dǎo)電薄膜和所述源漏金屬 薄膜，形成包括所述源極和所述漏極的圖形； 步驟S14):通過(guò)灰化工藝去除部分透光區(qū)對(duì)應(yīng)的所述光刻膠，通過(guò)刻蝕工藝去除未被 所述光刻膠保護(hù)的所述導(dǎo)電薄膜，形成包括所述導(dǎo)電電極的圖形。
10. 根據(jù)權(quán)利要求9所述的制備方法，其特征在于，在步驟S11)中，所述源漏金屬薄膜 為采用鑰、鑰鈮合金、鋁、鋁釹合金、鈦和銅中的任一種形成的單層結(jié)構(gòu)，或?yàn)椴捎描€/鋁/ 鑰、鈦/鋁/鈦形成子層得到的疊層結(jié)構(gòu)；其中，所述源漏金屬薄膜采用磁控濺射方式形成， 所述源漏金屬薄膜的厚度范圍為200-500nm ; 所述導(dǎo)電薄膜為透明的金屬氧化物導(dǎo)電薄膜，金屬氧化物包括氧化銦錫、氧化銦鋅、氧 化錫鋁中的任一種，厚度范圍為20-100nm ;或者，所述導(dǎo)電薄膜為氧化銦錫/銀/氧化銦 錫、氧化銦鋅/銀形成子層得到的疊層薄膜，氧化銦錫薄膜的厚度范圍為10_50nm，銀薄膜 的厚度范圍為20-100nm ; 相應(yīng)的，在步驟S13)中，當(dāng)所述源漏金屬薄膜為鑰/鋁/鑰形成子層得到的疊層結(jié)構(gòu) 時(shí)，采用濕法刻蝕方法進(jìn)行刻蝕；當(dāng)所述源漏金屬薄膜為鈦/鋁/鈦形成子層得到的疊層結(jié) 構(gòu)時(shí)，采用電感耦合等離子方法進(jìn)行刻蝕； 所述導(dǎo)電薄膜采用濕法刻蝕方法進(jìn)行刻蝕。
11. 根據(jù)權(quán)利要求9所述的制備方法，其特征在于，該制備方法還包括形成柵極絕緣層 的步驟，所述柵極絕緣層形成于所述源極和所述漏極與所述柵極之間，其中： 所述源極和所述漏極形成于所述有源層兩端的上方，所述柵極形成于所述柵極絕緣層 的上方；所述柵極與所述有源層的投影至少部分重疊，所述源極和所述漏極與所述柵極的 投影至少部分重疊； 或者，所述柵極絕緣層形成于所述柵極的上方，所述有源層形成于所述柵極絕緣層的 上方，所述源極和所述漏極形成于所述有源層兩端的上方；所述柵極與所述有源層的投影 至少部分重疊，所述源極和所述漏極與所述柵極的投影至少部分重疊。
12. 根據(jù)權(quán)利要求11所述的制備方法，其特征在于，該制備方法還包括形成鈍化層的 步驟，所述導(dǎo)電電極形成于所述漏極遠(yuǎn)離所述有源層的上方，所述鈍化層至少局部覆蓋于 所述導(dǎo)電電極的上方、且完全覆蓋所述漏極靠近所述有源層對(duì)應(yīng)的區(qū)域以及所述源極、所 述有源層對(duì)應(yīng)的區(qū)域； 當(dāng)所述柵極絕緣層形成于所述源極和所述漏極的上方時(shí)，所述鈍化層和所述柵極絕緣 層對(duì)應(yīng)著未覆蓋所述導(dǎo)電電極的區(qū)域形成像素開(kāi)口；或者，當(dāng)所述柵極絕緣層形成于所述 源極和所述漏極的下方時(shí)，所述鈍化層對(duì)應(yīng)著未覆蓋所述導(dǎo)電電極的區(qū)域形成像素開(kāi)口。
13. 根據(jù)權(quán)利要求9所述的制備方法，其特征在于，該制備方法還包括形成存儲(chǔ)電容 的圖形的步驟，在形成包括所述源極、所述漏極和所述導(dǎo)電電極的圖形的步驟之前還包括 形成有源層的圖形的步驟，所述存儲(chǔ)電容中的一個(gè)極板和所述有源層采用同一構(gòu)圖工藝形 成。
14. 根據(jù)權(quán)利要求13所述的制備方法，其特征在于，形成所述存儲(chǔ)電容中的一個(gè)極板 和所述有源層的步驟包括： 步驟S21):形成一層多晶硅薄膜； 步驟S22):形成光刻膠，采用雙色調(diào)掩模工藝對(duì)所述光刻膠進(jìn)行曝光、顯影，其中，雙 色調(diào)掩模工藝采用的掩模板中，對(duì)應(yīng)著形成所述存儲(chǔ)電容中的一個(gè)極板的區(qū)域?yàn)椴糠滞腹?區(qū)，對(duì)應(yīng)著形成所述有源層的區(qū)域?yàn)椴煌腹鈪^(qū)； 步驟S23):通過(guò)刻蝕工藝去除未被所述光刻膠保護(hù)的所述多晶硅薄膜，形成包括所述 存儲(chǔ)電容中的一個(gè)極板和所述有源層的圖形； 步驟S24):通過(guò)灰化工藝去除部分透光區(qū)對(duì)應(yīng)的所述光刻膠，對(duì)所述存儲(chǔ)電容中的一 個(gè)極板進(jìn)行離子摻雜，形成所述存儲(chǔ)電容中的一個(gè)極板和所述有源層。
15. 根據(jù)權(quán)利要求14所述的制備方法，其特征在于，在步驟S24)中，對(duì)所述存儲(chǔ)電容 中的一個(gè)極板進(jìn)行離子摻雜的摻雜離子為PH 3/H2或B2H6/H2，離子注入劑量在10 14-1016ions/ cm2之間，注入能量在10-100KeV之間。
16. 根據(jù)權(quán)利要求8所述的制備方法，其特征在于，還包括形成交叉設(shè)置的柵線和數(shù)據(jù) 線的步驟，所述柵線與所述柵極連接，所述柵線與所述柵極同層設(shè)置、且在同一構(gòu)圖工藝中 形成；所述數(shù)據(jù)線與所述源極連接，所述數(shù)據(jù)線與所述源極同層設(shè)置、且在同一構(gòu)圖工藝中 形成。
【文檔編號(hào)】H01L21/77GK104218041SQ201410400960
【公開(kāi)日】2014年12月17日 申請(qǐng)日期:2014年8月15日 優(yōu)先權(quán)日:2014年8月15日
【發(fā)明者】龍春平, 王祖強(qiáng) 申請(qǐng)人:京東方科技集團(tuán)股份有限公司