形成淺溝槽隔離結構的方法
【專利摘要】本發(fā)明提供一種形成淺溝槽隔離結構的方法，包括：提供一半導體襯底，且在所述襯底上形成硬質(zhì)掩膜層；對硬質(zhì)掩膜層以及襯底刻蝕以形成隔離溝槽；對所述硬質(zhì)掩膜層進行回刻，并在隔離溝槽表面形成內(nèi)襯層；沉積隔離介質(zhì)層以填充所述隔離溝槽并進行平坦化工藝；沿所述開口對所述隔離介質(zhì)層進行刻蝕，以形成凹槽結構；在所述凹槽結構內(nèi)以傾斜的方式進行離子注入，其中，凹槽結構中間的離子注入量大于其緣邊的離子注入量；采用刻蝕工藝去除所述硬質(zhì)掩膜層，以形成淺溝槽隔離結構。本發(fā)明可避免在淺溝槽隔離結構與半導體襯底接縫處出現(xiàn)凹槽，提高所形成淺溝槽隔離結構的形貌，進而提高包含所形成淺溝槽隔離結構的半導體器件的電學性能。
【專利說明】形成淺溝槽隔離結構的方法
【技術領域】
[0001] 本發(fā)明涉及一種集成電路工藝制造技術，尤其涉及一種形成淺溝槽隔離結構的方 法。
【背景技術】
[0002] 隨著半導體工藝進入深亞微米時代，0. 18微米以下的元件（例如CMOS集成電路的 有源區(qū)之間）大多采用淺溝槽隔離結構（STI)進行橫向隔離來制作。集成電路包括許多形 成在半導體襯底上的晶體管，一般來說，晶體管是通過絕緣或隔離結構而彼此間隔開。通常 用來形成隔離結構的工藝是淺溝槽隔離（shallow trench isolation,簡稱STI)工藝。
[0003] 用STI做隔離的器件，一般對STI的漏電的要求都非常高，而STI頂部邊緣凹陷的 形貌是影響STI邊緣漏電的一個重要因素。當STI頂部邊緣凹陷變深的時候，會對后期的 許多工藝造成影響。例如，在進行多晶硅刻蝕的時候，由于STI頂部邊緣凹陷較深，很難將 凹陷內(nèi)的多晶硅刻蝕干凈，從而造成STI邊緣漏電；在硅化物生長工藝中，如果STI頂部邊 緣凹陷較深，硅化物則會沿著有源區(qū)邊緣往下生長，產(chǎn)生漏電。
[0004] 淺溝槽隔離結構作為一種器件隔離技術，其現(xiàn)有的具體工藝包括：
[0005] S01 :提供襯底101 (請參考圖1);
[0006] S02 :在所述襯底101上形成氮化硅層103 (請參考圖2);
[0007] S03 :形成貫穿所述氮化硅層103的開口 105,所述開口 105具有與界定出有源區(qū) 的隔離結構對應的形狀（請參考圖3);
[0008] S04 :以包含開口 105的氮化硅層103為掩模，刻蝕襯底101以形成隔離溝槽 107 (請參考圖4);
[0009] S05 :在隔離溝槽107和開口 105內(nèi)以及開口兩側的氮化硅層103表面沉積氧化 硅109,所述氧化硅109填充滿隔離溝槽107和開口 105并覆蓋開口 105兩側的氮化硅層 103 (請參考圖5);
[0010] S06 :通過CMP工藝去除氮化硅層103上多余的氧化硅109 (請參考圖6);
[0011] S07 :通過濕法刻蝕工藝去除氮化硅層103,形成淺溝槽隔離結構111 (請參考圖 7);由圖8中可以看出，淺溝槽隔離結構111因圖7中濕法刻蝕工藝導致邊緣形成凹陷112。
[0012] 由此上述可知，通過上述工藝形成的淺溝槽隔離結構111時，尤其是采用濕法刻 蝕工藝時，易在所形成的淺溝槽隔離結構111的邊緣形成較深的凹陷，導致淺溝槽隔離結 構111的隔離性能不佳，包括淺溝槽隔離結構111的半導體器件易發(fā)生漏電，嚴重影響了包 含淺溝槽隔離結構111的半導體器件的穩(wěn)定性。
[0013] 因此，如何減少淺溝槽隔離結構111邊緣的凹陷，提高所形成淺溝槽隔離結構的 隔離性能，成為本領域技術人員亟待解決的問題。
【發(fā)明內(nèi)容】
[0014] 本發(fā)明的目的是提供了一種形成淺溝槽隔離結構的方法，可以避免所形成的淺溝 槽隔離結構在其邊緣處出現(xiàn)凹槽，提高所形成半導體器件的電學性能。
[0015] 為解決上述問題，本發(fā)明提供一種形成淺溝槽隔離結構的方法，包括：
[0016] 步驟S01 :提供一半導體襯底，且在所述襯底上形成硬質(zhì)掩膜層，所述硬質(zhì)掩膜層 內(nèi)形成暴露出所述襯底的開口；
[0017] 步驟S02 :采用刻蝕工藝在所述襯底中形成隔離溝槽；其中，所述隔離溝槽的底部 位于所述襯底中；
[0018] 步驟S03 :對所述硬質(zhì)掩膜層進行回刻，并在所述隔離溝槽表面形成內(nèi)襯層；
[0019] 步驟S04 :沉積隔離介質(zhì)層以填充所述隔離溝槽并覆蓋所述硬質(zhì)掩膜層的表面， 并對所述隔離介質(zhì)層進行平坦化工藝；
[0020] 步驟S05 :沿所述開口對所述隔離介質(zhì)層進行刻蝕，以形成凹槽結構；
[0021] 步驟S06 :在所述凹槽結構內(nèi)以傾斜的方式進行離子注入，其中，所述凹槽結構中 間的離子注入量大于其緣邊的離子注入量；
[0022] 步驟S07 :采用刻蝕工藝去除所述硬質(zhì)掩膜層，以形成淺溝槽隔離結構。
[0023] 優(yōu)選的，所述硬質(zhì)掩膜層為單層結構且厚度大于200 A，所述硬質(zhì)掩膜層的材料 為多晶硅、氮化硅或氮化硼其中的一種。
[0024] 優(yōu)選的，步驟S06中，以襯底表面的堅直面為基準，所述的傾斜角度大于0°小于 45。。
[0025] 優(yōu)選的，所述離子注入元素為氬元素、硼元素、磷元素、砷元素或鍺元素其中的一 種。
[0026] 優(yōu)選的，步驟S06中，在所述凹槽結構內(nèi)注入離子后，進行退火處理。
[0027] 優(yōu)選的，所述內(nèi)襯層是通過高深寬比工藝形成，其中，所述內(nèi)襯層的厚度為3nm? 5nm〇
[0028] 優(yōu)選的，所述隔離介質(zhì)層的材質(zhì)為氧化硅。
[0029] 優(yōu)選的，所述步驟S04中，采用化學氣相沉積工藝將所述隔離介質(zhì)層填滿所述隔 離溝槽并覆蓋所述硬質(zhì)掩膜層的表面。
[0030] 優(yōu)選的，所述步驟S04中，通過化學機械研磨工藝去除位于所述隔離溝槽外的隔 尚介質(zhì)層。
[0031] 優(yōu)選的，在步驟S02中，所述的刻蝕工藝為等離子刻蝕工藝。
[0032] 從上述技術方案可以看出，本發(fā)明提供的形成淺溝槽隔離結構的方法中，通過使 凹槽結構中間的離子注入量大于其緣邊的離子注入量，從而控制淺溝槽隔離結構與刻蝕溶 液發(fā)生反應的速率。具體的，離子注入量越大，則注入離子區(qū)域與刻蝕溶液發(fā)生反應的速率 越快。由此可知，淺溝槽隔離結構的兩端與其結構的中間相比，與刻蝕溶液發(fā)生反應的速率 較慢，使淺溝槽隔離結構的兩端不會在短時間內(nèi)不會被刻蝕溶液侵蝕，進而避免淺溝槽隔 離結構的兩端發(fā)生凹陷結構導致漏電。本發(fā)明避免了在淺溝槽隔離結構與半導體襯底接縫 處出現(xiàn)凹槽，提高所形成淺溝槽隔離結構的形貌，進而提高包含所形成淺溝槽隔離結構的 半導體器件的電學性能。
【專利附圖】
【附圖說明】
[0033] 圖1至圖8為現(xiàn)有技術所形成淺溝槽隔離結構的剖面結構示意圖；
[0034] 圖9為本發(fā)明形成淺溝槽隔離結構的方法一個實施方式的流程示意圖；
[0035] 圖10至圖16為本發(fā)明形成淺溝槽隔離結構的方法一個實施例中所形成淺溝槽隔 離結構的剖面結構示意圖。
【具體實施方式】
[0036] 為使本發(fā)明的內(nèi)容更加清楚易懂，以下結合說明書附圖，對本發(fā)明的內(nèi)容作進一 步說明。當然本發(fā)明并不局限于該具體實施例，本領域內(nèi)的技術人員所熟知的一般替換也 涵蓋在本發(fā)明的保護范圍內(nèi)。其次，本發(fā)明利用示意圖進行了詳細的表述，在詳述本發(fā)明實 例時，為了便于說明，示意圖不依照一般比例局部放大，不應以此作為對本發(fā)明的限定。
[0037] 上述及其它技術特征和有益效果，將結合實施例及附圖9至圖16對本發(fā)明的形成 淺溝槽隔離結構的方法進行詳細說明。圖9為本發(fā)明形成淺溝槽隔離結構的方法的一較佳 具體實施例的流程示意圖；圖10?16為采用圖9所示形成方法所制造出的淺溝槽隔離結 構的示意圖。
[0038] 請參閱圖9,在本實施例中，本發(fā)明提供一種形成淺溝槽隔離結構的方法具體包括 以下步驟：
[0039] 步驟S01 :提供一半導體襯底10,且在所述襯底10上形成硬質(zhì)掩膜層20,所述硬 質(zhì)掩膜層20內(nèi)形成暴露出所述襯底10的開口 21 (如圖10所示）。
[0040] 其中，半導體襯底10的材料為單晶硅，可以是硅、鍺硅還可以是其它半導體材料， 在此不再贅述。
[0041] 具體的，所述硬質(zhì)掩膜層20為單層結構且厚度大于200 A，所述硬質(zhì)掩膜層20的 材料為多晶硅、氮化硅或氮化硼其中的一種。
[0042] 此外，硬質(zhì)掩膜層20優(yōu)選為氮化硅層，襯底10與硬質(zhì)掩膜層20之間可設有襯墊 氧化層，襯墊氧化層可以為二無定形碳（Si0 2)，襯墊氧化層為后續(xù)氮化硅層提供緩沖層，具 體地說，襯墊氧化層用于避免直接在襯底10上生長氮化硅層會產(chǎn)生位錯的缺點，氮化硅層 形成工藝可以為現(xiàn)有的化學氣相沉積工藝。
[0043] 步驟S02 :采用刻蝕工藝在所述襯底10中形成隔離溝槽30 ;其中，所述隔離溝槽 30的底部位于所述襯底10中（如圖11所示）。
[0044] 具體的，沿硬質(zhì)掩膜層20的開口 21刻蝕至襯底10中，形成隔離溝槽30。開口 21 的形成工藝可以為現(xiàn)有的等離子刻蝕工藝。刻蝕半導體襯底10的工藝可以為現(xiàn)有的等離 子刻蝕工藝，也就是說，沿著開口 21用等離子刻蝕工藝刻蝕半導體襯底10形成隔離溝槽 30 〇
[0045] 步驟S03 :對所述硬質(zhì)掩膜層20進行回刻，并在所述隔離溝槽30表面形成內(nèi)襯層 40 (如圖12所示）。
[0046] 通過對硬質(zhì)掩膜層20進行回刻，從而使隔離介質(zhì)層50兩端的厚度大大增加，從而 能夠阻止刻蝕溶液滲入淺溝槽隔離結構與半導體襯底10的接縫處，避免接縫處的淺溝槽 隔離結構與刻蝕溶液發(fā)生反應，進而避免在淺溝槽隔離結構與半導體襯底10接縫處出現(xiàn) 凹槽；此外，還可以防止溝槽填充物使溝槽過早的封口，從而降低溝槽填充的難度。
[0047] 其中，所述內(nèi)襯層40可以通過現(xiàn)有的高深寬比工藝形成，其中，所述內(nèi)襯層40的 厚度優(yōu)選為3nm?5nm。
[0048] 步驟S04 :沉積隔離介質(zhì)層50以填充所述隔離溝槽30并覆蓋所述硬質(zhì)掩膜層20 的表面，并對所述隔離介質(zhì)層50進行平坦化工藝（如圖13所示）。
[0049] 具體的，所述隔離介質(zhì)層50的材質(zhì)為氧化硅；采用化學氣相沉積工藝將所述隔離 介質(zhì)層50填滿所述隔離溝槽30并覆蓋所述硬質(zhì)掩膜層20的表面；通過化學機械研磨工藝 去除位于所述隔離溝槽30外的隔離介質(zhì)層50。平坦化工藝后，所述隔離溝槽30中所述隔 離介質(zhì)層50的上表面與所述硬質(zhì)掩膜層20表面平齊。
[0050] 步驟S05 :沿所述開口 21對所述隔離介質(zhì)層50進行刻蝕，以形成凹槽結構60 (如 圖14所示）。
[0051] 具體的，對所述隔離介質(zhì)層50進行回刻，用于后期在其表面注入離子70,所述凹 槽結構60的下表面停留在所述硬質(zhì)掩膜層20的上表面和下表面之間。
[0052] 步驟S06 :在所述凹槽結構60內(nèi)以傾斜的方式進行離子70注入，其中，所述凹槽 結構60中間的離子注入量大于其緣邊的離子注入量（如圖15所示）。
[0053] 其中，所述離子注入元素優(yōu)選為氬元素、硼元素、磷元素、砷元素或鍺元素其中的 一種，離子注入的上表面優(yōu)選低于所述隔離介質(zhì)層50,即離子注入量不超過凹槽結構60的 范圍。所述的傾斜角度以襯底10表面的堅直面為基準，優(yōu)選為大于〇°小于45°。具體 的，采用傾斜角度的方式進行離子注入時，使半導體襯底與離子槍之間保持相對旋轉(zhuǎn)，即半 導體襯底旋轉(zhuǎn)，則離子槍保持固定不定；或離子槍旋轉(zhuǎn)，則半導體襯底保持固定不動。為保 證凹槽結構60中間的離子注入量始終大于其緣邊的離子注入量，緣邊的離子注入量較少， 而凹槽結構60中間部分保持進行離子注入，離子注入量越大，則注入離子區(qū)域與刻蝕溶液 發(fā)生反應的速率越快。因此，淺溝槽隔離結構的兩端與其結構的中間相比，與刻蝕溶液發(fā)生 反應的速率較慢，使淺溝槽隔離結構的兩端不會在短時間內(nèi)不會被刻蝕溶液侵蝕。
[0054] 較佳的，在所述凹槽結構60內(nèi)注入離子后，可進行退火處理。其中，退火處理工藝 中的退火溫度優(yōu)選為700°C?900°C，退火時間為20秒?35秒。
[0055] 步驟S07 :采用刻蝕工藝去除所述硬質(zhì)掩膜層20,以形成淺溝槽隔離結構（如圖 16所示）。
[0056] 本發(fā)明提供的形成淺溝槽隔離結構的方法中，通過使凹槽結構中間的離子注入量 大于其緣邊的離子注入量，從而控制淺溝槽隔離結構與刻蝕溶液發(fā)生反應的速率，具體的， 離子注入量越大，則注入離子區(qū)域與刻蝕溶液發(fā)生反應的速率越快。因此，淺溝槽隔離結構 的兩端與其結構的中間相比，與刻蝕溶液發(fā)生反應的速率較慢，使淺溝槽隔離結構的兩端 不會在短時間內(nèi)不會被刻蝕溶液侵蝕，進而避免淺溝槽隔離結構的兩端發(fā)生凹陷結構導致 漏電。本發(fā)明避免了在淺溝槽隔離結構與半導體襯底接縫處出現(xiàn)凹槽，提高所形成淺溝槽 隔離結構的形貌，進而提高包含所形成淺溝槽隔離結構的半導體器件的電學性能。
[0057] 以上的僅為本發(fā)明的優(yōu)選實施例，實施例并非用以限制本發(fā)明的專利保護范圍， 因此凡是運用本發(fā)明的說明書及附圖內(nèi)容所作的等同結構變化，同理均應包含在本發(fā)明的 保護范圍內(nèi)。
【權利要求】
1. 一種形成淺溝槽隔離結構的方法，其特征在于，包括： 步驟SOI :提供一半導體襯底，且在所述襯底上形成硬質(zhì)掩膜層，所述硬質(zhì)掩膜層內(nèi)形 成暴露出所述襯底的開口； 步驟S02 :采用刻蝕工藝在所述襯底中形成隔離溝槽；其中，所述隔離溝槽的底部位于 所述襯底中； 步驟S03 :對所述硬質(zhì)掩膜層進行回刻，并在所述隔離溝槽表面形成內(nèi)襯層； 步驟S04:沉積隔離介質(zhì)層以填充所述隔離溝槽并覆蓋所述硬質(zhì)掩膜層的表面，并對 所述隔離介質(zhì)層進行平坦化工藝； 步驟S05 :沿所述開口對所述隔離介質(zhì)層進行刻蝕，以形成凹槽結構； 步驟S06 :在所述凹槽結構內(nèi)以傾斜的方式進行離子注入，其中，所述凹槽結構中間的 離子注入量大于其緣邊的離子注入量； 步驟S07 :采用刻蝕工藝去除所述硬質(zhì)掩膜層，以形成淺溝槽隔離結構。
2. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述硬質(zhì)掩膜層為 單層結構且厚度大于200 A，所述硬質(zhì)掩膜層的材料為多晶硅、氮化硅或氮化硼其中的一 種。
3. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，步驟S06中，以襯底 表面的堅直面為基準，所述的傾斜角度大于0°小于45°。
4. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述離子注入元素 為氬元素、硼元素、磷元素、砷元素或鍺元素其中的一種。
5. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，步驟S06中，在所述 凹槽結構內(nèi)注入離子后，進行退火處理。
6. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述內(nèi)襯層是通過 高深寬比工藝形成，其中，所述內(nèi)襯層的厚度為3nm?5nm。
7. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述隔離介質(zhì)層的 材質(zhì)為氧化硅。
8. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述步驟S04中，采 用化學氣相沉積工藝將所述隔離介質(zhì)層填滿所述隔離溝槽并覆蓋所述硬質(zhì)掩膜層的表面。
9. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述步驟S04中，通 過化學機械研磨工藝去除位于所述隔離溝槽外的隔離介質(zhì)層。
10. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，在步驟S02中，所述 的刻蝕工藝為等離子刻蝕工藝。
【文檔編號】H01L21/762GK104157601SQ201410410384
【公開日】2014年11月19日 申請日期:2014年8月20日 優(yōu)先權日:2014年8月20日
【發(fā)明者】鮑宇 申請人:上海華力微電子有限公司