高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法
【專(zhuān)利摘要】本發(fā)明提供一種高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法，在采用電子束缺陷掃描儀對(duì)待檢測(cè)片進(jìn)行缺陷檢測(cè)之前，先在待檢測(cè)片表面加載負(fù)電荷，以在溝槽中的殘留缺陷區(qū)域形成局部電場(chǎng)。進(jìn)行缺陷檢測(cè)時(shí)，由于所述局部電場(chǎng)的存在，在高深寬比溝槽中的殘留缺陷處產(chǎn)生的二次電子能受所述局部電場(chǎng)的作用而溢出待檢測(cè)片的表面，避免了法拉第杯效應(yīng)的影響，使得缺陷檢測(cè)的效率和準(zhǔn)確度大大提高。
【專(zhuān)利說(shuō)明】高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及一種高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法。

【背景技術(shù)】
[0002] 隨著半導(dǎo)體器件越做越小，半導(dǎo)體關(guān)鍵層的關(guān)鍵尺寸也越來(lái)越小，需要在相同尺 寸范圍內(nèi)鋪設(shè)出更多器件。例如，通過(guò)對(duì)比55nm與llOnm器件結(jié)構(gòu)，前者有源區(qū)中的淺溝 道隔離的尺寸只有后者淺溝道隔離尺寸的二分之一左右。同時(shí)隨著關(guān)鍵尺寸越來(lái)越小，器 件的AR(深寬比）也越來(lái)越大，這對(duì)器件的制程提出了更高的要求，同時(shí)也對(duì)制程缺陷的檢 測(cè)手段提出了新的挑戰(zhàn)。
[0003] 通常，高深寬比（一般是指深寬比大于等于10比1)結(jié)構(gòu)對(duì)曝光與蝕刻制程要求 更高，如果這些制程不夠優(yōu)化，將產(chǎn)生橋接缺陷以及蝕刻不足的缺陷。如圖1所示，由于刻 蝕制程不夠優(yōu)化，導(dǎo)致刻蝕不足，在高深寬比溝槽底部角落處出現(xiàn)硅殘留缺陷1。
[0004] 對(duì)于蝕刻不足缺陷的檢測(cè)，由于其結(jié)構(gòu)的特殊性以及關(guān)鍵尺寸非常小，常規(guī)的光 學(xué)檢測(cè)手段由于受限于分辨率與靈敏度而很難檢測(cè)到這些缺陷，成為后續(xù)良率提升的瓶 頸。而現(xiàn)有的其它檢測(cè)手段如電子束掃描檢測(cè)此類(lèi)物性缺陷需要很小的分辨率，比如針對(duì) 20 nm左右的缺陷，需要用到10nm?20nm的像素，這對(duì)單位時(shí)間內(nèi)的掃描量產(chǎn)生影響，使工 作效率降低，不能滿足大規(guī)模生產(chǎn)的需求。另外，電子束掃描檢測(cè)方法是用電子轟擊待檢測(cè) 物的表面，并通過(guò)探測(cè)裝置檢測(cè)溢出的二次電子的分布情況，來(lái)判斷待測(cè)物表面是否存在 缺陷。然而，如圖2所示，對(duì)于高深寬比的結(jié)構(gòu)，由于受法拉第杯效應(yīng)的影響，從缺陷1溢出 的電子大部分為虛線框11中的電子，會(huì)直接撞擊到多晶硅層20的側(cè)壁上，而無(wú)法突破多晶 硅層20的表面進(jìn)而被探測(cè)裝置檢測(cè)到；僅有少量電子為虛線框12中的電子，能夠被探測(cè)裝 置檢測(cè)到。在這種情況下，缺陷的檢測(cè)受到嚴(yán)重影響。因此，對(duì)高深寬比的結(jié)構(gòu)，如何提供 一種方法以快速檢測(cè)溝槽底部的硅殘留缺陷，成為本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明要解決的技術(shù)問(wèn)題是如何快速準(zhǔn)確地檢驗(yàn)高深寬比溝槽中的刻蝕殘留缺 陷。基于此，本發(fā)明提供一種高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法，包括：
[0006] 提供一待檢測(cè)片，所述待檢測(cè)片經(jīng)過(guò)了刻蝕工藝并形成了溝槽，在所述溝槽中存 在殘留缺陷；
[0007] 對(duì)所述待檢測(cè)片表面加載負(fù)電荷，以在所述溝槽中的殘留缺陷區(qū)域形成局部電 場(chǎng)；
[0008] 采用電子束缺陷掃描儀對(duì)所述待檢測(cè)基底進(jìn)行缺陷檢測(cè)。
[0009] 進(jìn)一步的，采用電子束缺陷掃描儀加載負(fù)電荷。
[0010] 進(jìn)一步的，加載負(fù)電荷的著陸能量為1800eV?2500eV，電流為60?ΙΟΟηΑ。
[0011] 進(jìn)一步的，所述溝槽的深寬比大于等于10比1。
[0012] 進(jìn)一步的，所述待檢測(cè)片包括基底和形成于所述基底上的多晶硅層，所述溝槽為 多晶硅溝槽，所述殘留缺陷區(qū)域位于所述溝槽的底部。
[0013] 進(jìn)一步的，所述殘留缺陷為硅殘留缺陷。
[0014] 進(jìn)一步的，所述溝槽為單晶硅溝槽。
[0015] 進(jìn)一步的，所述溝槽為金屬溝槽。
[0016] 進(jìn)一步的，采用30?80nm的像素尺寸對(duì)所述待檢測(cè)基底進(jìn)行缺陷檢測(cè)。
[0017] 本發(fā)明在采用電子束缺陷掃描儀對(duì)待檢測(cè)片進(jìn)行缺陷檢測(cè)之前，先在待檢測(cè)片表 面加載負(fù)電荷，以在溝槽中的殘留缺陷區(qū)域形成局部電場(chǎng)。進(jìn)行缺陷檢測(cè)時(shí)，由于所述局部 電場(chǎng)的存在，在高深寬比溝槽中的殘留缺陷處產(chǎn)生的二次電子能受所述局部電場(chǎng)的作用而 溢出待檢測(cè)片的表面，避免了法拉第杯效應(yīng)的影響，使得缺陷檢測(cè)的效率和準(zhǔn)確度大大提 商。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0018] 圖1為具有殘留缺陷的1?深寬比溝槽不意圖；
[0019] 圖2為現(xiàn)有技術(shù)中高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法的示意圖；
[0020] 圖3為本發(fā)明一實(shí)施例所述高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法的流程圖；
[0021] 圖4為本發(fā)明一實(shí)施例所述高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法中對(duì)所述待 檢測(cè)片表面加載負(fù)電荷后在殘留缺陷區(qū)域形成的電場(chǎng)示意圖；
[0022] 圖5為本發(fā)明一實(shí)施例所述高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法中采用電子 束缺陷掃描儀對(duì)所述待檢測(cè)基底進(jìn)行缺陷檢測(cè)時(shí)的示意圖；
[0023] 圖6a為未對(duì)殘留缺陷區(qū)域加載負(fù)電荷時(shí)缺陷檢測(cè)中信號(hào)噪聲比示意圖；
[0024] 圖6b為對(duì)殘留缺陷區(qū)域加載負(fù)電荷后缺陷檢測(cè)中信號(hào)噪聲比示意圖。

【具體實(shí)施方式】
[0025] 下面將結(jié)合示意圖對(duì)本發(fā)明的高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法進(jìn)行更詳 細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述 的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人 員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。
[0026] 為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能 和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開(kāi) 發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開(kāi)發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的 限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開(kāi)發(fā)工作可能是復(fù)雜和耗費(fèi) 時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)僅僅是常規(guī)工作。
[0027] 以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。根據(jù)下面說(shuō)明和權(quán)利要 求書(shū)，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非 精準(zhǔn)的比率，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。
[0028] 如圖3所示，本發(fā)明所述高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法包含以下步驟：
[0029] 提供一待檢測(cè)片，所述待檢測(cè)片為經(jīng)過(guò)了刻蝕工藝并形成了溝槽的基底，在所述 溝槽中存在殘留缺陷；
[0030] 對(duì)所述待檢測(cè)片表面加載負(fù)電荷，以在所述溝槽中的殘留缺陷區(qū)域形成局部電 場(chǎng)；
[0031] 采用電子束缺陷掃描儀對(duì)所述待檢測(cè)基底進(jìn)行缺陷檢測(cè)。
[0032] 如圖1所示，本發(fā)明提供的待檢測(cè)片包括基底10和形成于所述基底10上的多晶 硅層20。所述基底10可以為P型或N型襯底，其材質(zhì)可以是硅、鍺或者鍺硅化合物、有機(jī)化 合物半導(dǎo)體材料中的一種。所述襯底10上的檢測(cè)區(qū)域包括SRAM區(qū)域或者邏輯區(qū)域等，此 處不予限定。待檢測(cè)片經(jīng)過(guò)了刻蝕工藝，在多晶硅層20中形成了溝槽，在溝槽中具有缺陷 1，在本實(shí)施例中，所述溝槽為高深寬比溝槽，具體的，為深寬比大于等于10比1的溝槽，所 述缺陷1位于溝槽的底部。所述缺陷1是上述刻蝕工藝導(dǎo)致的，因此此處的缺陷1為硅殘 留缺陷。本發(fā)明所述的缺陷為物性缺陷，而非電性缺陷，在本發(fā)明的其他實(shí)施例中，所述缺 陷1也可以是其他殘留物，同時(shí)，本發(fā)明也可以適用于其他類(lèi)型溝槽的缺陷檢測(cè)，比如金屬 溝槽或單晶硅溝槽等等，本發(fā)明對(duì)此不作限制。
[0033] 接著，請(qǐng)參考圖4,對(duì)待檢測(cè)片表面加載負(fù)電荷，以在所述溝槽中的殘留缺陷1區(qū) 域形成局部電場(chǎng)110。所述局部電場(chǎng)110為負(fù)電荷聚集于缺陷1的周?chē)纬傻?。為?shí)現(xiàn) 較佳效果，加載所述負(fù)電荷的著陸能量為1800eV?2500eV，電流為60nA?ΙΟΟηΑ。加載負(fù) 電荷的過(guò)程采用電子束缺陷掃描儀（Electron beam)實(shí)現(xiàn)，電子束缺陷掃描儀直接向所述 待檢測(cè)片的表面發(fā)射電子，所述電子電荷聚集于缺陷1的周?chē)纬伤鼍植侩妶?chǎng)110,上 述著陸能量和電流值可通過(guò)電子束缺陷掃描儀事先設(shè)置。
[0034] 最后，采用電子束缺陷掃描儀對(duì)所述待檢測(cè)基底進(jìn)行缺陷檢測(cè)。請(qǐng)參考圖5,在所 述溝槽中的殘留缺陷1區(qū)域形成局部電場(chǎng)110后，增加了缺陷1處的電壓襯度，當(dāng)進(jìn)行缺陷 檢測(cè)時(shí)，電子束缺陷掃描儀發(fā)出的電子在缺陷1處產(chǎn)生的二次電子會(huì)受到局部電場(chǎng)110產(chǎn) 生的向上的電場(chǎng)力影響，因而更容易溢出多晶硅層20的表面進(jìn)而被電子束缺陷掃描儀的 檢測(cè)裝置檢測(cè)到。在圖5中，虛線框112中為受局部電場(chǎng)110的影響而溢出多晶硅層20表 面的二次電子，此部分電子能被電子束缺陷掃描儀檢測(cè)到；而虛線框111中為少量未溢出 多晶硅層20表面的二次電子。由此可見(jiàn)，在缺陷1的周?chē)哂辛司植侩妶?chǎng)110后，可以避 免法拉第杯對(duì)大部分二次電子帶來(lái)的影響，使得缺陷檢測(cè)的準(zhǔn)確性大大提高。
[0035] 在本實(shí)施例中，為了在后續(xù)的缺陷檢測(cè)過(guò)程中更好地實(shí)現(xiàn)缺陷檢測(cè)，可以使用較 高的像素尺寸進(jìn)行檢測(cè)，以有效的提升缺陷檢測(cè)的抓取率，比如使用30nm?80nm的像素尺 寸。由于對(duì)所述基底預(yù)先施加了負(fù)電荷，因此使用較高的像素尺寸實(shí)現(xiàn)快速檢測(cè)，提高檢測(cè) 效率的同時(shí)，并不會(huì)影響檢測(cè)效果。
[0036] 電子束缺陷掃描儀對(duì)缺陷的檢測(cè)可通過(guò)檢測(cè)信噪比來(lái)實(shí)現(xiàn)。比如可對(duì)電子束缺陷 掃描儀設(shè)置一抓取極限（極限信噪比），當(dāng)某處的信噪比大于該抓取極限時(shí)，說(shuō)明此處存在 殘留缺陷。
[0037] 圖6a為未對(duì)殘留缺陷區(qū)域加載負(fù)電荷時(shí)缺陷檢測(cè)中信號(hào)噪聲比75意圖；圖6b為 對(duì)殘留缺陷區(qū)域加載負(fù)電荷后缺陷檢測(cè)中信號(hào)噪聲比示意圖。在圖6a和圖6b中，橫坐標(biāo) 為距離，代表待檢測(cè)片表面的不同位置，縱坐標(biāo)SNR為電子束缺陷掃描儀在檢測(cè)時(shí)探測(cè)到 信號(hào)的信噪比。如圖6a所示，對(duì)于高深寬比的結(jié)構(gòu)，檢測(cè)時(shí)在缺陷處由于法拉第杯效應(yīng)的 影響，產(chǎn)生的信噪比可能無(wú)法達(dá)到所述抓取極限，此時(shí)電子束缺陷掃描儀無(wú)法檢測(cè)到殘留 缺陷；如圖6b所示，若對(duì)殘留缺陷區(qū)域加載了負(fù)電荷，形成了局部電場(chǎng)110,則在殘留缺陷 處的信噪比得以大大增強(qiáng)并超過(guò)設(shè)置的抓取極限，此時(shí)電子束缺陷掃描儀可以順利檢測(cè)到 殘留缺陷。
[0038] 在本實(shí)施例中，上述加載負(fù)電荷和缺陷檢測(cè)的過(guò)程可在同一電子束缺陷掃描儀中 連續(xù)進(jìn)行，只是兩個(gè)過(guò)程對(duì)掃描儀的設(shè)置不同，加載負(fù)電荷的步驟僅需要電荷聚集在缺陷1 的周?chē)纬删植侩妶?chǎng)110,而缺陷檢測(cè)的步驟需要掃描儀發(fā)出電子轟擊待檢測(cè)物的表面以 產(chǎn)生二次電子，因此后者需要對(duì)電荷設(shè)置更大的著陸能量。
[0039] 本發(fā)明提供的高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法，在采用電子束缺陷掃描儀 對(duì)待檢測(cè)片進(jìn)行缺陷檢測(cè)之前，先在待檢測(cè)片表面加載負(fù)電荷，以在溝槽中的殘留缺陷區(qū) 域形成局部電場(chǎng)。進(jìn)行缺陷檢測(cè)時(shí)，由于所述局部電場(chǎng)的存在，在高深寬比溝槽中的殘留缺 陷處產(chǎn)生的二次電子能受所述局部電場(chǎng)的作用而溢出待檢測(cè)片的表面，避免了法拉第杯效 應(yīng)的影響，使得缺陷檢測(cè)的效率和準(zhǔn)確度大大提高。
[0040] 顯然，本領(lǐng)域的技術(shù)人員可以對(duì)發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神 和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之 內(nèi)，則本發(fā)明也意圖包括這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1. 一種高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法，其特征在于，包括： 提供一待檢測(cè)片，所述待檢測(cè)片經(jīng)過(guò)了刻蝕工藝并形成了溝槽，在所述溝槽中存在殘 留缺陷； 對(duì)所述待檢測(cè)片表面加載負(fù)電荷，以在所述溝槽中的殘留缺陷區(qū)域形成局部電場(chǎng)； 采用電子束缺陷掃描儀對(duì)所述待檢測(cè)基底進(jìn)行缺陷檢測(cè)。
2. 如權(quán)利要求1所述的高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法，其特征在于，采用電 子束缺陷掃描儀加載負(fù)電荷。
3. 如權(quán)利要求1所述的高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法，其特征在于，加載負(fù) 電荷的著陸能量為1800eV?2500eV，電流為60nA?ΙΟΟηΑ。
4. 如權(quán)利要求1所述的高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法，其特征在于，所述溝 槽的深寬比大于等于10比1。
5. 如權(quán)利要求1所述的高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法，其特征在于，所述待 檢測(cè)片包括基底和形成于所述基底上的多晶硅層，所述溝槽為多晶硅溝槽，所述殘留缺陷 區(qū)域位于所述溝槽的底部。
6. 如權(quán)利要求5所述的高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法，其特征在于，所述殘 留缺陷為硅殘留缺陷。
7. 如權(quán)利要求1所述的高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法，其特征在于，所述溝 槽為單晶硅溝槽。
8. 如權(quán)利要求1所述的高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法，其特征在于，所述溝 槽為金屬溝槽。
9. 如權(quán)利要求1所述的高深寬比溝槽刻蝕殘留缺陷的檢測(cè)方法，其特征在于，采用 30?80nm的像素尺寸對(duì)所述待檢測(cè)基底進(jìn)彳丁缺陷檢測(cè)。
【文檔編號(hào)】H01L21/66GK104217974SQ201410443792
【公開(kāi)日】2014年12月17日 申請(qǐng)日期:2014年9月2日 優(yōu)先權(quán)日:2014年9月2日
【發(fā)明者】范榮偉, 龍吟, 陳宏璘, 倪棋梁, 顧曉芳 申請(qǐng)人:上海華力微電子有限公司