一種基于深孔填充的三維半導(dǎo)體存儲器件及其制備方法
【專利摘要】本發(fā)明公開了一種基于深孔填充的三維半導(dǎo)體存儲器件及其制備方法。該制備方法適用于制備三維半導(dǎo)體存儲器的U型溝道：采用雙離子束沉積技術(shù)，一束離子轟擊靶材，使材料原子發(fā)生溢出，原子沿軌跡沉積到深孔中，一束離子轟擊深孔表面，使沉積的材料無法覆蓋深孔頂部，從而確保三維半導(dǎo)體存儲器件U型溝道的完整形成。U型溝道的半導(dǎo)體存儲器件的電極從器件上方引出，減小了電極的接觸面積，同時U型半導(dǎo)體存儲器件的NAND串可以包括至少一層半導(dǎo)體、一層絕緣層交替疊加的堆疊結(jié)構(gòu)，增大了單位面積下的器件數(shù)，故U型溝道的半導(dǎo)體存儲器可以大大增加存儲密度。
【專利說明】一種基于深孔填充的三維半導(dǎo)體存儲器件及其制備方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于微電子器件及存儲器【技術(shù)領(lǐng)域】，更具體地，涉及一種基于深孔填充的三維半導(dǎo)體存儲器及其制備方法。

【背景技術(shù)】
[0002]盡管多晶硅浮柵非易失性存儲(NVM)陣列使用20nm(或更小)的半導(dǎo)體制造技術(shù)取得了巨大成功，但是更進一步的尺寸縮小則變得非常困難。其中原因有如下幾個:臨近單元的串?dāng)_和浮柵中的少量可編程的電子。這個限制會使浮柵的多級存儲更加復(fù)雜。因此，三維存儲器件的發(fā)展勢在必行。
[0003]尤其是，在嵌入式存儲器領(lǐng)域，三維的后端(B/E)非易失性存儲陣列也具有挑戰(zhàn)性，因為此方法允許較大的非易失性陣列。而大容量OlGbit)嵌入式存儲器的使用，使CMOS產(chǎn)品的性能得到了提高同時也出現(xiàn)了許多新的應(yīng)用。提高單位面積存儲密度的方式主要包括提高三維存儲器件其縱向方向的器件數(shù)量，以及減小單個器件的面積，縱向方向的器件數(shù)量越多、單個器件的面積越小，存儲密度就越大。
[0004]然而，進一步的研究表明，上述現(xiàn)有解決方案仍然存在以下的技術(shù)問題:為了制備縱向方向器件數(shù)量多、單個器件面積小的三維存儲器件，往往在制備過程中需要高深寬比深孔，但受到目前沉積工藝的限制，深孔沉積往往上下部沉積不均勻，且由于深孔上部在沉積過程中易被沉積的材料覆蓋、進而妨礙深孔的繼續(xù)沉積，影響器件的穩(wěn)定性與生產(chǎn)成品率。


【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)的缺陷，本發(fā)明的目的在于提供一種基于深孔填充的非易失性三維半導(dǎo)體存儲器的制備方法，其中通過對其關(guān)鍵工藝步驟如沉積工藝等進行改進，與現(xiàn)有技術(shù)相比能夠有效解決高深寬比深孔沉積過程中易出現(xiàn)的材料覆蓋深孔上部、進而阻礙深孔底部材料沉積的問題，同時由于采用深孔結(jié)構(gòu)、能夠有效提高三維器件縱向方向上的器件數(shù)量，顯著增加了單位面積下的器件數(shù)，提高了存儲密度，因而尤其適用于大容量嵌入式存儲器的應(yīng)用場合。
[0006]為實現(xiàn)上述目的，按照本發(fā)明的一個方面，提供了一種基于深孔填充的三維半導(dǎo)體存儲器的制備方法，其特征在于，該方法包括如下步驟:
[0007](I)在襯底上形成犧牲層，在犧牲層上形成絕緣保護層；接著，在絕緣保護層上依次進行半導(dǎo)體層和絕緣層交替沉積，形成包括至少一層半導(dǎo)體層和一層絕緣層的堆疊結(jié)構(gòu)，并且各半導(dǎo)體層和絕緣層的上下表面均與襯底的上表面平行；
[0008](2)采用光刻工藝沿著豎直方向?qū)λ龆询B結(jié)構(gòu)進行刻蝕，并形成至少兩個其軸向與襯底上表面垂直的通孔；然后，繼續(xù)沿著橫向方向?qū)λ龆询B結(jié)構(gòu)中的各半導(dǎo)體層進行選擇性刻蝕，并在刻蝕后的半導(dǎo)體層邊緣以及所述通孔中形成阻擋層；
[0009](3)在所述阻擋層上沉積電荷存儲材料以形成作為電荷存儲區(qū)域的電荷存儲層；接著，刻蝕移除所述絕緣保護層上的所述阻擋層、電荷存儲層，并刻蝕所述絕緣保護層及所述犧牲層，形成連接所述通孔的空心區(qū)，所述通孔和所述空心區(qū)一起構(gòu)成U型通孔；
[0010](4)在所述U型通孔中沉積隧道電介質(zhì)和半導(dǎo)體溝道，由所述半導(dǎo)體溝道、隧道電介質(zhì)層、電荷存儲層和阻隔電介質(zhì)層一起組成了隧道二極管；
[0011]在此過程中，所述步驟(4)是采用雙離子束沉積半導(dǎo)體溝道，一束離子轟擊靶材，使材料原子發(fā)生溢出，溢出的原子沿軌跡沉積到深孔中；另一束離子轟擊深孔表面，防止深孔上部被材料原子覆蓋，無法繼續(xù)沉積材料到深孔中。
[0012]作為本發(fā)明的進一步優(yōu)選，所述步驟(2)中形成的通孔的橫截面優(yōu)選為圓形。
[0013]作為本發(fā)明的進一步優(yōu)選，所述步驟(2)中沿著橫向方向?qū)λ龆询B結(jié)構(gòu)中的各半導(dǎo)體層進行選擇性刻蝕，形成凹坑結(jié)構(gòu)。
[0014]作為本發(fā)明的進一步優(yōu)選，所述步驟(2)中形成的阻擋層包括了鉗形部分。
[0015]作為本發(fā)明的進一步優(yōu)選，所述步驟(3)中形成的電荷存儲層包括了在所述鉗形部分的電荷存儲部分。
[0016]作為本發(fā)明的進一步優(yōu)選，所述步驟(4)中形成的半導(dǎo)體溝道的溝道寬度為10到40納米。
[0017]作為本發(fā)明的進一步優(yōu)選，所述雙束離子沉積中的兩束離子束均為Ar+，且可單獨控制其中任意一束離子束。
[0018]作為本發(fā)明的進一步優(yōu)選，所述雙束離子沉積的Ar+電流為10?50mA，能量為0.5 ?2.5keV,真空度彡 6.67 X l(T5Pa。
[0019]作為本發(fā)明的進一步優(yōu)選，所述基于深孔填充的三維半導(dǎo)體存儲器的制備方法還包括步驟:
[0020](5)刻蝕被所述U型溝道包圍的所述堆疊，形成垂直于所述絕緣保護層的平面截斷層，使所述堆疊完全截斷成兩部分，并向所述平面截斷層中填充絕緣材料形成絕緣層，使截斷的所述堆疊彼此電隔離。
[0021]通過本發(fā)明所構(gòu)思的以上技術(shù)方案，與現(xiàn)有技術(shù)相比，由于向深孔沉積材料時采用了雙離子束沉積，能防止沉積過程中深孔上部被沉積的材料原子覆蓋，影響深孔底部的繼續(xù)沉積，從而使得NAND(NOT AND)串中高深寬比的深孔沉積得以實現(xiàn)，能夠大幅增加三維半導(dǎo)體存儲器件的存儲密度。
[0022]本發(fā)明的另一目的在于提供一種制備方法簡單、存儲密度大的單片三維NAND串半導(dǎo)體器件。
[0023]為實現(xiàn)上述目的，本發(fā)明提供了一種單片三維NAND串半導(dǎo)體器件，其特征在于包括:襯底、半導(dǎo)體層與絕緣層交替的堆疊結(jié)構(gòu)、至少一個U型的半導(dǎo)體溝道、隧道電介質(zhì)層11，所述半導(dǎo)體層與絕緣層交替的堆疊結(jié)構(gòu)位于所述襯底上方，至少包含一層半導(dǎo)體層和一層絕緣層，并且各半導(dǎo)體層和絕緣層的上下表面均與襯底的上表面平行；所述U型的半導(dǎo)體溝道位于所述堆疊結(jié)構(gòu)和襯底內(nèi)部，隧道電介質(zhì)層11包圍在U型的半導(dǎo)體溝道外，
[0024]所述U型的半導(dǎo)體溝道，其兩豎直段垂直延伸到襯底的上表面；
[0025]所述堆疊結(jié)構(gòu)的半導(dǎo)體層邊緣外依次沉積有阻擋層7、電荷存儲層9，并通過所述阻擋層7、電荷存儲層9與隧道電介質(zhì)層11相接觸，所述堆疊120中的半導(dǎo)體層、阻擋層7、電荷存儲層9 一起構(gòu)成了多個條狀的柵電極；
[0026]所述堆疊結(jié)構(gòu)中的絕緣層連接所述多個控制柵電極。
[0027]通過本發(fā)明所構(gòu)思的以上技術(shù)方案，與現(xiàn)有技術(shù)相比，由于采用堆疊結(jié)構(gòu)的NAND串，增加了三維存儲器件的密度，能夠取得存儲密度高的有益效果。

【專利附圖】

【附圖說明】
[0028]圖1-2為三維NAND串的側(cè)剖面圖；
[0029]圖3-14為三維NAND串的基本制備流程:其中圖3A是側(cè)剖面圖；圖3B是圖3A沿著X-X’方向的頂剖面圖；圖3C是圖3A沿著Z-Z’方向的頂剖面圖，其中圖3A是圖3B和圖3C沿著Y-Y’方向的側(cè)剖面圖；圖4A-4C描述了制備NAND串方法的其中一步，圖4A是透視圖，圖4B是4A沿著Y-Y’方向的側(cè)剖面圖，圖4C是4A沿著Z-Z’方向的剖面圖；圖5_14是制備過程中的側(cè)剖面圖；圖1lB是圖1lA沿著Y-Y’方向的側(cè)剖面圖；圖13B是圖13A沿著Y-Y’方向的側(cè)剖面圖；
[0030]圖15為U型半導(dǎo)體溝道雙離子束沉積的示意圖。

【具體實施方式】
[0031]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0032]實施例1
[0033]NAND串的源/漏極在半導(dǎo)體溝道I上形成并且如圖1和2所示，溝道I是U型的。接觸電極202 (包括202^2020提供與半導(dǎo)體溝道I的接觸。本文的U型管形狀類似于英文字母“U”。U型溝道的半導(dǎo)體存儲器件的電極從器件上方引出，減小了電極的接觸面積；同時U型半導(dǎo)體存儲器件的NAND串可以包括至少一層半導(dǎo)體、一層絕緣層交替疊加的堆疊結(jié)構(gòu)，增大了單位面積下的器件數(shù)，故U型溝道的半導(dǎo)體存儲器可以大大增加存儲密度。
[0034]下面結(jié)合圖3-14，具體描述制備U型半導(dǎo)體溝道NAND串的過程。
[0035](I)在襯底100上形成犧牲層89，在犧牲層89上形成絕緣保護層108:襯底100可以為半導(dǎo)體襯底(如單質(zhì)硅，表面覆蓋S12的單質(zhì)硅，重摻雜的η型或P型Si)，根據(jù)實際需要，該半導(dǎo)體襯底可嵌入例如導(dǎo)體或半導(dǎo)體器件；犧牲層89可用任何合適的犧牲材料(如有機材料，氮化硅和鎢等)，只要保證其對襯底或絕緣保護層材料選擇性的刻蝕；如果犧牲層89為氮化硅，那么絕緣保護層108就為二氧化硅，從而保證犧牲層89可以相對于絕緣保護層108進行選擇性的刻蝕；如圖3所示，犧牲層89的上表面延伸到大致與襯底100上表面10a平行，犧牲層89可為任何合適的形狀，如條狀長方體，只需使?fàn)奚鼘?9能夠連接在后續(xù)步驟中形成的兩個相互平行的豎直通孔即可。
[0036]在絕緣保護層108上依次沉積半導(dǎo)體層和絕緣層，半導(dǎo)體層和絕緣層交替沉積，形成包括至少一層半導(dǎo)體和一層絕緣層、且兩種層交替排列的堆疊120 ;堆疊120中的總層數(shù)根據(jù)存儲密度和工藝來確定，可以為2*η層(其中η = 1,2, 3,……)，這里我們設(shè)計了 8層(即η = 4);在絕緣保護層108上形成的堆疊120由層121 (包括121a、121b、121c、121d，圖中僅標(biāo)出121a、121b)和層122 (包括122a、122b、122c、122d，圖中僅標(biāo)出122a、122b)相間而成。層121、層122可以用任何合適的沉積方法，如濺射、CVD、MBE等。堆疊120中的每一層(如121a、122a等)可以是6到100納米厚。層121為導(dǎo)體(如金屬或金屬合金)或者半導(dǎo)體(如重摻雜η+、ρ+多晶硅，所述重摻雜為摻雜得到的η型或P型載流子濃度大于1018cm_3)控制柵材料；層122為絕緣材料(如氮化硅、二氧化硅等)。
[0037](2)采用光刻工藝沿著豎直方向?qū)λ龆询B結(jié)構(gòu)120進行刻蝕，并形成至少兩個其軸向與襯底上表面垂直的通孔81、82，其在豎直方向的投影均與犧牲層89部分重合，如圖3所示。圖3Β是圖3Α沿著Χ-Χ’方向的頂剖面圖。圖3C是圖3Α沿著Ζ-Ζ’方向的頂剖面圖。圖3Α是圖3Β和圖3C沿著Υ-Υ’方向的側(cè)剖面圖。通孔81和82可以采用等離子刻蝕形成。通孔的橫截面可以為圓形，如圖3Β所示。絕緣保護層108用來作為通孔81和82的刻蝕停止層。通孔81、82為后續(xù)步驟中制備NAND串的每個U型溝道的兩豎直段所在的位置。
[0038]然后，繼續(xù)沿著橫向方向?qū)Χ询B結(jié)構(gòu)120中的各半導(dǎo)體層進行選擇性刻蝕，即相對于層122選擇性地刻蝕層121，使夾在層122間(或?qū)?22與絕緣保護層108之間)的層121形成凹坑62(包括62a、62b、62c、62d)。上述選擇性刻蝕可以用選擇性的各向同性的濕法刻蝕或者干法刻蝕。形成的凹坑62的深度可以是6到100納米。接著，在刻蝕后的半導(dǎo)體層的邊緣以及通孔81、82內(nèi)壁上沉積阻隔電介質(zhì)材料(如氧化硅層，替代或者附加在氧化硅之上的其他高k電介質(zhì)材料，氧化鉿)形成阻擋層7 (也被稱作IPD)，使阻隔電介質(zhì)7沿著凹坑62和層122的邊緣(即通孔81、82內(nèi)的層121和層122的邊緣)，如圖5。阻擋層7可以用包括原子層沉積(ALD)或者化學(xué)氣相沉積(CVD)方法形成；阻擋層7的厚度為6到20nm。在凹坑62中、懸在層122之間(或?qū)?22與絕緣保護層108之間)，阻擋層7包括了多個鉗形阻隔電介質(zhì)部分(即，阻隔電介質(zhì)7a、7b、7c、7d，圖6中僅標(biāo)出了 7a、7b)。通常，若堆疊120中的總層數(shù)2*n (其中η = 1，2，3，……)，則形成的鉗形阻隔電介質(zhì)部分有η個。
[0039](3)在通孔81、82內(nèi)的阻擋層7上沉積電荷存儲材料形成作為電荷存儲區(qū)域的電荷存儲層9，如圖6所示。電荷存儲層9包括在各個鉗形阻隔電介質(zhì)部分(如7a、7b等)之中的多個電荷存儲部分(包括9a、9b、9c、9d，圖中僅標(biāo)出9a、9b)。電荷存儲層9在通孔81中延伸，與阻擋層7相接觸。所述電荷存儲材料可以是氮化硅電荷存儲電介質(zhì)，也可以為導(dǎo)體或半導(dǎo)體浮柵材料(如，金屬、金屬合金、硅化金屬、或者重摻雜多晶硅浮柵材料)。任何可用的方法都可以用于沉積電荷存儲材料，如ALD或者CVD等。
[0040]接著，刻蝕移除絕緣保護層108上的阻擋層7、電荷存儲層9，例如可以通過一步或兩步各向異性濕法或干法刻蝕。如有必要的話，還可在上述刻蝕過程中對通孔81、82進行刻蝕:在沉積電荷存儲層的過程中，電荷存儲層9可能會向外延伸到通孔81、82中與層122 (如122a、122b等)對應(yīng)的突出部分(如圖6所示)，移去上述延伸部分即可得到分立的電荷存儲部分(如9a等)，形成如圖7的結(jié)構(gòu)；同樣在沉積阻隔電介質(zhì)層的過程中，阻隔電介質(zhì)7也可能會延伸到通孔81、82中，覆蓋與層122 (如122a、122b等)對應(yīng)的突出部分，也可以通過移去這些延伸部分來分離形成分立的阻隔電介質(zhì)部分(如7a、7b等)；刻蝕通孔81、82中的電荷存儲材料和阻隔電介質(zhì)材料后，電荷存儲材料、阻隔電介質(zhì)材料只存在于凹坑62之中(即在阻隔電介質(zhì)7的鉗形部分中)。如果有必要，各向異性刻蝕可以同時刻蝕堆疊120中的層122使通孔81、82的尺寸增大。移除后的效果如圖7所示。
[0041]如果有需要形成一個娃化金屬浮柵9a、9b、9c、9d,而不是多晶娃浮柵9a、9b、9c、9d的話，可在沉積形成多晶硅浮柵9a、9b、9c、9d后，利用任何合適的方法(如ALD或者濺射)再沉積形成薄的金屬層(如鈦、鈷或者鎳)，經(jīng)硅化退火反應(yīng)后，浮柵9a、9b、9c、9d轉(zhuǎn)變成相應(yīng)的硅化金屬(即鈦、鈷、鎳的硅化物)。沒有進行硅化反應(yīng)的金屬層部分，隨后用合適的選擇性刻蝕方法去除掉，形成如圖8的結(jié)構(gòu)。
[0042]然后，刻蝕絕緣保護層108及犧牲層89，形成連接通孔81、82的空心區(qū)83:首先刻蝕絕緣保護層108與通孔81、82豎直投影重合的部分(利用如各向異性刻蝕)，使通孔81、82向下延伸穿過絕緣保護層108、暴露犧牲層89 ;再通過濕法或干法刻蝕選擇性的刻蝕犧牲層89形成空心區(qū)83，這樣既移除了犧牲層材料，也沒有刻蝕材料122、阻擋層7和電荷存儲區(qū)9。犧牲層89被完全刻蝕形成空心區(qū)83，空心區(qū)83的上表面延伸到大致與襯底100上表面10a平行，并且與通孔81和82連接，通孔81、82和空心區(qū)83 —起形成了 U型通孔80，如圖9所示。
[0043](4)在U型通孔中沉積隧道電介質(zhì)層11和半導(dǎo)體溝道I形成U型溝道:在U型通孔80的內(nèi)壁上沉積隧道電介質(zhì)(如氧化硅)形成隧道電介質(zhì)層11，再在隧道電介質(zhì)層11上沉積形成半導(dǎo)體溝道1，形成NAND串。半導(dǎo)體溝道I可以完全填充U型通孔，即在隧道電介質(zhì)層11上沉積半導(dǎo)體溝道1，使U型通孔完全填充。半導(dǎo)體溝道I也可以無需完全填充U型通孔80中除隧道電介質(zhì)層11以外的部分，例如，半導(dǎo)體溝道I可以先向U型通孔80的上下內(nèi)外的邊緣(即在隧道電介質(zhì)層11上)沉積，而不是向U型通孔80的中間沉積，然后再在半導(dǎo)體溝道I的中間(即，U型通孔80未填充半導(dǎo)體溝道I的部分)填充絕緣材料形成絕緣層2，從而使U型通孔80完全填充，形成如圖10的結(jié)構(gòu)，這樣半導(dǎo)體溝道I也就沒有完全填充U型通孔80。
[0044]半導(dǎo)體溝道I的寬度對存儲密度和器件性能都有影響，寬度越小，單位面積下的NAND串則可以更多，存儲密度就越大，同時溝道的寬度減小則器件的閾值電壓就會增大。本實施例中各個溝道寬度設(shè)計為10到60納米；例如，若中間填充了絕緣層2，則形成的兩個溝道每個溝道寬度均設(shè)計為10到40納米。半導(dǎo)體溝道I的形狀相似于U型通孔80的形狀。
[0045]作為本發(fā)明關(guān)鍵的技術(shù)改進之一，本發(fā)明考慮到高深寬比深孔在沉積過程中深孔上部被沉積的材料覆蓋、進而妨礙深孔的繼續(xù)沉積，影響器件的穩(wěn)定性與生產(chǎn)成品率，因此采用了雙離子束沉積技術(shù)進行深孔沉積。半導(dǎo)體溝道I可以用雙離子束沉積技術(shù)沉積形成。如圖15所示，具體方法如下:一束離子轟擊靶材(譬如多晶硅)，材料原子發(fā)生溢出，使原子沿軌跡沉積到深孔中；一束離子轟擊深孔上部，防止深孔上部被材料原子覆蓋，無法繼續(xù)沉積材料到深孔中。兩束離子都為Ar+，且兩個離子束可單獨控制。此外，作為進一步優(yōu)選，所述雙束離子沉積的Ar+電流為10?50mA，能量為0.5?2.5keV,真空度(6.67 X 1^5Pa0
[0046]通過以上構(gòu)思，本發(fā)明能夠?qū)崿F(xiàn)高深寬比深孔的有效沉積，對提高三維存儲器件中縱向方向的器件數(shù)量、減小單個器件面積均有積極作用，能夠制得存儲密度大、性能穩(wěn)定的三維存儲器件。
[0047](5)刻蝕被所述U型溝道包圍的堆疊120形成垂直于絕緣保護層108的平面截斷層，使堆疊120完全截斷成兩部分，并向所述平面截斷層中填充絕緣材料(如二氧化硅等)形成絕緣層185，使截斷的堆疊120彼此電隔離(即使NAND串彼此間的堆疊電隔離)，如圖IlA(透視圖)和圖11B(沿著圖1lA Y-Y’方向的側(cè)剖面圖)的器件?？煞謩e對這些被電隔離的層121進行控制。填充絕緣材料是采用雙束離子沉積技術(shù)，一束離子轟擊靶材，使材料原子發(fā)生濺射，濺射出的原子沿軌跡沉積到深孔中；另一束離子轟擊深孔表面，防止深孔上部被材料原子覆蓋，無法繼續(xù)沉積材料到深孔中，并使深孔中附著力不好的原子被濺射出去，留下附著力好的原子。
[0048]如圖12，源或漏極形成在原通孔81位置上方、與半導(dǎo)體溝道I的一端相連，漏或源極形成在原通孔82位置上方、與半導(dǎo)體溝道I的另一端相連。在一些實施例中，漏極通過漏極選擇晶體管203a(也稱作SGD器件)連接NAND串溝道，源極通過源極選擇晶體管203b (也稱作SGS器件)連接NAND串溝道另一端。
[0049]柵截面可用來分開選擇晶體管203a和203b，制作步驟與所述步驟5相似，即先刻蝕選擇晶體管形成垂直于襯底100上表面的平面截斷層，使選擇晶體管203a和203b完全截斷分離，然后使用例如濺射、CVD等方法向平面截斷層內(nèi)填充絕緣材料(如二氧化硅等)，最終形成了圖13A(透視圖)和圖13B(沿著圖13B Y-Y’方向的側(cè)剖面圖)的結(jié)構(gòu)。
[0050]接下來，在相鄰NAND串的選擇晶體管間形成截面，例如在圖14中的相鄰串SGD器件203a之間；填充絕緣材料(如二氧化硅)，在選擇晶體管之間形成絕緣層187，形成了圖14的NAND串180陣列。
[0051]制備得到的單片三維NAND串半導(dǎo)體器件，包括:襯底、半導(dǎo)體層與絕緣層交替的堆疊結(jié)構(gòu)、至少一個U型的半導(dǎo)體溝道、隧道電介質(zhì)層11，半導(dǎo)體層與絕緣層交替的堆疊結(jié)構(gòu)位于襯底上方，至少包含一層半導(dǎo)體層和一層絕緣層，每一半導(dǎo)體層和絕緣層的上下表面均與襯底的上表面平行，U型的半導(dǎo)體溝道位于所述堆疊結(jié)構(gòu)和襯底內(nèi)部，隧道電介質(zhì)層11包圍在U型的半導(dǎo)體溝道外，其特征在于:
[0052]所述U型的半導(dǎo)體溝道，其兩豎直段垂直延伸到襯底的上表面；
[0053]所述堆疊結(jié)構(gòu)的半導(dǎo)體層邊緣外依次沉積有阻擋層7、電荷存儲層9，并通過所述阻擋層7、電荷存儲層9與隧道電介質(zhì)層11相接觸，所述堆疊120中的半導(dǎo)體層、阻擋層7、電荷存儲層9 一起構(gòu)成了多個條狀的柵電極；
[0054]所述堆疊結(jié)構(gòu)中的絕緣層連接所述多個控制柵電極。
[0055]所述電荷存儲電介質(zhì)層為氮化硅，導(dǎo)體或半導(dǎo)體浮柵材料(如金屬、金屬合金、硅化金屬、或者重摻雜多晶硅浮柵材料)；絕緣阻擋層和隧道絕緣層為二氧化硅。
[0056]在所述U型的半導(dǎo)體溝道的一端連接有源極，另一端連接有漏極，源/漏極的位置可以互換。
[0057]所述U型的半導(dǎo)體溝道的截面為圓形。
[0058]U型溝道的兩豎直段互相平行并大致垂直于襯底100的上表面100a。半導(dǎo)體溝道的兩豎直段通過襯底100上的犧牲層89互相連接，其中89大致垂直于半導(dǎo)體溝道的兩豎直段并平行于襯底的上表面100a。以上平行的定義是指大致的平行，可允許小于20度的角度；垂直的定義是指大致垂直，允許兩者的夾角在(90±20)度的區(qū)間內(nèi)分布。
[0059]本領(lǐng)域的技術(shù)人員容易理解，以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種基于深孔填充的三維半導(dǎo)體存儲器的制備方法，其特征在于，包括如下步驟:(1)在襯底上形成犧牲層，在所述犧牲層上形成絕緣保護層；接著，在絕緣保護層上依次進行半導(dǎo)體層和絕緣層交替沉積，形成包括至少一層半導(dǎo)體和一層絕緣層的堆疊結(jié)構(gòu)； (2)采用光刻工藝沿著豎直方向?qū)λ龆询B結(jié)構(gòu)進行刻蝕，并形成至少兩個其軸向與襯底上表面垂直的通孔；然后，繼續(xù)沿著橫向方向?qū)λ龆询B結(jié)構(gòu)中的各半導(dǎo)體層進行選擇性刻蝕，并在刻蝕后的半導(dǎo)體層以及所述通孔中形成阻擋層； (3)在所述阻擋層上沉積電荷存儲材料以形成作為電荷存儲區(qū)域的電荷存儲層；接著，刻蝕移除所述絕緣保護層上的所述阻擋層、電荷存儲層，并刻蝕所述絕緣保護層及所述犧牲層，形成連接所述通孔的空心區(qū)，所述通孔和所述空心區(qū)一起構(gòu)成U型通孔； (4)在所述U型通孔中沉積隧道電介質(zhì)和半導(dǎo)體溝道形成U型溝道，由所述半導(dǎo)體溝道、隧道電介質(zhì)層、電荷存儲層和阻擋層一起組成了隧道二極管； 在此過程中，所述步驟(4)是采用雙離子束沉積半導(dǎo)體溝道，一束離子轟擊靶材，使靶材材料原子發(fā)生溢出，溢出的原子沿軌跡沉積到所述U型通孔中；另一束離子轟擊所述U型通孔表面，防止所述U型通孔上部被材料原子覆蓋，無法繼續(xù)沉積材料到所述U型通孔中。
2.如權(quán)利要求1中所述基于深孔填充的三維半導(dǎo)體存儲器的制備方法，其特征在于:所述步驟(2)中形成的通孔的橫截面優(yōu)選為圓形。
3.如權(quán)利要求1中所述基于深孔填充的三維半導(dǎo)體存儲器的制備方法，其特征在于:所述步驟(2)中沿著橫向方向?qū)λ龆询B結(jié)構(gòu)中的各半導(dǎo)體層進行選擇性刻蝕，形成凹坑結(jié)構(gòu)。
4.如權(quán)利要求3中所述基于深孔填充的三維半導(dǎo)體存儲器的制備方法，其特征在于:所述步驟(2)中形成的阻擋層包括了鉗形部分。
5.如權(quán)利要求4中所述基于深孔填充的三維半導(dǎo)體存儲器的制備方法，其特征在于:所述步驟(3)中形成的電荷存儲層包括了在所述鉗形部分的電荷存儲部分。
6.如權(quán)利要求1一 5中任意一項所述基于深孔填充的三維半導(dǎo)體存儲器的制備方法，其特征在于:所述步驟(4)中形成的半導(dǎo)體溝道的溝道寬度為10到60納米。
7.如權(quán)利要求1一 6中任意一項所述基于深孔填充的三維半導(dǎo)體存儲器的制備方法，其特征在于:所述雙離子束沉積中的兩束離子束均為Ar+，且可單獨控制其中任意一束離子束。
8.如權(quán)利要求1一 7中任意一項所述基于深孔填充的三維半導(dǎo)體存儲器的制備方法，其特征在于:所述雙束離子沉積的Ar+電流為10?50mA，能量為0.5?2.5keV,真空度(6.67 X 1^5Pa0
9.如權(quán)利要求1中所述基于深孔填充的三維半導(dǎo)體存儲器的制備方法，其特征在于還包括步驟: (5)刻蝕被所述U型溝道包圍的所述堆疊，形成垂直于所述絕緣保護層的平面截斷層，使所述堆疊完全截斷成兩部分，并向所述平面截斷層中填充絕緣材料形成絕緣層，使截斷的所述堆疊彼此電隔離。
10.一種單片三維NAND串半導(dǎo)體器件，其特征在于包括:襯底、半導(dǎo)體層與絕緣層交替的堆疊結(jié)構(gòu)、至少一個U型的半導(dǎo)體溝道、隧道電介質(zhì)層；所述半導(dǎo)體層與絕緣層交替的堆疊結(jié)構(gòu)位于所述襯底上方，至少包含一層半導(dǎo)體層和一層絕緣層，并且各半導(dǎo)體層和絕緣層的上下表面均與襯底的上表面平行；所述U型的半導(dǎo)體溝道位于所述堆疊結(jié)構(gòu)和襯底內(nèi)部，隧道電介質(zhì)層包圍在所述U型的半導(dǎo)體溝道外； 所述U型的半導(dǎo)體溝道，其兩豎直段垂直延伸到所述襯底的上表面； 所述堆疊結(jié)構(gòu)的半導(dǎo)體層邊緣外依次沉積有阻擋層、電荷存儲層，并通過所述阻擋層、電荷存儲層與隧道電介質(zhì)層相接觸，所述堆疊中的半導(dǎo)體層、阻擋層、電荷存儲層一起構(gòu)成了多個條狀的柵電極； 所述堆疊結(jié)構(gòu)中的絕緣層連接所述多個條狀的柵電極。
【文檔編號】H01L21/71GK104269405SQ201410471222
【公開日】2015年1月7日 申請日期:2014年9月16日 優(yōu)先權(quán)日:2014年9月16日
【發(fā)明者】繆向水, 季宏凱, 童浩 申請人:華中科技大學(xué)