一種具有自適應(yīng)偏置場(chǎng)板的高壓mos器件的制作方法
【專(zhuān)利摘要】本發(fā)明屬于半導(dǎo)體【技術(shù)領(lǐng)域】，具體涉及到一種具有自適應(yīng)偏置場(chǎng)板的高壓MOS器件。本發(fā)明主的技術(shù)方案，與傳統(tǒng)與固定電位連接的金屬場(chǎng)板(如柵場(chǎng)板、漏場(chǎng)板以及源場(chǎng)板)相比，一方面，自偏置場(chǎng)板能削弱常規(guī)金屬場(chǎng)板末端的電場(chǎng)尖峰，進(jìn)一步優(yōu)化器件表面電場(chǎng)的分布；更重要的是，自偏置場(chǎng)板的偏置電位可根據(jù)需要設(shè)定；因而，其提高器件耐壓的效果更明顯。另一方面，自偏置場(chǎng)板能增強(qiáng)對(duì)漂移區(qū)的輔助耗盡作用，高漂移區(qū)摻雜濃度以降低器件比導(dǎo)通電阻。該自偏置場(chǎng)板能應(yīng)用于多種功率器件中。本發(fā)明尤其適用于高壓MOS器件。
【專(zhuān)利說(shuō)明】一種具有自適應(yīng)偏置場(chǎng)板的高壓MOS器件

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體【技術(shù)領(lǐng)域】，具體涉及到一種具有自適應(yīng)偏置場(chǎng)板的高壓MOS器件。

【背景技術(shù)】
[0002]功率半導(dǎo)體器件的關(guān)鍵是實(shí)現(xiàn)高擊穿電壓和低導(dǎo)通電阻。對(duì)于常規(guī)LDMOS器件而言，漂移區(qū)長(zhǎng)度隨器件擊穿電壓的升高而單調(diào)增加，同時(shí)漂移區(qū)濃度降低；這不僅會(huì)增大器件(或電路)的芯片面積和成本，而且不利于芯片小型化。更嚴(yán)重的是，器件的導(dǎo)通電阻隨漂移區(qū)長(zhǎng)度(或器件耐壓)的增加而增大，其中擊穿電壓(BV, Breakdown Voltage)與比導(dǎo)通電阻(Rm，sp，Specific on-Resistance)之間關(guān)系可表不為Rm，sp 00 BV2_5,而導(dǎo)通電阻的增加導(dǎo)致器件功耗急劇增加，并且器件開(kāi)關(guān)速度也隨之減低。
[0003]為提高器件的擊穿電壓，研究者提出了諸多方法，其中結(jié)終端技術(shù)應(yīng)用廣泛。文獻(xiàn)(陳星弼，【p-η+結(jié)有場(chǎng)板時(shí)表面電場(chǎng)分布的簡(jiǎn)單表不式】電子學(xué)報(bào)，Vol.14, 36 (1986))中指出金屬場(chǎng)板(如圖1所示)可有效降低器件主結(jié)的曲率和表面電場(chǎng)峰值并改善器件表面電場(chǎng)的分布，從而提高器件擊穿電壓；但金屬場(chǎng)板技術(shù)不足之處在于金屬場(chǎng)板的末端會(huì)引入一個(gè)新的電場(chǎng)尖峰而影響器件的擊穿特性。
[0004]進(jìn)一步，有研究者提出了如圖2所示的斜坡金屬場(chǎng)板技術(shù)，可以降低金屬場(chǎng)板末端附加電場(chǎng)尖峰值從而提高器件擊穿特性；但該技術(shù)因非均勻氧化層工藝實(shí)現(xiàn)難度大而應(yīng)用受限。
[0005]為了達(dá)到與非均勻場(chǎng)板技術(shù)相似的效果并降低工藝難度，有研究者提出了如圖3所示的階梯場(chǎng)板技術(shù)(張波，【提高器件耐壓的非均勻氧化層場(chǎng)板技術(shù)】，半導(dǎo)體技術(shù)，N0.4，19(1998))，該場(chǎng)板技術(shù)同樣能緩解金屬場(chǎng)板末端的附加電場(chǎng)尖峰而提高器件擊穿電壓，并且工藝相對(duì)簡(jiǎn)單；但階梯場(chǎng)板工藝的實(shí)現(xiàn)需要增加掩模版的張數(shù)，因此成本會(huì)有所增加。
[0006]除了金屬場(chǎng)板技術(shù)夕卜，也有研究者提出了 SIPOS (Sem1-1nsulatingPoly-crystal I ine Silicon)阻性場(chǎng)板技術(shù)(L.E.Clark and D.S.Zoroglu, [Enhancementof breakdown properties of overlay annular d1des by field shaping resistivefilms], Solid-State Electronics, vol.15，pp.653-657，1972)，如圖 4 所示。此 SIPOS 阻性場(chǎng)板是在器件的場(chǎng)介質(zhì)(如場(chǎng)氧化物)上引入了多晶電阻層，多晶電阻層的兩端分別與器件的陽(yáng)極和陰極相連。由于SIPOS電阻上有均勻電流流過(guò)，所以SIPOS上從陽(yáng)極到陰極之間壓降均勻，其耦合作用使器件漂移區(qū)電場(chǎng)分布均勻，有效降低了器件表面電場(chǎng)峰值，避免了器件表面提前擊穿從而提高器件擊穿電壓；然而SIPOS中由漏極流向源極的泄露電流較大，會(huì)增加器件的功耗。
[0007]為提高場(chǎng)板作用，有研究者提出了如圖5多指柵場(chǎng)板(Dawei Xu, Xinhong Chengand Yuehui Yu,et.al,【Improved LDMOS performance with buried mult1-fingergates] , Microelectronic Engineering, vol.122 (2014)，pp.29-32)與如圖 6 所不的浮空金屬環(huán)結(jié)構(gòu)(Jinping Zhang, Yi Ye and Chunhua Zhou, et.al,【High breakdown voltage4H-SiC MESFETs with floating metal strips】，Microelectronic Engineering, vol.85(2008), pp.89-92)結(jié)構(gòu)，優(yōu)化表面電場(chǎng)分布以提高器件擊穿電壓。
[0008]以上場(chǎng)板技術(shù)中場(chǎng)板的電位總是與源電極或柵電極相連，場(chǎng)板接一個(gè)固定電位，或處于浮空狀態(tài)，其電位都不能自適應(yīng)的跟隨器件耐壓的變化，使得場(chǎng)板對(duì)器件表面電場(chǎng)的優(yōu)化作用受限。
[0009]RESURF技術(shù)是功率半導(dǎo)體器件中緩解器件擊穿電壓與導(dǎo)通電阻矛盾的常用技術(shù)，圖7、圖8與圖9分別給出了 single-、double-和triple-RESURF技術(shù)截面示意圖。該技術(shù)能降低器件表面電場(chǎng)峰值而避免提前擊穿，同時(shí)也能提高漂移區(qū)的摻雜濃度而降低導(dǎo)通電阻。文獻(xiàn)(Y.Koishikawa, M.Takahashi, H.Yangigawa, and T.Kunyama,【Double RESURFdevice technology for power ICs】，NEC RES Dev., 1994, 359(4) ；Mohamed Imam, ZiaHossain, Mohammed Quddus, Jim Adams, Charles Hoggatt, Takeshi Ishiguro, andRajesh Nair, 【Design and Optimizat1n of Double-RESURF High-VoltageLateralDevices for a Manufacturable Process], IEEE TRANSACT1NS ON ELECTRONDEVICES, VOL.50, N0.7，JULY2003)中給出了 RESURF技術(shù)對(duì)提高器件擊穿電壓與降低導(dǎo)通電阻的效果，從中可以看出RESURF技術(shù)有效緩解了器件擊穿電壓與比導(dǎo)通電阻間2.5次方的矛盾關(guān)系。但是RESURF技術(shù)中的P型層需要占用N型漂移區(qū)中的部分電流通道而不利于進(jìn)一步降低導(dǎo)通電阻。


【發(fā)明內(nèi)容】

[0010]本發(fā)明的目的，就是針對(duì)上述問(wèn)題，提出一種具有自適應(yīng)偏置場(chǎng)板的高壓MOS器件。
[0011]本發(fā)明的技術(shù)方案:一種具有自適應(yīng)偏置場(chǎng)板的高壓MOS器件,包括第一導(dǎo)電類(lèi)型半導(dǎo)體襯底1、位于第一導(dǎo)電類(lèi)型半導(dǎo)體襯底I上層的第二導(dǎo)電類(lèi)型半導(dǎo)體漂移區(qū)2和第一導(dǎo)電類(lèi)型半導(dǎo)體體區(qū)3、位于第二導(dǎo)電類(lèi)型半導(dǎo)體漂移區(qū)2和第一導(dǎo)電類(lèi)型半導(dǎo)體體區(qū)3上層的場(chǎng)介質(zhì)層7 ;所述第一導(dǎo)電類(lèi)型半導(dǎo)體體區(qū)3上層設(shè)置有相互獨(dú)立的第一導(dǎo)電類(lèi)型半導(dǎo)體體接觸區(qū)5和第二導(dǎo)電類(lèi)型半導(dǎo)體源區(qū)4 ;第一導(dǎo)電類(lèi)型半導(dǎo)體體接觸區(qū)5和第二導(dǎo)電類(lèi)型半導(dǎo)體源區(qū)4上表面設(shè)置有源電極8 ;第二導(dǎo)電類(lèi)型半導(dǎo)體漂移區(qū)2上層遠(yuǎn)離第一導(dǎo)電類(lèi)型半導(dǎo)體體區(qū)3的一端設(shè)置有第二導(dǎo)電類(lèi)型半導(dǎo)體漏區(qū)6 ;第二導(dǎo)電類(lèi)型半導(dǎo)體漏區(qū)6上表面設(shè)置有漏電極10 ;所述源電極8和漏電極10之間設(shè)置有柵電極9 ;所述柵電極9與第一導(dǎo)電類(lèi)型半導(dǎo)體體區(qū)3和第二導(dǎo)電類(lèi)型半導(dǎo)體源區(qū)4接觸；其特征在于，還包括自適應(yīng)偏置場(chǎng)板，所述自適應(yīng)偏置場(chǎng)板由場(chǎng)板11和薄膜電阻13構(gòu)成；其中，所述場(chǎng)板11與薄膜電阻13電氣連接；所述場(chǎng)板11設(shè)置在場(chǎng)介質(zhì)層7的上表面；所述薄膜電阻13的一端與源電極8電氣連接，其另一端與漏電極10電氣連接。
[0012]本發(fā)明總的技術(shù)方案，與傳統(tǒng)與固定電位連接的金屬場(chǎng)板(如柵場(chǎng)板、漏場(chǎng)板以及源場(chǎng)板)相比，一方面，自偏置場(chǎng)板能削弱常規(guī)金屬場(chǎng)板末端的電場(chǎng)尖峰，進(jìn)一步優(yōu)化器件表面電場(chǎng)的分布；更重要的是，自偏置場(chǎng)板的偏置電位可根據(jù)需要設(shè)定；因而，其提高器件耐壓的效果更明顯。另一方面，自偏置場(chǎng)板能增強(qiáng)對(duì)漂移區(qū)的輔助耗盡作用，高漂移區(qū)摻雜濃度以降低器件比導(dǎo)通電阻；而且，該器件與常規(guī)CMOS工藝流程能良好兼容。該自偏置場(chǎng)板能應(yīng)用于多種功率器件中。
[0013]具體的，所述場(chǎng)板11與薄膜電阻13之間設(shè)置有鈍化層12 ;所述場(chǎng)板11與薄膜電阻13之間為通過(guò)導(dǎo)電材料(144)建立電氣連接；所述薄膜電阻13的一端與源電極8為通過(guò)導(dǎo)電材料(141)建立電氣連接，其另一端與漏電極10為通過(guò)導(dǎo)電材料(143)建立電氣連接。
[0014]具體的，所述場(chǎng)板(11)由m個(gè)相互獨(dú)立的子場(chǎng)板構(gòu)成，每個(gè)子場(chǎng)板通過(guò)導(dǎo)電材料(145)與薄膜電阻(13)建立電氣連接；其中，m為正整數(shù)。
[0015]具體的，所述m個(gè)子場(chǎng)板中有η個(gè)子場(chǎng)板與源電極8連接,有k個(gè)子場(chǎng)板與漏電極10連接，有j個(gè)子場(chǎng)板與柵電極9連接，有h個(gè)子場(chǎng)板處于浮空狀態(tài)；其中n、k、j、h均為自然數(shù)且 n+k+j+h <m, n^0,k^0,j ^ O, h ^ O0
[0016]具體的，所述第二導(dǎo)電類(lèi)型半導(dǎo)體漂移區(qū)2為超結(jié)結(jié)構(gòu)。
[0017]在襯底與有源層之間還可引入埋層介質(zhì)20，形成具有自偏置場(chǎng)板的高壓SOILDMOS形成SOI結(jié)構(gòu)；所述SOI結(jié)構(gòu)的襯底層I是第一導(dǎo)電類(lèi)型或第二導(dǎo)電類(lèi)型半導(dǎo)體；所述埋層介質(zhì)20是二氧化硅或是介電系數(shù)比二氧化硅介電系數(shù)小的低K介質(zhì)；功率MOS器件的漂移區(qū)可增加第一導(dǎo)電類(lèi)型半導(dǎo)體層18，或所述漂移區(qū)的表面形成第一導(dǎo)電類(lèi)型半導(dǎo)體層17 ;鈍化層12上形成的薄膜電阻13的形成材料是多晶硅，或是鎳鉻合金、氮化鉭、氧化錫等；所述場(chǎng)介質(zhì)層7、絕緣介質(zhì)91是二氧化硅或是介電系數(shù)比二氧化硅介電系數(shù)大的高K等材料；具有自偏置場(chǎng)板的高壓功率MOS器件的版圖為叉指狀分布、環(huán)狀或?qū)ΨQ(chēng)多邊形分布；功率器件區(qū)中第二導(dǎo)電類(lèi)型的漂移區(qū)采用均勻摻雜，或采用橫向變摻雜技術(shù)
[0018]本發(fā)明的有益效果為，通過(guò)自偏置場(chǎng)板對(duì)功率器件表面的場(chǎng)板引入自適應(yīng)的偏置電壓，使得器件表面電場(chǎng)分布更加均勻而提高器件擊穿電壓；自偏置場(chǎng)板可輔助耗盡漂移區(qū)而提高摻雜水平，降低器件導(dǎo)通電阻；自偏置場(chǎng)板不引入附加寄生電容，不影響器件開(kāi)關(guān)與頻率特性；該器件與常規(guī)CMOS工藝流程能良好兼容。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0019]圖1是常規(guī)金屬場(chǎng)板的結(jié)構(gòu)示意圖；
[0020]圖2是斜坡氧化層金屬場(chǎng)板的結(jié)構(gòu)示意圖；
[0021]圖3是階梯氧化層金屬場(chǎng)板的結(jié)構(gòu)示意圖；
[0022]圖4是常規(guī)SIPOS阻性場(chǎng)板的結(jié)構(gòu)示意圖；
[0023]圖5是具有多個(gè)柵場(chǎng)板的LDMOS器件結(jié)構(gòu)示意圖；
[0024]圖6具有浮空金屬環(huán)的LDMOS器件結(jié)構(gòu)示意圖；
[0025]圖7為常規(guī)single-RESURF結(jié)構(gòu)的截面示意圖；
[0026]圖8為常規(guī)doubIe-RESURF結(jié)構(gòu)的截面示意圖；
[0027]圖9為常規(guī)triple-RESURF結(jié)構(gòu)的截面示意圖；
[0028]圖10是本發(fā)明提出的具有自偏置場(chǎng)板的高壓LDMOS器件條狀版圖分布俯視圖；
[0029]圖11是本發(fā)明提出的具有自偏置場(chǎng)板的高壓LDMOS器件圓環(huán)狀版圖分布俯視圖；
[0030]圖12是圖10和圖11中沿虛線M1M2的剖面示意圖；
[0031]圖13是圖10和圖11中沿虛線N1N2的剖面示意圖；
[0032]圖14是本發(fā)明提出的具有多個(gè)自偏置場(chǎng)板的高壓LDMOS器件條狀版圖分布示意圖；
[0033]圖15是本發(fā)明提出的具有多個(gè)自偏置場(chǎng)板的高壓LDMOS器件圓環(huán)狀版圖分布示意圖；
[0034]圖16是圖14和圖15中沿虛線M1M2的剖面示意圖；
[0035]圖17是圖14和圖15中沿虛線N1N2的剖面示意圖；
[0036]圖18是本發(fā)明提出的具有自偏置場(chǎng)板的高壓LDMOS器件在場(chǎng)介質(zhì)層的條狀版圖分布示意圖；
[0037]圖19是本發(fā)明提出的具有自偏置場(chǎng)板和源場(chǎng)板的高壓LDMOS器件在鈍化層的條狀版圖分布示意圖；
[0038]圖20是圖19中沿虛線M1M2的剖面示意圖；
[0039]圖21是圖19中沿虛線L1L2的剖面示意圖；
[0040]圖22是本發(fā)明提出的具有自偏置場(chǎng)板和漏場(chǎng)板的高壓LDMOS器件在鈍化層的條狀版圖分布示意圖；
[0041]圖23是圖22中沿虛線M1M2的剖面示意圖；
[0042]圖24是圖22中沿虛線L1L2的剖面示意圖；
[0043]圖25是本發(fā)明提出的具有自偏置場(chǎng)板和柵場(chǎng)板的高壓LDMOS器件在鈍化層的條狀版圖分布示意圖；
[0044]圖26是圖25中沿虛線M1M2的剖面示意圖；
[0045]圖27是圖25中沿虛線N1N2的剖面示意圖；
[0046]圖28是本發(fā)明提出的具有自偏置場(chǎng)板和浮空金屬環(huán)的高壓LDMOS器件在鈍化層的條狀版圖分布示意圖；
[0047]圖29是圖28中沿虛線M1M2的剖面示意圖；
[0048]圖30是圖28中沿虛線N1N2的剖面示意圖；
[0049]圖31是本發(fā)明提出的double-RESURF的具有自偏置場(chǎng)板的高壓LDMOS器件結(jié)構(gòu)剖面示意圖；
[0050]圖32是本發(fā)明提出的triple-RESURF形式的具有自偏置場(chǎng)板的高壓LDMOS器件結(jié)構(gòu)剖面示意圖；
[0051]圖33是本發(fā)明提出的具有自偏置場(chǎng)板的平面柵型高壓S0ILDM0S器件結(jié)構(gòu)剖面示意圖；
[0052]圖34是本發(fā)明提出的具有自偏置場(chǎng)板的槽柵型高壓S0ILDM0S器件結(jié)構(gòu)剖面示意圖；
[0053]圖35是本發(fā)明提出的具有自偏置場(chǎng)板的高壓超結(jié)型LDMOS器件結(jié)構(gòu)示意圖；
[0054]圖36是本發(fā)明提出的具有自偏置場(chǎng)板的高壓LDMOS器件在場(chǎng)介質(zhì)層的圓環(huán)狀版圖分布示意圖；
[0055]圖37是本發(fā)明提出的具有自偏置場(chǎng)板的高壓LDMOS器件在鈍化層的圓環(huán)狀版圖分布示意圖；

【具體實(shí)施方式】
[0056]下面結(jié)合附圖和以N溝道具有自偏置場(chǎng)板的高壓LDMOS實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)的描述
[0057]實(shí)施例1:
[0058]如圖10所示，本例為具有自偏置場(chǎng)板的高壓LDMOS器件條狀結(jié)構(gòu)版圖分布示意圖，圖12是圖10中沿虛線M1M2的剖面示意圖，圖13是圖10中沿虛線N1N2的剖面示意圖，包括至上而下的襯底層1、有源層2以及場(chǎng)介質(zhì)層7。高壓LDMOS器件還包括P型體區(qū)3、源區(qū)4、體接觸區(qū)5、漏區(qū)6、絕緣介質(zhì)91、導(dǎo)電材料92和場(chǎng)板11，其中體區(qū)3與漏區(qū)6之間的有源層2稱(chēng)為漂移區(qū)，絕緣介質(zhì)91與導(dǎo)電材料92構(gòu)成絕緣柵。源區(qū)4和體接觸區(qū)5的共同引出端為源電極8，漏區(qū)6的引出端為漏電極10。場(chǎng)板11位于場(chǎng)介質(zhì)層7的上表面。
[0059]薄膜電阻13位于場(chǎng)介質(zhì)層7上表面，薄膜電阻13的兩端分別和源電極8與漏電極10電氣接觸，場(chǎng)板11和薄膜電阻13接觸，從而形成自偏置場(chǎng)板。
[0060]本例的工作原理為:
[0061]基于電阻分壓理論，因?yàn)閳?chǎng)板11與薄膜電阻13接觸，場(chǎng)板11上的偏置電壓采自于薄膜電阻13。通過(guò)改變場(chǎng)板11與薄膜電阻13的接觸位置，可實(shí)現(xiàn)對(duì)場(chǎng)板11的偏置電壓調(diào)制；同時(shí)，場(chǎng)板11上的偏置電壓能自適應(yīng)跟隨MOS器件漏極所加的電壓和MOS器件耐壓的變化而變化，實(shí)現(xiàn)對(duì)器件表面電場(chǎng)的最優(yōu)調(diào)制效果，提高器件擊穿電壓。同時(shí)，該自偏置場(chǎng)板能輔助耗盡漂移區(qū)，提高漂移區(qū)摻雜濃度而降低器件比導(dǎo)通電阻
[0062]場(chǎng)介質(zhì)7可是二氧化硅或是介電系數(shù)比二氧化硅更高的介質(zhì)材料；當(dāng)場(chǎng)介質(zhì)7是高介電系數(shù)材料時(shí)可增強(qiáng)自偏置場(chǎng)板對(duì)漂移區(qū)的輔助耗盡作用，有利降低器件導(dǎo)通電阻。
[0063]本例也適用于環(huán)狀結(jié)構(gòu)，其版圖如圖11所示，其原理與條狀結(jié)構(gòu)相同，在此不再贅述。
[0064]圖14與圖15是本發(fā)明提出的具有多個(gè)自偏置場(chǎng)板的高壓LDMOS器件條狀和環(huán)狀版圖結(jié)構(gòu)示意圖，圖16是圖14與圖15中沿虛線M1M2的剖面示意圖，圖17是圖14和圖15中沿虛線N1N2的剖面示意圖。與圖10和圖11所示結(jié)構(gòu)相比，圖14與圖15所示結(jié)構(gòu)具有多個(gè)(η>1)自偏置場(chǎng)板。多個(gè)自偏置場(chǎng)板能更好的優(yōu)化器件表面電場(chǎng)分布，有利提高器件擊穿電壓。
[0065]圖36與圖37是本發(fā)明提出的具有自偏置場(chǎng)板的高壓LDMOS版圖與剖面示意圖。與圖11、圖12的差別是，此時(shí)薄膜電阻13位于鈍化層12上表面。薄膜電阻13的兩端分別通過(guò)導(dǎo)電材料142和143與MOS器件的源電極8和漏電極10接觸，場(chǎng)板11通過(guò)導(dǎo)電材料144和薄膜電阻13接觸，從而形成自偏置場(chǎng)板，通過(guò)改變導(dǎo)電材料144與薄膜電阻13的接觸位置，可實(shí)現(xiàn)對(duì)場(chǎng)板11的偏置電壓調(diào)制。
[0066]本發(fā)明中用于實(shí)現(xiàn)場(chǎng)板上自適應(yīng)偏置電壓的薄膜電阻13位于器件場(chǎng)介質(zhì)層7或鈍化層12上，有效降低了器件寄生電容，幾乎不影響器件的開(kāi)關(guān)特性與頻率特性。
[0067]圖19-圖21、圖22-圖24、圖25-圖27、圖28-圖30分別是本發(fā)明提出的具有自偏置場(chǎng)板和源場(chǎng)板、具有自偏置場(chǎng)板和柵場(chǎng)板、具有自偏置場(chǎng)板構(gòu)和漏場(chǎng)板、具有自偏置場(chǎng)板和浮空金屬環(huán)的高壓LDMOS器件俯視圖和剖面圖；其中圖19-圖21中場(chǎng)板111與源電極電位相連，圖22-圖24中場(chǎng)板113與漏電極電位相連，圖25-圖27中場(chǎng)板111與柵電極電位相連，圖28-圖30中場(chǎng)板112處于浮空狀態(tài)。自偏置場(chǎng)板與常規(guī)源場(chǎng)板、柵場(chǎng)板、漏場(chǎng)板或浮空金屬環(huán)等終端技術(shù)組合運(yùn)用，提高了器件設(shè)計(jì)的靈活性，有效優(yōu)化器件表面電場(chǎng)分布以提高器件擊穿電壓。這些組合應(yīng)用不會(huì)增加器件工藝實(shí)現(xiàn)難度。
[0068]上述結(jié)構(gòu)中的自適應(yīng)偏置場(chǎng)板工作原理與實(shí)施例1相同。
[0069]實(shí)施例2:
[0070]如圖31所示，本例為double-RESURF型具有自偏置場(chǎng)板的高壓LDMOS器件剖面示意圖。相比圖16所示結(jié)構(gòu)，本例是在漂移區(qū)表面與體內(nèi)引入P型埋層形成double-RESURF作用機(jī)制。通過(guò)優(yōu)化自偏置場(chǎng)板11或111、112、113與P型埋層的位置，RESURF與自偏置場(chǎng)板共同調(diào)制器件表面電場(chǎng)分布并提高漂移區(qū)摻雜濃度，從而提高器件擊穿電壓并降低器件比導(dǎo)通電阻。
[0071 ] 本例的自適應(yīng)偏置場(chǎng)板工作原理與實(shí)施例1相同。
[0072]同理也可適用于triple-RESURF型結(jié)構(gòu)，如圖32所示，為triple-RESURF形式的具有自偏置場(chǎng)板的高壓LDMOS器件結(jié)構(gòu)剖面示意圖，其原理與實(shí)施例2相同，在此不再贅述。
[0073]實(shí)施例3:
[0074]圖33所示，為本例的平面柵型具有自偏置場(chǎng)板的高壓SOI LDMOS器件結(jié)構(gòu)剖面示意圖。其中襯底層I為P型。該類(lèi)器件也具有SOI器件具有的諸多優(yōu)點(diǎn)。
[0075]本例的自適應(yīng)偏置場(chǎng)板工作原理與實(shí)施例1相同。
[0076]同理也適用于槽柵型結(jié)構(gòu)，如圖34所示，為具有自偏置場(chǎng)板的槽柵型高壓S0ILDM0S器件結(jié)構(gòu)剖面示意圖，其原理與實(shí)施例3相同。
[0077]實(shí)施例4:
[0078]本發(fā)明提出的自偏置場(chǎng)板也適用于超結(jié)器件。
[0079]如圖25所示，本例為具有自偏置場(chǎng)板的超結(jié)型LDMOS器件結(jié)構(gòu)示意圖(圖中場(chǎng)板111、112、113上的偏置電位連接方式可以與源電極、漏電極或柵電極相連，或處于浮空狀態(tài)，此圖中并未標(biāo)注出)。自偏置場(chǎng)板能調(diào)制器件表面電場(chǎng)的分布以提高器件擊穿電壓，而超結(jié)器件具有較低的比導(dǎo)通電阻，二者結(jié)合能有效提升器件整體性能。
[0080]本例的自適應(yīng)偏置場(chǎng)板工作原理與實(shí)施例1相同。
[0081]本發(fā)明提出的具有自偏置場(chǎng)板的高壓功率MOS器件，其版圖還可以是如圖14、圖18、圖19、圖22、圖25、圖28所示的叉指狀分布，或者如圖15與圖37所示的圓環(huán)對(duì)稱(chēng)分布；其中圖14與圖15描述了具有自偏置場(chǎng)板的高壓功率MOS器件在場(chǎng)介質(zhì)層7上形成場(chǎng)板11與薄膜電阻13，圖19、圖22、圖25、圖28與圖37描述了具有自偏置場(chǎng)板的高壓功率MOS器件在鈍化層12上形成薄膜電阻13。
[0082]本發(fā)明提出的具有自偏置場(chǎng)板的高壓功率MOS器件，其版圖也可是對(duì)稱(chēng)多邊形分布，如正六邊形與正八邊形分布等。
[0083]以上實(shí)施案例中自偏置場(chǎng)板也適用于IGBT、晶閘管與二極管等功率器件。
【權(quán)利要求】
1.一種具有自適應(yīng)偏置場(chǎng)板的高壓MOS器件，包括第一導(dǎo)電類(lèi)型半導(dǎo)體襯底(I)、位于第一導(dǎo)電類(lèi)型半導(dǎo)體襯底(I)上層的第二導(dǎo)電類(lèi)型半導(dǎo)體漂移區(qū)(2)和第一導(dǎo)電類(lèi)型半導(dǎo)體體區(qū)(3)、位于第二導(dǎo)電類(lèi)型半導(dǎo)體漂移區(qū)(2)和第一導(dǎo)電類(lèi)型半導(dǎo)體體區(qū)(3)上層的場(chǎng)介質(zhì)層(7);所述第一導(dǎo)電類(lèi)型半導(dǎo)體體區(qū)(3)上層設(shè)置有相互獨(dú)立的第一導(dǎo)電類(lèi)型半導(dǎo)體體接觸區(qū)(5)和第二導(dǎo)電類(lèi)型半導(dǎo)體源區(qū)(4);第一導(dǎo)電類(lèi)型半導(dǎo)體體接觸區(qū)(5)和第二導(dǎo)電類(lèi)型半導(dǎo)體源區(qū)(4)上表面設(shè)置有源電極(8);第二導(dǎo)電類(lèi)型半導(dǎo)體漂移區(qū)(2)上層遠(yuǎn)離第一導(dǎo)電類(lèi)型半導(dǎo)體體區(qū)(3)的一端設(shè)置有第二導(dǎo)電類(lèi)型半導(dǎo)體漏區(qū)￠);第二導(dǎo)電類(lèi)型半導(dǎo)體漏區(qū)(6)上表面設(shè)置有漏電極(10);所述源電極(8)和漏電極(10)之間設(shè)置有柵電極(9);所述柵電極(9)與第一導(dǎo)電類(lèi)型半導(dǎo)體體區(qū)(3)和第二導(dǎo)電類(lèi)型半導(dǎo)體源區(qū)(4)接觸；其特征在于，還包括自適應(yīng)偏置場(chǎng)板，所述自適應(yīng)偏置場(chǎng)板由場(chǎng)板(11)和薄膜電阻(13)構(gòu)成；其中，所述場(chǎng)板(11)與薄膜電阻(13)電氣連接；所述場(chǎng)板(11)設(shè)置在場(chǎng)介質(zhì)層(7)的上表面；所述薄膜電阻(13)的一端與源電極(8)電氣連接，其另一端與漏電極(10)電氣連接。
2.根據(jù)權(quán)利要求1所述的一種具有自適應(yīng)偏置場(chǎng)板的高壓MOS器件，其特征在于，所述場(chǎng)板(11)與薄膜電阻(13)之間設(shè)置有鈍化層(12);所述場(chǎng)板(11)與薄膜電阻(13)之間為通過(guò)導(dǎo)電材料(145)建立電氣連接；所述薄膜電阻(13)的一端與源電極⑶為通過(guò)導(dǎo)電材料(141)建立電氣連接，其另一端與漏電極(10)為通過(guò)導(dǎo)電材料(143)建立電氣連接。
3.根據(jù)權(quán)利要求2所述的一種具有自適應(yīng)偏置場(chǎng)板的高壓MOS器件，其特征在于，所述場(chǎng)板(11)由m個(gè)相互獨(dú)立的子場(chǎng)板構(gòu)成，每個(gè)子場(chǎng)板通過(guò)導(dǎo)電材料(145)與薄膜電阻(13)建立電氣連接；其中，m為正整數(shù)。
4.根據(jù)權(quán)利要求3所述的一種具有自適應(yīng)偏置場(chǎng)板的高壓MOS器件，其特征在于，所述m個(gè)子場(chǎng)板中有η個(gè)子場(chǎng)板與源電極(8)連接，有k個(gè)子場(chǎng)板與漏電極(10)連接，有j個(gè)子場(chǎng)板與柵電極(9)連接，有h個(gè)子場(chǎng)板處于浮空狀態(tài)；其中n、k、j均、h為自然數(shù)且n+k+j+h<m, n^0,k^0,j ^ O, h ^ O0
5.根據(jù)權(quán)利要求1-4任意一項(xiàng)所述的一種具有自適應(yīng)偏置場(chǎng)板的高壓MOS器件，其特征在于，所述第二導(dǎo)電類(lèi)型半導(dǎo)體漂移區(qū)(2)為超結(jié)結(jié)構(gòu)。
【文檔編號(hào)】H01L29/78GK104201207SQ201410472165
【公開(kāi)日】2014年12月10日 申請(qǐng)日期:2014年9月16日 優(yōu)先權(quán)日:2014年9月16日
【發(fā)明者】羅小蓉, 魏杰, 熊佳云, 李鵬程, 楊超, 石先龍, 張波, 李肇基 申請(qǐng)人:電子科技大學(xué)