一種制備納米尺度場(chǎng)效應(yīng)晶體管的方法
【專利摘要】本發(fā)明公開了一種制備納米尺度場(chǎng)效應(yīng)晶體管的方法，屬于大規(guī)模集成電路制造【技術(shù)領(lǐng)域】。該方法的核心是在SOI襯底上外延生長制備納米尺度場(chǎng)效應(yīng)晶體管，本發(fā)明利用外延工藝可以精確控制納米尺度器件溝道的材料、形貌，進(jìn)一步優(yōu)化器件性能；其次，通過實(shí)現(xiàn)不同的溝道摻雜類型和摻雜濃度，可以靈活的調(diào)整閾值電壓以適應(yīng)不同IC設(shè)計(jì)的需要；且可以獲得高度方向上寬度一致的柵結(jié)構(gòu)，減小器件的寄生和漲落，同時(shí)又能夠很好的與CMOS后柵工藝兼容，流程簡(jiǎn)單，成本較低，可應(yīng)用于未來大規(guī)模半導(dǎo)體器件集成中。
【專利說明】一種制備納米尺度場(chǎng)效應(yīng)晶體管的方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種SOI襯底上外延生長制備納米尺度場(chǎng)效應(yīng)晶體管的方法，屬于大 規(guī)模集成電路制造【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002] 當(dāng)今半導(dǎo)體制造業(yè)在摩爾定律的指導(dǎo)下迅速發(fā)展，在不斷提高集成電路的性能和 集成密度的同時(shí)，需要盡可能的減小功耗。制備高性能，低功耗的超短溝器件是未來半導(dǎo)體 制造業(yè)的焦點(diǎn)。當(dāng)進(jìn)入到22納米技術(shù)節(jié)點(diǎn)以后，為了克服上述問題，多柵結(jié)構(gòu)器件成為了 當(dāng)今半導(dǎo)體器件中的熱點(diǎn)。Intel在去年22納米產(chǎn)品中已經(jīng)應(yīng)用了這一結(jié)構(gòu)，并顯示出高 性能和低功耗的優(yōu)點(diǎn)。而在眾多多柵結(jié)構(gòu)器件中，圍柵器件因其卓越的短溝道控制能力和 彈道輸運(yùn)能力而擁有巨大的潛力，成為最有可能在后續(xù)半導(dǎo)體制造技術(shù)節(jié)點(diǎn)中應(yīng)用的器件 之一。
[0003] 然而，對(duì)于納米尺度器件溝道的尺寸和截面形貌的精確控制是制備工藝中的一大 挑戰(zhàn)，如果能夠在現(xiàn)有CMOS工藝上實(shí)現(xiàn)高遷移率溝道，能夠進(jìn)一步提高器件的性能。另外， 在納米尺度器件中實(shí)現(xiàn)多閾值也是1C設(shè)計(jì)的迫切要求。因此，現(xiàn)有技術(shù)很難獲得高度方向 上寬度一致的柵線條，這會(huì)增加器件的漲落和寄生效應(yīng)。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的在于針對(duì)高性能，低功耗的超短溝器件，提供了一種SOI襯底上外 延生長制備納米尺度場(chǎng)效應(yīng)晶體管的方法。本發(fā)明外延生長制備納米尺度場(chǎng)效應(yīng)晶體管的 技術(shù)方案如下：
[0005] 1)在SOI襯底上利用減薄工藝減薄硅襯底；具體包括：
[0006] a)干氧氧化在SOI硅襯底上形成犧牲氧化層，將硅膜減薄至一定厚度；
[0007] b) HF溶液濕法腐蝕去除犧牲氧化層；
[0008] 2)離子注入，退火激活形成源漏摻雜；
[0009] a)離子注入對(duì)S0I硅襯底進(jìn)行摻雜；
[0010] b)快速熱退火（RTP)進(jìn)行雜質(zhì)激活退火；
[0011] 3)光刻刻蝕形成硅細(xì)線條結(jié)構(gòu)，停止在氧化隔離層上；
[0012] a)電子束光刻形成細(xì)線條圖形；
[0013] b)各向異性干法刻蝕S0I硅襯底氧化隔離層，形成硅細(xì)線條結(jié)構(gòu)；
[0014] 4)淀積介質(zhì)材料并進(jìn)行平坦化，作為源漏硬掩膜層；
[0015] a)化學(xué)氣相淀積（CVD)氧化硅，作為源漏硬掩膜層；
[0016] b)化學(xué)機(jī)械拋光（CMP)平坦化源漏硬掩膜層；
[0017] 5)在源漏硬掩膜層上，選擇介質(zhì)材料的刻蝕速率與硅的刻蝕速率相同，利用光刻 刻蝕源漏硬掩膜層和硅細(xì)線條，并停止在氧化隔離層上，形成柵線條的凹槽；
[0018] a)電子束光刻形成凹槽圖形；
[0019] b)亥IJ蝕源漏硬掩膜層至氧化隔離層，刻蝕速率與硅的刻蝕速率相同，硅細(xì)線條也 被刻蝕完全；
[0020] c)亥IJ蝕氧化隔離層一定厚度，形成凹槽；
[0021] 6)利用凹槽兩側(cè)裸露的硅襯底窗口進(jìn)行選擇性外延，重新形成器件溝道；
[0022] a)選擇性外延形成器件溝道；
[0023] b)快速熱退火（RTP)進(jìn)行雜質(zhì)激活退火；
[0024] 7)淀積高k柵介質(zhì)，然后淀積以及平坦化金屬柵材料形成柵疊層結(jié)構(gòu)；
[0025] a)干氧氧化形成氧化硅界面層；
[0026] b)原子層淀積技術(shù)（ALD)淀積高氧化鉿作為柵介質(zhì)層；
[0027] c)物理汽相淀積技術(shù)（PVD)淀積氮化鈦?zhàn)鳛榻饘贃殴瘮?shù)層；
[0028] d)物理汽相淀積技術(shù)（PVD)淀積鋁作為金屬柵層；
[0029] e)化學(xué)機(jī)械拋光技術(shù)（CMP)平坦化鋁金屬柵層至源漏硬掩膜層；
[0030] 8)形成金屬接觸，從而完成場(chǎng)效應(yīng)晶體管的制備；
[0031] a)電子束光刻形成金屬接觸通孔圖形；
[0032] b)刻蝕源漏硬掩膜層至氧化隔離層，裸露出初始硅細(xì)線條源漏，形成源漏接觸 孔；
[0033] c)物理汽相淀積技術(shù)（PVD)淀積金屬作為金屬接觸層；
[0034] d)化學(xué)機(jī)械拋光技術(shù)（CMP)平坦化金屬接觸層至源漏硬掩膜層。
[0035] 本發(fā)明提供的SOI襯底上外延生長制備納米尺度場(chǎng)效應(yīng)晶體管的方法利用外延 工藝可以精確控制納米尺度器件溝道的材料、形貌，進(jìn)一步優(yōu)化器件性能；其次，通過實(shí)現(xiàn) 不同的溝道摻雜類型和摻雜濃度，可以靈活的調(diào)整閾值電壓以適應(yīng)不同1C設(shè)計(jì)的需要；最 后，可以獲得高度方向上寬度一致的柵結(jié)構(gòu)，減小器件的寄生和漲落，同時(shí)又能夠很好的與 CMOS后柵工藝兼容，流程簡(jiǎn)單，成本較低，非常有潛力應(yīng)用于未來大規(guī)模半導(dǎo)體器件集成 中。

【專利附圖】

【附圖說明】
[0036] 圖1?15為本發(fā)明SOI襯底上外延生長制備納米尺度場(chǎng)效應(yīng)晶體管的方法具體 實(shí)施方式的流程圖。
[0037] 圖16為所用材料說明。

【具體實(shí)施方式】
[0038] 以硅襯底為例，本發(fā)明SOI襯底上外延生長制備納米尺度場(chǎng)效應(yīng)晶體管的方法的

【具體實(shí)施方式】如下：
[0039] 1.減薄SOI硅襯底
[0040] a) S0I硅襯底的厚度為]〇〇〇 A,如圖1所示；
[0041] b)干氧氧化在S0I硅襯底上形成犧牲氧化層18〇〇 A,將硅膜減薄至200 A，如圖2所 示；
[0042] c) HF溶液濕法腐蝕去除犧牲氧化層丨800 A,如圖3所示；
[0043] 2.源漏摻雜；
[0044] a)離子注入注Ρ，劑量為1 X 1015cm_2的，對(duì)SOI硅襯底進(jìn)行摻雜；
[0045] b)快速熱退火（RTP)950°C 5s進(jìn)行雜質(zhì)激活退火，如圖4所示；
[0046] 3.硅細(xì)線條結(jié)構(gòu)；
[0047] a)電子束光刻形成寬度為20nm的細(xì)線條圖形；
[0048] b)各向異性干法刻蝕SOI硅襯底200 A至氧化隔離層，形成硅細(xì)線條結(jié)構(gòu)，寬度為 20nm，如圖5所示；
[0049] 4.源漏硬掩膜層；
[0050] a)化學(xué)氣相淀積（CVD)氧化硅2000 A,作為源漏硬掩膜層；
[0051] b)化學(xué)機(jī)械拋光（CMP)氧化硅至1000 A，平坦化源漏硬掩膜層，如圖6所示；
[0052] 5.柵線條的凹槽；
[0053] a)電子束光刻形成寬度為20nm的凹槽圖形；
[0054] b)各向異性干法刻蝕源漏硬掩膜層1〇〇〇 A,刻蝕速率與硅的刻蝕速率相同，因此 200 A高度的硅細(xì)線條也被刻蝕完全，如圖7所示；
[0055] c)各向異性干法刻蝕氧化隔離層300 A,停止在氧化隔離層上，形成寬度為20nm 的凹槽，如圖8所示；
[0056] 6.重新形成器件溝道
[0057] a)選擇性外延娃100 A,形成高度為40nm，寬度為40nm，長度為20nm的娃器件溝 道，并進(jìn)行原位摻雜，摻雜雜質(zhì)為硼，摻雜濃度為1X 1018cnT3 ;
[0058] b)快速熱退火（RTP)950°C 5s進(jìn)行雜質(zhì)激活退火，如圖9所示；
[0059] 7.柵疊層結(jié)構(gòu)；
[0060] a)干氧氧化形成氧化硅界面層10 A;
[0061] b)原子層淀積技術(shù)（ALD)淀積高氧化鉿20 A作為柵介質(zhì)層；
[0062] c)物理汽相淀積技術(shù)（PVD)淀積氮化鈦200 A作為金屬柵功函數(shù)層；
[0063] d)物理汽相淀積技術(shù)（PVD)淀積鋁2000 A作為金屬柵層；
[0064] e)化學(xué)機(jī)械拋光技術(shù)（CMP)平坦化鋁金屬柵層至源漏硬掩膜層，如圖10所示，其 中圖11為圖10中AA'方向上的截面圖，圖12為圖10中BB'方向上的截面圖；
[0065] 8.金屬接觸；
[0066] a)光刻大小為lOOnmX 100nm的正方形通孔作為金屬接觸圖形；
[0067] b)各向異性干法刻蝕源漏硬掩膜層1200 A,停止在氧化隔離層，裸露出初始硅細(xì) 線條源漏，形成源漏接觸孔；
[0068] c)物理汽相淀積技術(shù)（PVD)淀積鋁2000 A作為金屬接觸層；
[0069] d)化學(xué)機(jī)械拋光技術(shù)（CMP)平坦化鋁金屬接觸層至源漏硬掩膜層，如圖13所示， 其中圖14為圖13中AA'方向上的截面圖，圖15為圖13中BB'方向上的截面圖。
[0070] 上面描述的實(shí)施例并非用于限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā) 明的精神和范圍內(nèi)，可做各種的更動(dòng)和潤飾，因此本發(fā)明的保護(hù)范圍視權(quán)利要求范圍所界 定。
【權(quán)利要求】
1. 一種制備納米尺度場(chǎng)效應(yīng)晶體管的方法，其特征在于，包括： (a) 在SOI襯底上利用減薄工藝減薄硅襯底； (b) 離子注入，退火激活形成源漏摻雜； (c) 光刻刻蝕形成硅細(xì)線條結(jié)構(gòu)，停止在氧化隔離層上； (d) 淀積介質(zhì)材料并進(jìn)行平坦化，作為源漏硬掩膜層； (e) 在源漏硬掩膜層上，選擇介質(zhì)材料的刻蝕速率與硅的刻蝕速率相同，利用光刻刻蝕 源漏硬掩膜層和硅細(xì)線條，并停止在氧化隔離層上，形成柵線條的凹槽； (f) 利用凹槽兩側(cè)裸露的硅襯底窗口進(jìn)行選擇性外延，重新形成器件溝道； (g) 淀積高k柵介質(zhì)，然后淀積以及平坦化金屬柵材料形成柵疊層結(jié)構(gòu)； (h) 形成金屬接觸，從而完成場(chǎng)效應(yīng)晶體管的制備。
2. 如權(quán)利要求書1所述的制備方法，其特征在于，步驟（a)的減薄工藝是犧牲氧化減 薄。
3. 如權(quán)利要求書1所述的制備方法，其特征在于，步驟（c)中硅細(xì)線條結(jié)構(gòu)是高寬比大 的魚鰭型結(jié)構(gòu)，或高寬比小的條帶型結(jié)構(gòu)，或高寬度一致的正方形納米線結(jié)構(gòu)。
4. 如權(quán)利要求書1所述的制備方法，其特征在于，步驟（d)介質(zhì)材料是氧化硅或氮化 硅。
5. 如權(quán)利要求書1所述的制備方法，其特征在于，步驟（e)中刻蝕停止在氧化隔離層 上，如果氧化隔離層未被刻蝕，最后形成三柵結(jié)構(gòu)器件；如果氧化隔離層被刻蝕一定深度， 最后形成圍柵結(jié)構(gòu)器件。
6. 如權(quán)利要求書1所述的制備方法，其特征在于，步驟（f)選擇性外延材料是硅或鍺 硅。
7. 如權(quán)利要求書1所述的制備方法，其特征在于，步驟（f)選擇性外延的摻雜是N或P 型。
8. 如權(quán)利要求書1所述的制備方法，其特征在于，步驟（g)所述的高k金屬柵疊層結(jié) 構(gòu)，其特征在于，包括： g-Ι)干氧氧化或者溶液濕法氧化形成界面層； g-2)原子層淀積技術(shù)淀積高k柵介質(zhì)層； g-3)物理汽相淀積技術(shù)淀積金屬柵功函數(shù)層； g-4)物理汽相淀積技術(shù)淀積金屬柵層； g_5)化學(xué)機(jī)械拋光技術(shù)平坦化金屬柵層至源漏硬掩膜層。
9. 如權(quán)利要求書1所述的制備方法，其特征在于，步驟（h)所述的金屬接觸結(jié)構(gòu)，其特 征在于，包括： h-Ι)電子束光刻形成金屬接觸通孔圖形； h-2)刻蝕源漏硬掩膜層至氧化隔離層，裸露出初始硅細(xì)線條源漏，形成源漏接觸孔； h-3)物理汽相淀積技術(shù)淀積金屬接觸作為金屬接觸層； h_4)化學(xué)機(jī)械拋光技術(shù)平坦化金屬接觸層至源漏硬掩膜層。
【文檔編號(hào)】H01L21/336GK104282575SQ201410502998
【公開日】2015年1月14日 申請(qǐng)日期:2014年9月26日 優(yōu)先權(quán)日:2014年9月26日
【發(fā)明者】黎明, 樊捷聞, 楊遠(yuǎn)程, 宣浩然, 黃如 申請(qǐng)人:北京大學(xué)