全角度側(cè)壁反射電極的led芯片及其制作方法
【專利摘要】本發(fā)明提出了一種全角度側(cè)壁反射電極的LED芯片及其制作方法。全角度側(cè)壁反射電極的LED芯片的P-GaN和量子阱層的側(cè)壁設(shè)有斜坡，在斜坡上形成鈍化層，接著在斜坡上形成N電極，N電極同時(shí)和N-GaN平面接觸。由于N電極與鈍化層的組合可以增強(qiáng)電極的反射率，因此LED芯片側(cè)發(fā)光的吸收會(huì)大大減少，LED芯片的取光效率可以得到提升。此外，此設(shè)計(jì)的N電極焊盤可以直接形成于P-GaN和鈍化層之上，因此可大大減小發(fā)光面積的損失，提高了LED芯片的發(fā)光效率。
【專利說(shuō)明】全角度側(cè)壁反射電極的LED芯片及其制作方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及LED制造領(lǐng)域，尤其涉及一種全角度側(cè)壁反射電極的LED芯片及其制作方法。

【背景技術(shù)】
[0002]發(fā)光二極管(Light Emitting D1de,簡(jiǎn)稱LED)是一種半導(dǎo)體發(fā)光器件,利用半導(dǎo)體P-N結(jié)電致發(fā)光原理制成。LED芯片具有能耗低，體積小、壽命長(zhǎng)，穩(wěn)定性好，響應(yīng)快，發(fā)光波長(zhǎng)穩(wěn)定等好的光電性能，目前已經(jīng)在照明、家電、顯示屏、指示燈等領(lǐng)域有廣泛的應(yīng)用。
[0003]傳統(tǒng)的LED芯片制備工藝已經(jīng)日漸成熟，并且LED芯片多以正裝平行結(jié)構(gòu)為主。其光提取效率受兩個(gè)重要因素影響:一是金屬電極吸光；二是發(fā)光面積由于電極平臺(tái)(Mesa)蝕刻而造成的損失。
[0004]具體的,請(qǐng)參考圖1,圖1為現(xiàn)有技術(shù)中正裝LED芯片結(jié)構(gòu)示意圖,所述結(jié)構(gòu)包括:圖形化的藍(lán)寶石襯底10以及依次形成在圖形化的藍(lán)寶石襯底10上的N-GaN21、量子阱層22及P-GaN23。通常，正裝LED芯片在P_GaN23上形成P電極32，在形成N電極31時(shí)會(huì)先蝕刻形成Mesa，Mesa暴露出部分N_GaN21，接著在蝕刻出來(lái)的N_GaN21上沉積N電極31并實(shí)現(xiàn)與N-GaN21的歐姆接觸。這種方式會(huì)有如下兩方面的缺點(diǎn):1)蝕刻過(guò)程會(huì)造成較大的發(fā)光面積損失，即刻蝕掉較大部分面積的量子阱層22 ;2)N電極31的側(cè)壁通常反射率較低，它會(huì)同時(shí)造成對(duì)LED芯片內(nèi)部反射光及側(cè)向出光的吸收(如圖1中箭頭所示)。上述兩方面缺陷均會(huì)影響LED芯片的發(fā)光效率。
[0005]很多廠家使用反射率較高的金屬(如Ag、Al或Rh)作N電極31，以減少N電極31的吸光作用，從而提升LED芯片的出光效率。然而，綜合考慮N電極31的粘附能力與反射作用后，堆層金屬結(jié)構(gòu)通常被用作此類反射電極。然而此類金屬電極的反射率仍然有限，且吸收側(cè)出光及發(fā)光面積損失的問(wèn)題都難以解決。因此，有必要提出一種不損失發(fā)面積的LED芯片，以增加發(fā)光效率。


【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種全角度側(cè)壁反射電極的LED芯片及其制作方法，能夠不損失發(fā)光面積，減少電極的側(cè)光吸收，提高LED芯片的發(fā)光效率。
[0007]為了實(shí)現(xiàn)上述目的，本發(fā)明提出了一種全角度側(cè)壁反射電極的LED芯片，包括:襯底、外延層、鈍化層、P電極和N電極，其中，所述外延層包括依次形成的N-GaN、量子阱層和P-GaN,所述N-GaN形成在所述襯底上，所述P-GaN和量子阱層的兩側(cè)壁設(shè)有斜坡，暴露出部分N-GaN，所述鈍化層形成在所述斜坡和P-GaN的表面，并設(shè)有圖案暴露出部分P_GaN，所述N電極形成在所述斜坡處的鈍化層及P-GaN表面的鈍化層上，并與所述N-GaN相連，所述P電極形成在所述鈍化層的表面，并與暴露出的P-GaN相連。
[0008]進(jìn)一步的，在所述的全角度側(cè)壁反射電極的LED芯片中，還包括一透明導(dǎo)電薄膜，所述透明導(dǎo)電薄膜形成在所述鈍化層和P-GaN之間，圖案化的鈍化層暴露出所述透明導(dǎo)電薄膜。
[0009]進(jìn)一步的，在所述的全角度側(cè)壁反射電極的LED芯片中，所述P電極包括P焊盤和所述P焊盤相連的P引線，所述P焊盤和P引線均形成在P-GaN表面的鈍化層上，并與所述透明導(dǎo)電薄膜相連。
[0010]進(jìn)一步的，在所述的全角度側(cè)壁反射電極的LED芯片中，所述P電極包括P焊盤和所述P焊盤相連的P引線，所述P焊盤形成在P-GaN表面的鈍化層上，所述P弓丨線形成在所述斜坡處的鈍化層及P-GaN表面的鈍化層上，并與所述透明導(dǎo)電薄膜相連。
[0011 ] 進(jìn)一步的，在所述的全角度側(cè)壁反射電極的LED芯片中，所述N電極包括N焊盤和所述N焊盤相連的N引線，所述N焊盤形成在P-GaN表面的鈍化層上，所述N弓丨線形成在所述斜坡處的鈍化層及P-GaN表面的鈍化層上，并與所述N-GaN相連。
[0012]本發(fā)明還提出了一種全角度側(cè)壁反射電極的LED芯片的制作方法，包括步驟:
[0013]提供襯底；
[0014]在所述襯底上形成外延層，所述外延層依次包括N-GaN、量子阱層和P-GaN ；
[0015]刻蝕所述量子阱層和P-GaN，形成斜坡，所述斜坡暴露出部分N-GaN ；
[0016]在所述斜坡處及P-GaN的表面形成鈍化層，所述鈍化層設(shè)有圖案暴露出部分P-GaN ；
[0017]在暴露出的P-GaN上形成P電極，在所述斜坡及P-GaN表面的鈍化層上形成N電極，所述N電極與暴露出的N-GaN相連。
[0018]進(jìn)一步的，在所述的全角度側(cè)壁反射電極的LED芯片的制作方法中，在形成所述鈍化層之前，在所述P-GaN的表面形成一層透明導(dǎo)電薄膜，所述透明導(dǎo)電薄膜的材質(zhì)為ΙΤ0、ΑΖ0 或 ZnO。
[0019]進(jìn)一步的，在所述的全角度側(cè)壁反射電極的LED芯片的制作方法中，采用負(fù)膠技術(shù)形成所述P電極和N電極，所述P-GaN包括P焊盤和所述P焊盤相連的P引線，所述P焊盤形成在P-GaN表面的鈍化層上，所述P引線形成在所述斜坡處的鈍化層及P-GaN表面的鈍化層上，并與所述透明導(dǎo)電薄膜相連，所述N電極形成在所述斜坡處的鈍化層及P-GaN表面的鈍化層上，并與所述N-GaN相連。
[0020]進(jìn)一步的，在所述的全角度側(cè)壁反射電極的LED芯片的制作方法中，采用負(fù)膠技術(shù)形成所述P電極和N電極，所述P-GaN包括P焊盤和所述P焊盤相連的P引線，所述P焊盤和P引線均形成在P-GaN表面的鈍化層上，并與所述透明導(dǎo)電薄膜相連，所述N電極形成在所述斜坡處的鈍化層及P-GaN表面的鈍化層上，并與所述N-GaN相連。
[0021]進(jìn)一步的，在所述的全角度側(cè)壁反射電極的LED芯片的制作方法中，采用BCl3Xl2或Ar氣體在等離子體狀態(tài)下刻蝕所述量子阱層和P-GaN形成所述斜坡。
[0022]進(jìn)一步的，在所述的全角度側(cè)壁反射電極的LED芯片的制作方法中，所述鈍化層的材質(zhì)為Si02、SiN, S1N, Al2O3或T12的一種或多種堆疊而成，所述鈍化層的圖案采用干法刻蝕或濕法刻蝕形成。
[0023]進(jìn)一步的，在所述的全角度側(cè)壁反射電極的LED芯片的制作方法中，所述P電極和N電極的材質(zhì)均為Ag、Al、Rh為主體反射金屬搭配Cr、N1、Pt、Au、W、Ti的一種或多種的有機(jī)結(jié)合。
[0024]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果主要體現(xiàn)在:全角度側(cè)壁反射電極的LED芯片的P-GaN和量子阱層的側(cè)壁設(shè)有斜坡，在斜坡上形成鈍化層，接著在斜坡上形成N電極，N電極同時(shí)和N-GaN平面接觸。由于N電極與鈍化層的組合可以增強(qiáng)電極的反射率，因此LED芯片側(cè)發(fā)光的吸收會(huì)大大減少，LED芯片的取光效率可以得到提升。此外，此設(shè)計(jì)的N電極焊盤可以直接形成于P-GaN和鈍化層之上，因此可大大減小發(fā)光面積的損失，提高了 LED芯片的發(fā)光效率。

【專利附圖】

【附圖說(shuō)明】
[0025]圖1為現(xiàn)有技術(shù)中正裝LED芯片結(jié)構(gòu)示意圖；
[0026]圖2為本發(fā)明實(shí)施例一中全角度側(cè)壁反射電極的LED芯片的制作方法的流程圖；
[0027]圖3至圖6為本發(fā)明實(shí)施例一中全角度側(cè)壁反射電極的LED芯片的制作中的剖面示意圖；
[0028]圖7為本發(fā)明實(shí)施例一中全角度側(cè)壁反射電極的LED芯片的俯視圖；
[0029]圖8為本發(fā)明實(shí)施例一中全角度側(cè)壁反射電極的LED芯片沿圖7中A_A’面的剖面示意圖；
[0030]圖9為本發(fā)明實(shí)施例二中全角度側(cè)壁反射電極的LED芯片的俯視圖；
[0031]圖10為本發(fā)明實(shí)施例二中全角度側(cè)壁反射電極的LED芯片沿圖9中B_B’面的剖面示意圖。

【具體實(shí)施方式】
[0032]下面將結(jié)合示意圖對(duì)本發(fā)明的全角度側(cè)壁反射電極的LED芯片及其制作方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。
[0033]為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開(kāi)發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開(kāi)發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開(kāi)發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)僅僅是常規(guī)工作。
[0034]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說(shuō)明和權(quán)利要求書(shū)，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。
[0035]實(shí)施例一
[0036]請(qǐng)參考圖2，在本實(shí)施例中，提出了一種全角度側(cè)壁反射電極的LED芯片的制作方法，包括步驟:
[0037]SlOO:提供襯底；
[0038]S200:在所述襯底上形成外延層，所述外延層依次包括N-GaN、量子阱層和P-GaN ；
[0039]S300:刻蝕所述量子阱層和P-GaN，形成斜坡，所述斜坡暴露出部分N-GaN ；
[0040]S400:在所述斜坡處及P-GaN的表面形成鈍化層，所述鈍化層設(shè)有圖案暴露出部分 P-GaN ；
[0041]S500:在暴露出的P-GaN上形成P電極，在所述斜坡及Ρ-GaN表面的鈍化層上形成N電極，所述N電極與暴露的N-GaN相連。
[0042]具體的，請(qǐng)參考圖3，在步驟SlOO中，提出的襯底100為圖案化的藍(lán)寶石襯底，在步驟S200中，所述外延層依次包括N-GaN210、量子阱層220和P_GaN230，其中，所述N_GaN210形成在所述襯底100上。
[0043]請(qǐng)參考圖4，在步驟S300中，采用BCl3Xl2或Ar氣體在等離子體狀態(tài)下。選擇性刻蝕所述量子阱層220和P-GaN230形成斜坡，露出N_GaN220，形成Mesa臺(tái)面，通過(guò)對(duì)蝕刻條件的控制實(shí)現(xiàn)Mesa側(cè)壁傾斜，具有斜坡。步驟S300中的刻蝕對(duì)量子阱層220的損傷最小，無(wú)需刻蝕出較大面積，以便后續(xù)形成N電極的焊盤與N-GaN210直接相連，從而能夠減小發(fā)光面積的損傷，提高發(fā)光效率。
[0044]請(qǐng)參考圖5，在步驟S400中，在形成所述鈍化層之前，在所述P_GaN230的表面形成一層透明導(dǎo)電薄膜(TCL) 300，所述透明導(dǎo)電薄膜300的材質(zhì)為ΙΤ0、ΑΖ0或ZnO等。所述透明導(dǎo)電薄膜300作為電極擴(kuò)展層，并通過(guò)選擇性蝕刻使透明導(dǎo)電薄膜300只附著于P-GaN230之上。
[0045]請(qǐng)參考圖6，在步驟S400中，所述鈍化層400的材質(zhì)為Si02、SiN, S1N, Al2O3或T12的一種或多種堆疊而成，所述鈍化層400的圖案采用干法刻蝕或濕法刻蝕形成。
[0046]請(qǐng)參考圖7和圖8，在步驟S500中，采用負(fù)膠技術(shù)(Lift Off)形成所述P電極420和N電極410，所述P電極420包括P焊盤421和所述P焊盤421相連的P引線422，所述P焊盤421和P引線422均形成在P-GaN230表面的鈍化層400上，并與所述透明導(dǎo)電薄膜300相連，所述N電極410形成在所述斜坡處的鈍化層400及P_GaN230表面的鈍化層400上，并與所述N-GaN210相連。
[0047]其中，所述P電極420和N電極410的材質(zhì)均為Ag、Al、Rh為主體反射金屬搭配Cr、N1、Pt、Au、W、Ti等金屬的一種或多種的有機(jī)結(jié)合。
[0048]在本實(shí)施例的另一方面，還提出了一種全角度側(cè)壁反射電極的LED芯片，采用如上文所述的方法形成，請(qǐng)繼續(xù)參考圖7和圖8，所述LED芯片包括:襯底100、外延層、透明導(dǎo)電薄膜300、鈍化層400、P電極420和N電極410，其中，所述外延層包括依次形成的N-GaN210、量子阱層220和P_GaN230，所述N_GaN210形成在所述襯底100上，所述P_GaN230和量子阱層220的兩側(cè)壁設(shè)有斜坡，暴露出部分N-GaN210，所述透明導(dǎo)電薄膜300形成在所述鈍化層400和P-GaN230之間，圖案化的鈍化層400暴露出所述透明導(dǎo)電薄膜300，所述鈍化層400形成在所述斜坡和P_GaN230的表面，并設(shè)有圖案暴露出部分P_GaN230，所述N電極410形成在所述斜坡處的鈍化層400及P-GaN230表面的鈍化層400上，并與所述N-GaN210相連，所述P電極420形成在所述鈍化層400的表面，并與暴露出的P_GaN420相連。
[0049]具體的，所述P電極420包括P焊盤421和所述P焊盤421相連的P引線422，所述P焊盤421和P引線422均形成在P-GaN230表面的鈍化層400上，并與所述透明導(dǎo)電薄膜300相連。所述N電極410包括N焊盤411和所述N焊盤411相連的N引線412，所述N焊盤411形成在P-GaN230表面的鈍化層400上，所述N引線412形成在所述斜坡處的鈍化層400及P-GaN230表面的鈍化層400上，并與所述N_GaN210相連。
[0050]實(shí)施例二
[0051]請(qǐng)參考圖9和圖10，在本實(shí)施例中提出的全角度側(cè)壁反射電極的LED芯片大體與實(shí)施例一相同，不同之處在于P電極420的形成位置不同，在本實(shí)施例中，所述P電極420包括P焊盤421和所述P焊盤421相連的P引線422，所述P焊盤421形成在P_GaN230表面的鈍化層400上，所述P引線422形成在所述斜坡處的鈍化層400及P_GaN230表面的鈍化層400上，并與所述透明導(dǎo)電薄膜300相連，即P焊盤421僅僅形成在鈍化層400上，而P引線422則形成在斜坡上，從而進(jìn)一步的增加發(fā)光的效率。
[0052]其余結(jié)構(gòu)均與實(shí)施例一中的一致，并且采用的方法也與實(shí)施例一中的一致，因此在此不作贅述，具體可以參考實(shí)施例一。
[0053]綜上，在本發(fā)明實(shí)施例提供的全角度側(cè)壁反射電極的LED芯片及其制作方法中，全角度側(cè)壁反射電極的LED芯片的P-GaN和量子阱層的側(cè)壁設(shè)有斜坡，在斜坡上形成鈍化層，接著在斜坡上形成N電極，由于N電極的底部形成在發(fā)光區(qū)處，而且形成有鈍化層能夠增加反射率，減少側(cè)面的吸光，增加全角度側(cè)壁反射電極的LED芯片的發(fā)光效率，同時(shí)僅刻蝕小部分量子阱層，大大減小發(fā)光面積的損失，進(jìn)一步的提高發(fā)光效率。
[0054]上述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不對(duì)本發(fā)明起到任何限制作用。任何所屬【技術(shù)領(lǐng)域】的技術(shù)人員，在不脫離本發(fā)明的技術(shù)方案的范圍內(nèi)，對(duì)本發(fā)明揭露的技術(shù)方案和技術(shù)內(nèi)容做任何形式的等同替換或修改等變動(dòng)，均屬未脫離本發(fā)明的技術(shù)方案的內(nèi)容，仍屬于本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種全角度側(cè)壁反射電極的LED芯片,其特征在于,包括:襯底、外延層、鈍化層、P電極和N電極，其中，所述外延層包括依次形成的N-GaN、量子阱層和P-GaN，所述N-GaN形成在所述襯底上，所述P-GaN和量子阱層的兩側(cè)壁設(shè)有斜坡，暴露出部分N-GaN，所述鈍化層形成在所述斜坡和P-GaN的表面，并設(shè)有圖案暴露出部分P-GaN，所述N電極形成在所述斜坡處的鈍化層及P-GaN表面的鈍化層上，并與所述N-GaN相連，所述P電極形成在所述鈍化層的表面，并與暴露出的P-GaN相連。
2.如權(quán)利要求1所述的全角度側(cè)壁反射電極的LED芯片，其特征在于，還包括一透明導(dǎo)電薄膜，所述透明導(dǎo)電薄膜形成在所述鈍化層和P-GaN之間，圖案化的鈍化層暴露出所述透明導(dǎo)電薄膜。
3.如權(quán)利要求2所述的全角度側(cè)壁反射電極的LED芯片，其特征在于，所述P電極包括P焊盤和所述P焊盤相連的P引線，所述P焊盤和P引線均形成在P-GaN表面的鈍化層上，并與所述透明導(dǎo)電薄膜相連。
4.如權(quán)利要求2所述的全角度側(cè)壁反射電極的LED芯片，其特征在于，所述P電極包括P焊盤和所述P焊盤相連的P引線，所述P焊盤形成在P-GaN表面的鈍化層上，所述P引線形成在所述斜坡處的鈍化層及P-GaN表面的鈍化層上，并與所述透明導(dǎo)電薄膜相連。
5.如權(quán)利要求1所述的全角度側(cè)壁反射電極的LED芯片，其特征在于，所述N電極包括N焊盤和所述N焊盤相連的N引線，所述N焊盤形成在P-GaN表面的鈍化層上，所述N引線形成在所述斜坡處的鈍化層及P-GaN表面的鈍化層上，并與所述N-GaN相連。
6.一種全角度側(cè)壁反射電極的LED芯片的制作方法，其特征在于，包括步驟: 提供襯底； 在所述襯底上形成外延層，所述外延層依次包括N-GaN、量子阱層和P-GaN ； 刻蝕所述量子阱層和P-GaN，形成斜坡，所述斜坡暴露出部分N-GaN ； 在所述斜坡處及P-GaN的表面形成鈍化層，所述鈍化層設(shè)有圖案暴露出部分P-GaN ； 在暴露出的P-GaN上形成P電極，在所述斜坡及P-GaN表面的鈍化層上形成N電極，所述N電極與暴露的N-GaN相連。
7.如權(quán)利要求6所述的全角度側(cè)壁反射電極的LED芯片的制作方法，其特征在于，在形成所述鈍化層之前，在所述P-GaN的表面形成一層透明導(dǎo)電薄膜，所述透明導(dǎo)電薄膜的材質(zhì)為 ITO、AZO 或 ZnO。
8.如權(quán)利要求7所述的全角度側(cè)壁反射電極的LED芯片的制作方法，其特征在于，采用負(fù)膠技術(shù)形成所述P電極和N電極，所述P電極包括P焊盤和所述P焊盤相連的P引線，所述P焊盤形成在P-GaN表面的鈍化層上，所述P弓丨線形成在所述斜坡處的鈍化層及P-GaN表面的鈍化層上，并與所述透明導(dǎo)電薄膜相連，所述N電極形成在所述斜坡處的鈍化層及P-GaN表面的鈍化層上，并與所述N-GaN相連。
9.如權(quán)利要求7所述的全角度側(cè)壁反射電極的LED芯片的制作方法，其特征在于，采用負(fù)膠技術(shù)形成所述P電極和N電極，所述P電極包括P焊盤和所述P焊盤相連的P引線，所述P焊盤和P引線均形成在P-GaN表面的鈍化層上，并與所述透明導(dǎo)電薄膜相連，所述N電極形成在所述斜坡處的鈍化層及P-GaN表面的鈍化層上，并與所述N-GaN相連。
10.如權(quán)利要求6所述的全角度側(cè)壁反射電極的LED芯片的制作方法，其特征在于，采用BC13、Cl2或Ar氣體在等離子體狀態(tài)下刻蝕所述量子阱層和P-GaN形成所述斜坡。
11.如權(quán)利要求6所述的全角度側(cè)壁反射電極的LED芯片的制作方法，其特征在于，所述鈍化層的材質(zhì)為S12、SiN, S1N, Al2O3或T12的一種或多種堆疊而成，所述鈍化層的圖案采用干法刻蝕或濕法刻蝕形成。
12.如權(quán)利要求6所述的全角度側(cè)壁反射電極的LED芯片的制作方法，其特征在于，所述P電極和N電極的材質(zhì)均為Ag、Al、Rh為主體反射金屬搭配Cr、N1、Pt、Au、W、Ti的一種或多種的有機(jī)結(jié)合。
【文檔編號(hào)】H01L33/58GK104269471SQ201410510064
【公開(kāi)日】2015年1月7日 申請(qǐng)日期:2014年9月28日 優(yōu)先權(quán)日:2014年9月28日
【發(fā)明者】徐慧文, 張宇, 李起鳴 申請(qǐng)人:映瑞光電科技(上海)有限公司