一種mos 靜電保護結構及保護方法
【專利摘要】本發(fā)明提供一種MOS靜電保護結構及保護方法，所述MOS靜電保護結構至少包括在漏極區(qū)中制作的淺溝道隔離結構，所述淺溝道隔離結構包括溝槽和填充于所述溝槽內的介質層。本發(fā)明通過在所述漏極區(qū)中制作淺溝道隔離結構，漏極區(qū)的電阻繞過淺溝道隔離結構，使漏極區(qū)電阻長度增加，從而增大漏極區(qū)電阻值，減小電流，改善靜電沖擊電流部分的均勻性，提高靜電保護能力。本發(fā)明與正常的淺溝道隔離結構工藝兼容，可以滿足更高的器件使用場合要求，而且結構簡單，適用于各種集成電路的靜電保護應用領域。
【專利說明】—種MOS靜電保護結構及保護方法

【技術領域】
[0001]本發(fā)明涉及集成電路【技術領域】，特別是涉及一種MOS靜電保護結構及保護方法。

【背景技術】
[0002]在制造工藝和最終系統(tǒng)應用過程中，集成電路可能出現靜電放電(Electrostatics Discharge,ESD)現象。ESD現象通常會引起高電壓電位的放電(一般幾千伏)而導致短期(一般100ns)的高電流(幾安培)脈沖，這將破壞在當前集成電路中存在的脆弱器件，造成系統(tǒng)的功能失效。因而，對集成電路來說進行靜電保護是必不可少的，各大芯片生產廠商也越來越重視芯片集成電路抗靜電放電能力的設計。
[0003]MOS器件是一種重要的靜電保護器件，被廣泛應用于集成電路的靜電保護。目前在基于淺溝道隔離結構(STI)的MOS工藝下，對靜電保護能力的需求越來越高。
[0004]現有技術中，采用的MOS靜電保護結構如圖1和圖2所示，圖1為NMOS靜電保護結構，圖2為PMOS靜電保護結構，具體結構包括:第一導電類型襯底101 ;結合于所述第一導電類型襯底101表面的柵極結構，所述柵極結構包括柵介質層102和形成于所述柵介質層102表面的柵極103 ;所述柵極結構兩側的襯底101中分別形成有第二導電類型的源極區(qū)104和漏極區(qū)，由所述源極區(qū)104和漏極區(qū)分別引出源電極107和漏電極108。所述漏極區(qū)包括第二導電類型輕摻雜漏極區(qū)105和形成于所述第二導電類型輕摻雜漏極區(qū)105中一端的第二導電類型重摻雜漏極區(qū)106。
[0005]而在采用MOS管靜電的保護電路上，HBM (人體放電模式)靜電測試，目前業(yè)界已經達到6KV，如果進一步增大，現有的這種結構就不能起到保護作用，達不到使用要求。因為現有技術的這種結構，其漏極區(qū)的電阻為橫向電阻，當發(fā)生靜電放電時，該電阻阻值不夠大，經過該電阻產生的電壓降也不高，因此，靜電電流減小不夠多，不能很好的起到靜電保護作用。
[0006]因此，提供一種具有更強保護能力的MOS靜電保護結構及保護方法是本領域技術人員需要解決的課題。


【發(fā)明內容】

[0007]鑒于以上所述現有技術的缺點，本發(fā)明的目的在于提供一種MOS靜電保護結構及保護方法，用于解決現有技術中漏極區(qū)電阻小導致靜電保護能力不夠強的問題。
[0008]為實現上述目的及其他相關目的，本發(fā)明提供一種MOS靜電保護結構，所述MOS靜電保護結構至少包括在漏極區(qū)中制作的淺溝道隔離結構，所述淺溝道隔離結構包括溝槽和填充于所述溝槽內的介質層。
[0009]作為本發(fā)明的MOS靜電保護結構的一種優(yōu)選方案，所述溝槽為倒梯形或長方形溝槽，所述介質層為二氧化硅。
[0010]作為本發(fā)明的MOS靜電保護結構的一種優(yōu)選方案，所述淺溝道隔離結構的深度小于漏極區(qū)的深度。
[0011]作為本發(fā)明的MOS靜電保護結構的一種優(yōu)選方案，所述淺溝道隔離結構的深度范圍為0.3?0.8 μ m,所述漏極區(qū)的深度范圍為0.4?3 μ m。
[0012]作為本發(fā)明的MOS靜電保護結構的一種優(yōu)選方案，所述MOS靜電保護結構包括--第一導電類型襯底；結合于所述第一導電類型襯底表面的柵極結構，所述柵極結構包括柵介質層和形成于所述柵介質層表面的柵極；
[0013]所述柵極結構兩側的襯底中分別形成有第二導電類型的源極區(qū)和漏極區(qū)，由所述源極區(qū)和漏極區(qū)分別引出源電極和漏電極。
[0014]作為本發(fā)明的MOS靜電保護結構的一種優(yōu)選方案，所述襯底為第一導電類型輕摻雜，所述源極區(qū)為第二導電類型的重摻雜。
[0015]作為本發(fā)明的MOS靜電保護結構的一種優(yōu)選方案，所述漏極區(qū)包括第二導電類型輕摻雜漏極區(qū)和形成于所述第二導電類型輕摻雜漏極區(qū)中一端的第二導電類型重摻雜漏極區(qū)，所述淺溝道隔離結構形成于柵極結構和第二導電類型重摻雜漏極區(qū)之間的第二導電類型輕摻雜漏極區(qū)中。
[0016]作為本發(fā)明的MOS靜電保護結構的一種優(yōu)選方案，所述第一導電類型為P型，第二導電類型為N型，或者第一導電類型為N型，第二導電類型為P型。
[0017]本發(fā)明還提供一種利用MOS靜電保護結構進行靜電保護的方法，該方法通過漏極區(qū)中的淺溝道隔離結構，使漏極區(qū)電阻長度增加，從而增大漏極區(qū)電阻值，提高靜電保護能力。
[0018]作為本發(fā)明的MOS靜電保護方法的一種優(yōu)選方案，所述靜電保護結構為NMOSJf述柵極、源電極、襯底均接地，所述漏電極為靜電信號輸入端。
[0019]作為本發(fā)明的MOS靜電保護方法的一種優(yōu)選方案，所述靜電保護結構為PM0S，所述柵極、源電極、襯底均接高電平，所述漏電極為靜電信號輸入端。
[0020]如上所述，本發(fā)明的MOS靜電保護結構及保護方法，所述MOS靜電保護結構至少包括在漏極區(qū)中制作的淺溝道隔離結構，所述淺溝道隔離結構包括溝槽和填充于所述溝槽內的介質層。本發(fā)明通過在所述漏極區(qū)中制作淺溝道隔離結構，漏極區(qū)的電阻繞過淺溝道隔離結構，使漏極區(qū)電阻長度增加，從而增大漏極區(qū)電阻值，減小電流，改善靜電沖擊電流部分的均勻性，提高靜電保護能力。本發(fā)明與正常的淺溝道隔離結構工藝兼容，可以滿足更高的器件使用場合要求，而且結構簡單，適用于各種集成電路的靜電保護應用領域。

【專利附圖】

【附圖說明】
[0021]圖1為現有技術的NMOS靜電保護結構示意圖。
[0022]圖2為現有技術的PMOS靜電保護結構示意圖。
[0023]圖3為本發(fā)明的NMOS靜電保護結構示意圖。
[0024]圖4為本發(fā)明的PMOS靜電保護結構示意圖。
[0025]圖5為本發(fā)明的NMOS靜電保護結構在使用時的電路示意圖。
[0026]圖6為本發(fā)明的PMOS靜電保護結構在使用時的電路示意圖。
[0027]元件標號說明
[0028]101 襯底
[0029]102柵介質層
[0030]103柵極
[0031]104源極區(qū)
[0032]01漏極區(qū)
[0033]105輕摻雜漏極區(qū)
[0034]106重摻雜漏極區(qū)
[0035]107源電極
[0036]108漏電極
[0037]109淺溝道隔離結構

【具體實施方式】
[0038]以下通過特定的具體實例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0039]請參閱附圖。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構想，遂圖式中僅顯示與本發(fā)明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。
[0040]本實施例提供一種MOS靜電保護結構，如圖3和4所示，所述MOS靜電保護結構至少包括在漏極區(qū)01中制作的淺溝道隔離結構109，所述淺溝道隔離結構109包括溝槽和填充于所述溝槽內的介質層。
[0041]作為示例，所述溝槽為倒梯形或長方形溝槽。當然，所述溝槽的形狀也可以是其他合適的形狀，如U型溝槽等，且并不限定于此處所列舉的幾種。其可以通過半導體刻蝕工藝形成。
[0042]作為實例，所述介質層為二氧化硅層，其可以通過物理氣相沉積或化學氣相沉積工藝填充于所述溝槽中，然后可以增加化學機械拋光工藝使介質層與襯底101表面齊平。
[0043]作為示例，所述淺溝道隔離結構109的深度小于漏極區(qū)01的深度。其中，所述淺溝道隔離結構109的深度范圍為0.3?0.8 μ m，所述漏極區(qū)01的深度范圍為0.4?3 μ m。本實施例中，所述淺溝道隔離結構109的深度暫選為0.4μπι，所述漏極區(qū)01的深度暫選為0.6 μ m0
[0044]如圖3和圖4所示,作為示例,所述MOS靜電保護結構包括:
[0045]第一導電類型襯底101 ;結合于所述第一導電類型襯底101表面的柵極結構，所述柵極結構包括柵介質層102和形成于所述柵介質層102表面的柵極103 ；
[0046]所述柵極結構兩側的襯底101中分別形成有第二導電類型的源極區(qū)104和漏極區(qū)01，由所述源極區(qū)104和漏極區(qū)01分別引出源電極107和漏電極108，其中，所述漏極區(qū)01包括第二導電類型輕摻雜漏極區(qū)105和形成于所述第二導電類型輕摻雜漏極區(qū)105中一端的第二導電類型重摻雜漏極區(qū)106，所述淺溝道隔離結構109形成于柵極結構和第二導電類型重摻雜漏極區(qū)105之間的第二導電類型輕摻雜漏極區(qū)105中。所述第二導電類型重摻雜漏極區(qū)106用于引出漏電極108。
[0047]作為示例，所述第一導電類型襯底101材料為硅。當然，在其他的實施例中，所述第一導電類型襯底101的材料可以為如鍺硅、碳化硅等材料，且并不限于此處所列舉的幾種。所述柵介質層102的材料為二氧化硅，可以通過熱氧化法等方法制備。所述柵介質層102的厚度為10nm?2000nm，在本實施例中，所述柵介質層102的厚度為200nm。當然，此處所列舉的僅為一種優(yōu)選的范圍，在其他的實施例中，其厚度可以依據實際需求確定。所述柵極103材料為多晶硅，可以通過常規(guī)的外延方法及常規(guī)的刻蝕工藝形成。
[0048]需要說明的是，所述MOS靜電保護結構可以是NMOS也可以是PM0S，本實施例中，圖3為NMOS靜電保護結構，該結構中的第一導電類型為P型，第二導電類型為N型，即襯底101為P型輕摻雜襯底，源極區(qū)104為N型重摻雜，漏極區(qū)01包括N型輕摻雜漏極區(qū)105和N型重摻雜漏極區(qū)106;圖4為PMOS靜電保護結構，該結構中的第一導電類型為N型，第二導電類型為P型，即襯底101為N型輕摻雜襯底，源極區(qū)104為P型重摻雜，漏極區(qū)01包括P型輕摻雜漏極區(qū)和P型重摻雜區(qū)漏極區(qū)。
[0049]再需要說明的是，該結構是基于靜電保護結構與其他電路之間用淺溝道隔離結構作為隔離的工藝下，因此，在輕摻雜漏極區(qū)105制作淺溝道隔離結構109時與正常用淺溝道隔離結構的MOS工藝完全一樣，不需要改變工藝流程和增加任何成本，也無須特別的流程說明。
[0050]本發(fā)明還提供一種MOS靜電保護結構的保護方法，如圖5和圖6所示，該方法在傳統(tǒng)MOS靜電保護結構的基礎上，于漏極區(qū)01中制作淺溝道隔離結構109。若靜電保護結構為NMOS，如圖5所示，使用時，將柵極103、源電極107、襯底101接地，靜電信號由漏電極108輸入；若靜電保護結構為PM0S，如圖6所示，使用時，將柵極101、源電極107、襯底101接高電平Vdd，靜電信號由漏電極108輸入。由于漏極區(qū)中制作有淺溝道隔離結構，漏極電阻需要繞過淺溝道隔離結構，這樣相比于傳統(tǒng)MOS靜電保護結構中的漏極電阻，其漏極電阻的長度加長，電阻增大，可以產生更大的靜電壓降，從而提高靜電保護能力。
[0051]綜上所述，本發(fā)明提供一種MOS靜電保護結構及保護方法，所述MOS靜電保護結構至少包括在漏極區(qū)中制作的淺溝道隔離結構，所述淺溝道隔離結構包括溝槽和填充于所述溝槽內的介質層。本發(fā)明通過在所述漏極區(qū)中制作淺溝道隔離結構，漏極區(qū)的電阻繞過淺溝道隔離結構，使漏極區(qū)電阻長度增加，從而增大漏極區(qū)電阻值，減小電流，改善靜電沖擊電流部分的均勻性，提高靜電保護能力。本發(fā)明與正常的淺溝道隔離結構工藝兼容，可以滿足更高的器件使用場合要求，而且結構簡單，適用于各種集成電路的靜電保護應用領域。
[0052]所以，本發(fā)明有效克服了現有技術中的種種缺點而具高度產業(yè)利用價值。
[0053]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術領域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發(fā)明的權利要求所涵蓋。
【權利要求】
1.一種MOS靜電保護結構，其特征在于，所述MOS靜電保護結構至少包括在漏極區(qū)中制作的淺溝道隔離結構，所述淺溝道隔離結構包括溝槽和填充于所述溝槽內的介質層。
2.根據權利要求1所述的MOS靜電保護結構，其特征在于:所述溝槽為倒梯形或長方形溝槽，所述介質層為二氧化硅。
3.根據權利要求1所述的MOS靜電保護結構，其特征在于:所述淺溝道隔離結構的深度小于漏極區(qū)的深度。
4.根據權利要求3所述的MOS靜電保護結構，其特征在于:所述淺溝道隔離結構的深度范圍為0.3?0.8 μ m，所述漏極區(qū)的深度范圍為0.4?3 μ m。
5.根據權利要求1所述的MOS靜電保護結構，其特征在于:所述MOS靜電保護結構包括: 第一導電類型襯底；結合于所述第一導電類型襯底表面的柵極結構，所述柵極結構包括柵介質層和形成于所述柵介質層表面的柵極； 所述柵極結構兩側的襯底中分別形成有第二導電類型的源極區(qū)和漏極區(qū)，由所述源極區(qū)和漏極區(qū)分別引出源電極和漏電極。
6.根據權利要求5所述的MOS靜電保護結構，其特征在于:所述襯底為第一導電類型輕摻雜，所述源極區(qū)為第二導電類型的重摻雜。
7.根據權利要求1或5所述的MOS靜電保護結構，其特征在于:所述漏極區(qū)包括第二導電類型輕摻雜漏極區(qū)和形成于所述第二導電類型輕摻雜漏極區(qū)中一端的第二導電類型重摻雜漏極區(qū)，所述淺溝道隔離結構形成于柵極結構和第二導電類型重摻雜漏極區(qū)之間的第二導電類型輕摻雜漏極區(qū)中。
8.根據權利要求5所述的MOS靜電保護結構，其特征在于:所述第一導電類型為P型，第二導電類型為N型，或者第一導電類型為N型，第二導電類型為P型。
9.一種利用如權利要求1?8任一項所述的MOS靜電保護結構進行靜電保護的方法，其特征在于，通過漏極區(qū)中的淺溝道隔離結構，使漏極區(qū)電阻長度增加，從而增大漏極區(qū)電阻值，提高靜電保護能力。
10.根據權利要求9所述的MOS靜電保護的方法，其特征在于:所述靜電保護結構為NM0S，所述柵極、源電極、襯底均接地，所述漏電極為靜電信號輸入端。
11.根據權利要求9所述的MOS靜電保護的方法，其特征在于:所述靜電保護結構為PM0S，所述柵極、源電極、襯底均接高電平，所述漏電極為靜電信號輸入端。
【文檔編號】H01L23/60GK104282667SQ201410520449
【公開日】2015年1月14日 申請日期:2014年9月30日 優(yōu)先權日:2014年9月30日
【發(fā)明者】何明江, 陳愛軍, 馬先東 申請人:中航（重慶）微電子有限公司