一種陣列基板及其制作方法、顯示裝置制造方法
【專(zhuān)利摘要】本發(fā)明提供了一種陣列基板及其制作方法、顯示裝置，通過(guò)在陣列基板的基板之上，依次設(shè)置有源層、柵絕緣層以及柵電極層，所述有源層在水平方向上依次設(shè)置有第一重?fù)诫s區(qū)、第一低摻雜區(qū)、第一非摻雜區(qū)、第二低摻雜區(qū)、第二非摻雜區(qū)、第三低摻雜區(qū)、第二重?fù)诫s區(qū)。從而可在確保開(kāi)口率的前提下，有效降低低溫多晶硅薄膜晶體管的熱量產(chǎn)生以及有效抑制多晶硅薄膜晶體管的漏電流。
【專(zhuān)利說(shuō)明】一種陣列基板及其制作方法、顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，具體可以涉及一種陣列基板及其制作方法、顯示裝置。
【背景技術(shù)】
[0002]低溫多晶娃(LTPS:Low Temperature Poly-Silicon)技術(shù)是新一代的薄膜晶體管(TFT =Thin Film Transistor)顯示裝置制造工藝，LTPS TFT顯示裝置具有更快的響應(yīng)時(shí)間，更高的分辨率，因此具有更佳的畫(huà)面顯示品質(zhì)。在形成顯示裝置外圍的電路時(shí)使用LTPS技術(shù)，能夠減少集成電路(1C)，簡(jiǎn)化顯示裝置的外圍，進(jìn)而實(shí)現(xiàn)窄邊框技術(shù)。
[0003]LTPS技術(shù)雖然得到大力發(fā)展，但是LTPS TFT仍然存在漏電流(leakage Current)無(wú)法有效抑制以及產(chǎn)生熱量過(guò)大的問(wèn)題。其中，LTPS TFT產(chǎn)生熱量過(guò)大的問(wèn)題是由于LTPSTFT在水平方向電場(chǎng)較大，電子在電場(chǎng)加速的作用下，引起碰撞電離所導(dǎo)致的。LTPS TFT產(chǎn)生熱量過(guò)大會(huì)導(dǎo)致以下幾方面的影響:過(guò)多的熱導(dǎo)致晶格散射，造成玻璃基板中如鈉金屬擴(kuò)散至有源區(qū)，從而影響LTPS TFT的閾值電壓(Vth);在飽和區(qū)產(chǎn)生負(fù)阻現(xiàn)象，使得載流子遷移率與導(dǎo)通電流下降；長(zhǎng)期的影響會(huì)導(dǎo)致LTPS TFT特性惡化，影響產(chǎn)品品質(zhì)。
[0004]通過(guò)研究發(fā)現(xiàn)，在LTPS TFT的有源區(qū)采用輕摻雜漏區(qū)(LDD:Lightly DopedDrain)的結(jié)構(gòu)設(shè)置，可有效降低LTPS TFT熱量的產(chǎn)生，且LTPS TFT的漏電流也隨著降低。這是因?yàn)?，由于LDD的阻值相對(duì)較高，等效于串聯(lián)了一個(gè)阻值較大的電阻，因此降低了 LTPSTFT水平方向的電場(chǎng)強(qiáng)度，改善了 LTPS TFT溝道電場(chǎng)分布，從而降低電場(chǎng)加速引起的碰撞電離產(chǎn)生的熱載流子的幾率，同時(shí)有效抑制漏電流的產(chǎn)生。
[0005]但是，現(xiàn)有技術(shù)存在一個(gè)技術(shù)矛盾點(diǎn)，即當(dāng)LDD長(zhǎng)度過(guò)短時(shí)，LDD失去了降低熱量產(chǎn)生以及抑制漏電流的效果，而當(dāng)LDD過(guò)長(zhǎng)時(shí)，增加LTPS TFT功率的消耗，并影響了顯示裝置的開(kāi)口率。
【發(fā)明內(nèi)容】
[0006]本發(fā)明提供一種陣列基板及其制作方法、顯示裝置，從而可在確保開(kāi)口率的前提下，有效降低低溫多晶硅薄膜晶體管的熱量產(chǎn)生以及有效抑制多晶硅薄膜晶體管的漏電流。
[0007]本發(fā)明提供方案如下:
[0008]本發(fā)明實(shí)施例提供了一種陣列基板，包括:
[0009]基板之上依次設(shè)置的有源層、柵絕緣層以及柵電極層，其中，所述有源層在水平方向上依次設(shè)置有第一重?fù)诫s區(qū)、第一低摻雜區(qū)、第一非摻雜區(qū)、第二低摻雜區(qū)、第二非摻雜區(qū)、第三低摻雜區(qū)、第二重?fù)诫s區(qū)。
[0010]優(yōu)選的，所述第二低摻雜區(qū)設(shè)置于所述有源層水平方向上的中間位置。
[0011]優(yōu)選的，所述柵電極層的圖案在陣列基板上的投影區(qū)域，覆蓋于所述第一低摻雜區(qū)、第一非摻雜區(qū)、第二低摻雜區(qū)、第二非摻雜區(qū)、第三低摻雜區(qū)在陣列基板上的投影區(qū)域。
[0012]優(yōu)選的，所述柵電極層包括第一柵電極圖案和第二柵電極圖案；
[0013]所述第一柵電極圖案在陣列基板上的投影區(qū)域，覆蓋所述第一非摻雜區(qū)在陣列基板上的投影區(qū)域；
[0014]所述第二柵電極圖案在陣列基板上的投影區(qū)域，覆蓋所述第二非摻雜區(qū)在陣列基板上的投影區(qū)域。
[0015]優(yōu)選的，所述陣列基板還包括:
[0016]設(shè)置于基板與有源層之間的第一絕緣層。
[0017]優(yōu)選的，所述陣列基板還包括:
[0018]設(shè)置于所述柵絕緣層以及柵電極層之上的第二絕緣層；
[0019]設(shè)置于所述第二絕緣層之上的源漏電極層，所述源漏電極層中包括源電極線和漏電極線，其中，所述源電極線通過(guò)貫穿所述第二絕緣層和柵絕緣層中的第一過(guò)孔與所述第一重?fù)诫s區(qū)電連接，所述漏電極線通過(guò)貫穿所述第二絕緣層和柵絕緣層的第二過(guò)孔與所述第二重?fù)诫s區(qū)電連接；
[0020]設(shè)置于所述源漏電極層之上的鈍化層；
[0021]設(shè)置于所述鈍化層之上的像素電極層，所述像素電極層通過(guò)設(shè)置于所述鈍化層中的第三過(guò)孔與所述漏電極線電連接。
[0022]優(yōu)選的，所述陣列基板還包括:
[0023]設(shè)置于所述鈍化層和像素電極層之上的保護(hù)層；
[0024]設(shè)置于所述保護(hù)層之上的公共電極層。
[0025]優(yōu)選的，所述第一低摻雜區(qū)、第二低摻雜區(qū)和第三低摻雜區(qū)的長(zhǎng)度為I至3微米，低摻雜區(qū)離子注入濃度為5至301ns/厘米2。
[0026]本發(fā)明實(shí)施例還提供了一種陣列基板制作方法，包括:
[0027]在基板上依次形成有源層、柵絕緣層以及柵電極層的圖案，其中，所述有源層在水平方向上依次設(shè)置有第一重?fù)诫s區(qū)、第一低摻雜區(qū)、第一非摻雜區(qū)、第二低摻雜區(qū)、第二非摻雜區(qū)、第三低摻雜區(qū)、第二重?fù)诫s區(qū)。
[0028]優(yōu)選的，所述第二低摻雜區(qū)形成于所述有源層水平方向上的中間位置。
[0029]優(yōu)選的，所述在基板之上依次形成有源層、柵絕緣層以及柵電極層的圖案的過(guò)程包括:
[0030]沉積非晶硅薄膜，在非晶硅薄膜晶化后，通過(guò)構(gòu)圖工藝，形成有源層的硅島；
[0031]在所述硅島上涂覆光刻膠，通過(guò)構(gòu)圖工藝，在光刻膠中形成缺口，所述缺口位于硅島中第一低摻雜區(qū)、第二低摻雜區(qū)、第三低摻雜區(qū)所在位置處的上方；
[0032]通過(guò)所述缺口，向硅島中第一低摻雜區(qū)、第二低摻雜區(qū)、第三低摻雜區(qū)所在位置處進(jìn)行離子注入，形成有源層中的第一低摻雜區(qū)、第二低摻雜區(qū)、第三低摻雜區(qū)；
[0033]在硅島之上依次沉積柵絕緣層薄膜和柵極層薄膜，通過(guò)構(gòu)圖工藝，形成柵絕緣層圖案和柵電極層圖案，所述柵電極層的圖案在陣列基板上的投影區(qū)域，覆蓋于有源層中第一低摻雜區(qū)、第一非摻雜區(qū)、第二低摻雜區(qū)、第二非摻雜區(qū)、第三低摻雜區(qū)在陣列基板上的投影區(qū)域；
[0034]向硅島中第一重?fù)诫s區(qū)和第二重?fù)诫s區(qū)所在位置處進(jìn)行離子注入，形成有源層中的第一重?fù)诫s區(qū)和第二重?fù)诫s區(qū)。
[0035]優(yōu)選的，所述在基板之上依次形成有源層、柵絕緣層以及柵電極層的圖案的過(guò)程還包括:
[0036]沉積非晶硅薄膜，在非晶硅薄膜晶化后，通過(guò)構(gòu)圖工藝，形成有源層的硅島；
[0037]在所述硅島上涂覆光刻膠，通過(guò)構(gòu)圖工藝，刻蝕掉硅島中第一重?fù)诫s區(qū)和第二重?fù)诫s區(qū)所在位置處上方的光刻膠；
[0038]對(duì)所述硅島中第一重?fù)诫s區(qū)和第二重?fù)诫s區(qū)所在位置處進(jìn)行離子注入，形成有源層中的第一重?fù)诫s區(qū)和第二重?fù)诫s區(qū)；
[0039]在硅島之上依次沉積柵絕緣層薄膜和柵極層薄膜，通過(guò)構(gòu)圖工藝，形成柵絕緣層圖案和柵電極層圖案，所述柵電極層圖案包括第一柵電極圖案和第二柵電極圖案，所述第一柵電極圖案在陣列基板上的投影區(qū)域，覆蓋有源層中第一非摻雜區(qū)在陣列基板上的投影區(qū)域，所述第二柵電極圖案在陣列基板上的投影區(qū)域，覆蓋有源層中第二非摻雜區(qū)在陣列基板上的投影區(qū)域；
[0040]透過(guò)柵絕緣層圖案，向硅島中第一低摻雜區(qū)、第二低摻雜區(qū)、第三低摻雜區(qū)所在位置處進(jìn)行離子注入，形成有源層中的第一低摻雜區(qū)、第二低摻雜區(qū)、第三低摻雜區(qū)。
[0041]優(yōu)選的，在所述硅島上涂覆光刻膠之前，所述在基板之上依次形成有源層、柵絕緣層以及柵電極層的圖案的過(guò)程還包括:
[0042]對(duì)硅島進(jìn)行離子注入，以實(shí)現(xiàn)薄膜晶體管閾值電壓摻雜處理。
[0043]優(yōu)選的，在所述在基板之上依次形成有源層、柵絕緣層以及柵電極層的圖案之前，所述方法還包括:
[0044]在基板之上形成第一絕緣層圖案，所述有源層圖案設(shè)置于所述第一絕緣層之上。
[0045]優(yōu)選的，所述方法還包括:
[0046]在柵絕緣層以及柵電極層之上形成第二絕緣層的圖案；
[0047]在第二絕緣層和柵絕緣層中形成第一過(guò)孔和第二過(guò)孔，所述第一過(guò)孔位于第一重?fù)诫s區(qū)之上，所述第二過(guò)孔位于第二重?fù)诫s區(qū)之上；
[0048]在第二絕緣層之上形成源漏電極層，所述源漏電極層中包括源電極線和漏電極線，其中，所述源電極線通過(guò)所述第一過(guò)孔與第一重?fù)诫s區(qū)電連接，所述漏電極線通過(guò)所述第二過(guò)孔與第二重?fù)诫s區(qū)電連接；
[0049]在源漏電極層之上形成鈍化層圖案，所述鈍化層圖案中包括第三過(guò)孔；
[0050]在鈍化層之上形成像素電極層圖案，所述像素電極層圖案通過(guò)所述第三過(guò)孔與漏電極線電連接。
[0051]優(yōu)選的，所述方法還包括:
[0052]在鈍化層和像素電極層圖案之上形成保護(hù)層圖案；
[0053]在保護(hù)層圖案之上形成公共電極層圖案。
[0054]優(yōu)選的，所述第一低摻雜區(qū)、第二低摻雜區(qū)和第三低摻雜區(qū)的長(zhǎng)度為I至3微米，低摻雜區(qū)離子注入濃度為5至301ns/厘米2。
[0055]本發(fā)明實(shí)施例還提供了一種顯示裝置，該顯示裝置具體可以包括上述本發(fā)明實(shí)施例提供的陣列基板。
[0056]從以上所述可以看出，本發(fā)明提供的陣列基板及其制作方法、顯示裝置，通過(guò)在陣列基板的基板之上，依次設(shè)置有源層、柵絕緣層以及柵電極層，所述有源層在水平方向上依次設(shè)置有第一重?fù)诫s區(qū)、第一低摻雜區(qū)、第一非摻雜區(qū)、第二低摻雜區(qū)、第二非摻雜區(qū)、第三低摻雜區(qū)、第二重?fù)诫s區(qū)。從而可在確保開(kāi)口率的前提下，有效降低低溫多晶硅薄膜晶體管的熱量產(chǎn)生以及有效抑制多晶硅薄膜晶體管的漏電流。
【專(zhuān)利附圖】
【附圖說(shuō)明】
[0057]圖1為本發(fā)明實(shí)施例提供的陣列基板結(jié)構(gòu)示意圖一；
[0058]圖2為本發(fā)明實(shí)施例提供的陣列基板結(jié)構(gòu)示意圖二 ；
[0059]圖3為本發(fā)明實(shí)施例提供的陣列基板結(jié)構(gòu)示意圖三；
[0060]圖4為本發(fā)明實(shí)施例提供的陣列基板制作方法流程示意圖一；
[0061]圖5為本發(fā)明實(shí)施例提供的陣列基板制作方法流程示意圖二 ；
[0062]圖6為本發(fā)明實(shí)施例提供的陣列基板制作方法實(shí)現(xiàn)過(guò)程中陣列基板狀態(tài)示意圖
[0063]圖7為本發(fā)明實(shí)施例提供的陣列基板制作方法實(shí)現(xiàn)過(guò)程中陣列基板狀態(tài)示意圖-* ;
[0064]圖8為本發(fā)明實(shí)施例提供的陣列基板制作方法實(shí)現(xiàn)過(guò)程中陣列基板狀態(tài)示意圖—■.---，
[0065]圖9為本發(fā)明實(shí)施例提供的陣列基板制作方法實(shí)現(xiàn)過(guò)程中陣列基板狀態(tài)示意圖四；
[0066]圖10為本發(fā)明實(shí)施例提供的陣列基板制作方法實(shí)現(xiàn)過(guò)程中陣列基板狀態(tài)示意圖五；
[0067]圖11為本發(fā)明實(shí)施例提供的陣列基板制作方法流程示意圖三；
[0068]圖12為本發(fā)明實(shí)施例提供的陣列基板制作方法實(shí)現(xiàn)過(guò)程中陣列基板狀態(tài)示意圖六；
[0069]圖13為本發(fā)明實(shí)施例提供的陣列基板制作方法實(shí)現(xiàn)過(guò)程中陣列基板狀態(tài)示意圖七；
[0070]圖14為本發(fā)明實(shí)施例提供的陣列基板制作方法實(shí)現(xiàn)過(guò)程中陣列基板狀態(tài)示意圖八；
[0071]圖15為本發(fā)明實(shí)施例提供的陣列基板制作方法實(shí)現(xiàn)過(guò)程中陣列基板狀態(tài)示意圖九。
【具體實(shí)施方式】
[0072]為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例的附圖，對(duì)本發(fā)明實(shí)施例的技術(shù)方案進(jìn)行清楚、完整地描述。顯然，所描述的實(shí)施例是本發(fā)明的一部分實(shí)施例，而不是全部的實(shí)施例。基于所描述的本發(fā)明的實(shí)施例，本領(lǐng)域普通技術(shù)人員所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0073]除非另作定義，此處使用的技術(shù)術(shù)語(yǔ)或者科學(xué)術(shù)語(yǔ)應(yīng)當(dāng)為本發(fā)明所屬領(lǐng)域內(nèi)具有一般技能的人士所理解的通常意義。本發(fā)明專(zhuān)利申請(qǐng)說(shuō)明書(shū)以及權(quán)利要求書(shū)中使用的“第一”、“第二”以及類(lèi)似的詞語(yǔ)并不表示任何順序、數(shù)量或者重要性，而只是用來(lái)區(qū)分不同的組成部分。同樣，“一個(gè)”或者“一”等類(lèi)似詞語(yǔ)也不表示數(shù)量限制，而是表示存在至少一個(gè)?！斑B接”或者“相連”等類(lèi)似的詞語(yǔ)并非限定于物理的或者機(jī)械的連接，而是可以包括電性的連接，不管是直接的還是間接的?！吧稀?、“下”、“左”、“右”等僅用于表示相對(duì)位置關(guān)系，當(dāng)被描述對(duì)象的絕對(duì)位置改變后，則該相對(duì)位置關(guān)系也相應(yīng)地改變。
[0074]本發(fā)明實(shí)施例提供了一種陣列基板，如圖1所示，該陣列基板具體可以包括:
[0075]在基板I之上依次設(shè)置的有源層、柵絕緣層3以及柵電極層4，其中，有源層在水平方向上依次設(shè)置有第一重?fù)诫s區(qū)21、第一低摻雜區(qū)22、第一非摻雜區(qū)23、第二低摻雜區(qū)24、第二非摻雜區(qū)25、第三低摻雜區(qū)26、第二重?fù)诫s區(qū)27。
[0076]本發(fā)明實(shí)施例所提供的陣列基板，通過(guò)在薄膜晶體管溝通區(qū)域的中間以及兩側(cè)預(yù)設(shè)位置處，設(shè)置多個(gè)具有高阻值的低摻雜區(qū)，從而可降低電子在電場(chǎng)作用下的加速距離，從而降低了電子的動(dòng)能以及碰撞電離子產(chǎn)生的熱載流子的幾率，可有效降低低溫多晶硅薄膜晶體管的熱量產(chǎn)生以及有效抑制漏電流。
[0077]本發(fā)明實(shí)施例中，如圖1所示，第二低摻雜區(qū)24具體可設(shè)置于有源層在水平方向的中間位置，這樣，當(dāng)電子在兩個(gè)非摻雜區(qū)傳輸過(guò)程中，必然會(huì)經(jīng)過(guò)第二低摻雜區(qū)24，從而可以降低電子傳輸?shù)乃俣纫约皠?dòng)能，以實(shí)現(xiàn)降低熱量以及抑制漏電流的目的。而在本發(fā)明其他實(shí)施例中，第二低摻雜區(qū)24也可以設(shè)置于靠近第一低摻雜區(qū)22或第三低摻雜區(qū)26的預(yù)設(shè)位置處。
[0078]本發(fā)明實(shí)施例中，可基于陣列基板溝道區(qū)域電場(chǎng)強(qiáng)度，或者薄膜晶體管(TFT)(例如低溫多晶硅薄膜晶體管LTPS TFT)的開(kāi)態(tài)電流(1n)或關(guān)態(tài)電流(1ff)等特性要求，對(duì)低摻雜區(qū)的長(zhǎng)度進(jìn)行控制，從而可在滿(mǎn)足薄膜晶體管溝道區(qū)域特性需求的前提下，實(shí)現(xiàn)開(kāi)口率的提升。
[0079]本發(fā)明實(shí)施例中，還可通過(guò)對(duì)離子注入種類(lèi)和濃度的調(diào)節(jié)，從而實(shí)現(xiàn)對(duì)低摻雜區(qū)長(zhǎng)度的控制。
[0080]本發(fā)明實(shí)施例所提供的陣列基板中的溝道區(qū)域結(jié)構(gòu)既可以為NMOS結(jié)構(gòu)，也可以為PMOS結(jié)構(gòu)等，為了便于說(shuō)明，后續(xù)描述時(shí)，以采用NMOS為例，對(duì)本發(fā)明實(shí)施例所提供的陣列基板結(jié)構(gòu)進(jìn)行詳細(xì)說(shuō)明。
[0081]本發(fā)明實(shí)施例所提供的陣列基板，具體可為單柵型陣列基板，也可以為雙柵型陣列基板。
[0082]當(dāng)本發(fā)明實(shí)施例所提供的陣列基板為單柵型陣列基板時(shí)，如圖1或2所示，位于柵電極層4的圖案即柵極，在陣列基板上的投影區(qū)域，可覆蓋于第一低摻雜區(qū)22、第一非摻雜區(qū)23、第二低摻雜區(qū)24、第二非摻雜區(qū)25、第三低摻雜區(qū)26在陣列基板上的投影區(qū)域，從而在實(shí)現(xiàn)低漏電流的同時(shí)，具有圖形面積小，有利于提升產(chǎn)品的設(shè)計(jì)度，實(shí)現(xiàn)更高的分辨率(PPI)。
[0083]當(dāng)本發(fā)明實(shí)施例所提供的陣列基板為雙柵型陣列基板時(shí)，如圖3所示，位于柵電極層4的圖案具體可以包括第一柵電極圖案41 (即第一柵極)和第二柵電極圖案42 (即第二柵極)。
[0084]并且，第一柵電極圖案41在陣列基板上的投影區(qū)域，可以覆蓋第一非摻雜區(qū)23在陣列基板上的投影區(qū)域；第二柵電極圖案42在陣列基板上的投影區(qū)域，可以覆蓋第二非摻雜區(qū)36在陣列基板上的投影區(qū)域。由于本發(fā)明實(shí)施例中，三個(gè)低摻雜區(qū)分別位于兩個(gè)非摻雜區(qū)的兩邊和中間，因此，利用柵電極層4的圖案遮擋非摻雜區(qū)的結(jié)構(gòu)設(shè)置，有利于在制作過(guò)程中，精確控制低摻雜區(qū)的位置的長(zhǎng)度。
[0085]在本發(fā)明一具體實(shí)施例中，如圖2或3所示，本發(fā)明實(shí)施例所提供的陣列基板具體還可以包括:
[0086]設(shè)置于基板I與有源層之間的第一絕緣層5。
[0087]第一絕緣層5的設(shè)置可以起到隔離基板I與有源層的目的。
[0088]在本發(fā)明一具體實(shí)施例中，如圖2或3所示，本發(fā)明實(shí)施例所提供的陣列基板具體還可以包括:
[0089]設(shè)置于柵絕緣層3以及柵電極層4之上的第二絕緣層6 ；
[0090]設(shè)置于第二絕緣層6之上的源漏電極層，源漏電極層中具體包括源電極線71 (即源極)和漏電極線72 (即漏極)，其中，源電極線71通過(guò)貫穿第二絕緣層6和柵絕緣層3中的第一過(guò)孔61與第一重?fù)诫s區(qū)21電連接，漏電極線72通過(guò)貫穿第二絕緣層6和柵絕緣層3的第二過(guò)孔62與第二重?fù)诫s區(qū)27電連接。本發(fā)明實(shí)施例中，源電極線71和漏電極線72的設(shè)置位置可互換。
[0091]設(shè)置于源漏電極層之上的鈍化層8，鈍化層8中設(shè)置有過(guò)孔81 ；
[0092]設(shè)置于鈍化層8之上的像素電極層9，像素電極層9通過(guò)設(shè)置于鈍化層8中的第三過(guò)孔81與漏電極線72電連接。
[0093]在另一具體實(shí)施例中，本發(fā)明實(shí)施例所提供的陣列基板，如圖2或3所示，具體還可以包括:
[0094]設(shè)置于鈍化層8和像素電極層9之上的保護(hù)層10 ；
[0095]設(shè)置于保護(hù)層10之上的公共電極層11。
[0096]本發(fā)明實(shí)施例中，低摻雜區(qū)(包括第一低摻雜區(qū)22、第二低摻雜區(qū)24和第三低摻雜區(qū)26)的長(zhǎng)度具體可為I至3微米，優(yōu)選1.5微米；而低摻雜區(qū)離子注入濃度具體可為5-301ns/ 厘米 2，優(yōu)選 11ns/ 厘米 2。
[0097]而本發(fā)明實(shí)施例中，重?fù)诫s區(qū)的離子注入濃度具體可為10_151ns/厘米2范圍，屬于重?fù)诫s范疇，其長(zhǎng)度具體可為2?5微米。
[0098]為了制作本發(fā)明實(shí)施例所提供的陣列基板，本發(fā)明實(shí)施例還提供了一種陣列基板制作方法，如圖4所示，該方法具體可以包括:
[0099]在基板I之上，依次形成有源層、柵絕緣層3以及柵電極層4的圖案，其中，有源層在水平方向上依次設(shè)置有第一重?fù)诫s區(qū)21、第一低摻雜區(qū)22、第一非摻雜區(qū)23、第二低摻雜區(qū)24、第二非摻雜區(qū)25、第三低摻雜區(qū)26、第二重?fù)诫s區(qū)27。
[0100]在一具體實(shí)施例中，本發(fā)明實(shí)施例所提供的陣列基板制作方法具體還可以包括:
[0101]在基板I之上制作第一絕緣層5的圖案。
[0102]在一具體實(shí)施例中，本發(fā)明實(shí)施例所提供的陣列基板制作方法具體還可以包括:
[0103]在柵絕緣層3以及柵電極層4之上形成第二絕緣層6的圖案；
[0104]在第二絕緣層6和柵絕緣層3中形成第一過(guò)孔61和第二過(guò)孔62，第一過(guò)孔61位于第一重?fù)诫s區(qū)21之上，第二過(guò)孔62位于第二重?fù)诫s區(qū)27之上；
[0105]在第二絕緣層6之上形成源漏電極層，源漏電極層中包括源電極線71和漏電極線72，其中，源電極線71通過(guò)第一過(guò)孔61與第一重?fù)诫s區(qū)21電連接，漏電極線72通過(guò)第二過(guò)孔62與第二重?fù)诫s區(qū)27電連接；
[0106]在源漏電極層之上形成鈍化層8圖案，鈍化層8圖案中包括第三過(guò)孔81 ；
[0107]在鈍化層8之上形成像素電極層9圖案，像素電極層9圖案通過(guò)第三過(guò)孔81與漏電極線72電連接。
[0108]在另一具體實(shí)施例中，本發(fā)明實(shí)施例所提供的陣列基板制作方法具體還可以包括:
[0109]在鈍化層8和像素電極層9圖案之上形成保護(hù)層10圖案；
[0110]在保護(hù)層10圖案之上形成公共電極層11圖案。
[0111]由于本發(fā)明實(shí)施例所提供的陣列基板具體可為單柵型陣列基板或者雙柵型陣列基板，因此，下面以制作單柵型和雙柵型陣列基板為例，對(duì)本發(fā)明實(shí)施例提供的陣列基板制作方法進(jìn)行詳細(xì)的說(shuō)明。
[0112]當(dāng)陣列基板為單柵型陣列基板時(shí)，如圖5所示，該方法具體可以包括:
[0113]步驟51，在基板I之上制作第一絕緣層5圖案。
[0114]本發(fā)明實(shí)施例中所涉及的第一絕緣層5和第二絕緣層6，通常采用的材料為SiNx/S12薄膜組合或者S12薄膜，并在沉積完成后進(jìn)行高溫處理脫氫，以不影響形成在其上的有源層的半導(dǎo)體特性。
[0115]步驟52，在第一絕緣層5上沉積非晶硅薄膜，在非晶硅薄膜晶化后，通過(guò)構(gòu)圖工藝，形成有源層的娃島2。
[0116]具體的，可在第一絕緣層5上沉積非晶硅膜層，經(jīng)過(guò)激光退火晶化后，形成多晶硅膜層，對(duì)多晶硅膜層進(jìn)行構(gòu)圖工藝(包括光刻膠的涂覆、曝光和顯影，以及刻蝕工藝)形成有源層的硅島2。
[0117]此步驟后的陣列基板狀態(tài)示意圖具體可如附圖6所示。
[0118]步驟53，在硅島2上涂覆光刻膠(PR)，通過(guò)構(gòu)圖工藝，在光刻膠中形成缺口，缺口位于有源層中第一低摻雜區(qū)22、第二低摻雜區(qū)24、第三低摻雜區(qū)26所在位置處的上方。
[0119]步驟54，通過(guò)缺口，向硅島2中第一低摻雜區(qū)22、第二低摻雜區(qū)24、第三低摻雜區(qū)26所在位置處進(jìn)行離子注入，形成有源層中的第一低摻雜區(qū)22、第二低摻雜區(qū)24、第三低慘雜區(qū)26。
[0120]本發(fā)明實(shí)施例中，低摻雜區(qū)(包括第一低摻雜區(qū)22、第二低摻雜區(qū)24和第三低摻雜區(qū)26)的長(zhǎng)度具體可為I至3微米，優(yōu)選1.5微米。而低摻雜區(qū)離子注入濃度具體可為5-301ns/ 厘米 2，優(yōu)選 11ns/ 厘米 2。
[0121]本發(fā)明實(shí)施例所涉及的離子具體可為硼離子等。
[0122]由于本發(fā)明實(shí)施例中，低摻雜區(qū)和非摻雜區(qū)間隔設(shè)置，且非摻雜區(qū)無(wú)需進(jìn)行離子注入即非摻雜區(qū)的材質(zhì)即為硅島2的材質(zhì)，因此，當(dāng)?shù)谝坏蛽诫s區(qū)22、第二低摻雜區(qū)24、第三低摻雜區(qū)26制作完成后，第一非摻雜區(qū)23和第二非摻雜區(qū)24也同步完成。
[0123]此步驟后的陣列基板狀態(tài)示意圖具體可如圖7所示。
[0124]步驟55，在硅島2之上依次沉積柵絕緣層3薄膜和柵極層5薄膜，通過(guò)構(gòu)圖工藝，形成柵絕緣層3圖案和柵電極層4圖案。
[0125]其中，柵電極層4圖案在陣列基板上的投影區(qū)域，覆蓋于有源層中第一低摻雜區(qū)22、第一非摻雜區(qū)23、第二低摻雜區(qū)24、第二非摻雜區(qū)25、第三低摻雜區(qū)26在陣列基板上的投影區(qū)域。
[0126]具體的，此步驟可采用常規(guī)的構(gòu)圖工藝，通過(guò)涂膠、曝光、顯影、刻蝕、剝離等工藝形成柵絕緣層3和柵電極層4的圖案。
[0127]此步驟后的陣列基板狀態(tài)示意圖具體可如圖8所示。
[0128]步驟56，向硅島2中第一重?fù)诫s區(qū)21和第二重?fù)诫s區(qū)27所在位置處進(jìn)行離子注入，形成有源層中的第一重?fù)诫s區(qū)21和第二重?fù)诫s區(qū)27。
[0129]本發(fā)明實(shí)施例中，重?fù)诫s區(qū)的離子注入濃度具體可為10_151ns/厘米2范圍，屬于重?fù)诫s范疇。而重?fù)诫s區(qū)的長(zhǎng)度可與現(xiàn)有技術(shù)相同。
[0130]此步驟后的陣列基板狀態(tài)示意圖具體可如圖9所示。
[0131]步驟57，依次形成第二絕緣層6、源漏電極層、鈍化層8、像素電極層9圖案。
[0132]具體的，此步驟中具體可以包括:
[0133]在柵絕緣層3以及柵電極層4之上形成第二絕緣層6的圖案；
[0134]在第二絕緣層6和柵絕緣層3中形成第一過(guò)孔61和第二過(guò)孔62，第一過(guò)孔61位于第一重?fù)诫s區(qū)21之上，第二過(guò)孔62位于第二重?fù)诫s區(qū)27之上；
[0135]在第二絕緣層6之上形成源漏電極層，源漏電極層中包括源電極線71和漏電極線72，其中，源電極線71通過(guò)第一過(guò)孔61與第一重?fù)诫s區(qū)21電連接，漏電極線72通過(guò)第二過(guò)孔62與第二重?fù)诫s區(qū)27電連接，此時(shí)，陣列基板狀態(tài)示意圖可如圖10所示(俯視圖)；
[0136]在源漏電極層之上形成鈍化層8圖案，鈍化層8圖案中包括第三過(guò)孔81 ；
[0137]在鈍化層8之上形成像素電極層9圖案，像素電極層9圖案通過(guò)第三過(guò)孔81與漏電極線72電連接。
[0138]本發(fā)明實(shí)施例中，可采用常規(guī)構(gòu)圖工藝完成步驟57中各圖層的制作。
[0139]步驟58，形成保護(hù)層10和公共電極層11圖案。
[0140]此步驟具體可以包括:
[0141]在鈍化層8和像素電極層9圖案之上形成保護(hù)層10圖案；
[0142]在保護(hù)層10圖案之上形成公共電極層11圖案。
[0143]本發(fā)明實(shí)施例中，可采用常規(guī)構(gòu)圖工藝完成步驟58中各圖層的制作。
[0144]通過(guò)上述制作工藝的實(shí)現(xiàn)，即可制作本發(fā)明實(shí)施例所提供的單柵型陣列基板，該陣列基板具體的結(jié)構(gòu)示意圖可如圖2所示。
[0145]當(dāng)本發(fā)明實(shí)施例提供的陣列基板為雙柵型陣列基板時(shí)，如圖11所示，該方法具體可以包括:
[0146]步驟111，在基板I之上制作第一絕緣層5圖案。
[0147]此步驟的實(shí)現(xiàn)過(guò)程可與上述步驟51相同。
[0148]步驟112，在第一絕緣層5上沉積非晶硅薄膜，在非晶硅薄膜晶化后，通過(guò)構(gòu)圖工藝，形成有源層的娃島2。
[0149]此步驟的實(shí)現(xiàn)過(guò)程可與上述步驟52相同。
[0150]此步驟后的陣列基板狀態(tài)示意圖可如圖6所示。
[0151]步驟113，在硅島2上涂覆光刻膠，通過(guò)構(gòu)圖工藝，刻蝕掉硅島2中第一重?fù)诫s區(qū)21和第二重?fù)诫s區(qū)27所在位置處上方的光刻膠。
[0152]步驟114，對(duì)硅島2中第一重?fù)诫s區(qū)21和第二重?fù)诫s區(qū)27所在位置處進(jìn)行離子注入，形成有源層中的第一重?fù)诫s區(qū)21和第二重?fù)诫s區(qū)27。
[0153]此步驟中，具體可向第一重?fù)诫s區(qū)21和第二重?fù)诫s區(qū)27所在位置處的硅島2注入磷烷(PH3)離子，從而形成第一重?fù)诫s區(qū)21 (N+SI)和第二重?fù)诫s區(qū)27 (N+SI)。
[0154]此步驟后的陣列基板狀態(tài)示意圖具體可如圖12所示。
[0155]步驟115，在硅島2之上依次沉積柵絕緣層3薄膜和柵極層5薄膜，通過(guò)構(gòu)圖工藝，形成柵絕緣層3圖案和柵電極層4圖案。
[0156]柵電極層4圖案包括第一柵電極圖案41和第二柵電極圖案42，其中，第一柵電極圖案41在陣列基板上的投影區(qū)域，可以覆蓋第一非摻雜區(qū)23在陣列基板上的投影區(qū)域；第二柵電極圖案42在陣列基板上的投影區(qū)域，可以覆蓋第二非摻雜區(qū)在陣列基板上的投影區(qū)域。
[0157]由于本發(fā)明實(shí)施例中，三個(gè)低摻雜區(qū)分別位于兩個(gè)非摻雜區(qū)的兩邊和中間，因此，利用柵電極圖案遮擋非摻雜區(qū)的結(jié)構(gòu)設(shè)置，有利于后續(xù)制作過(guò)程中，精確控制低摻雜區(qū)的位置和寬度。
[0158]具體的，此步驟可采用常規(guī)的構(gòu)圖工藝，通過(guò)涂膠、曝光、顯影、刻蝕、剝離等工藝形成柵絕緣層3和柵電極層4的圖案。
[0159]此步驟中所涉及的刻蝕工藝具體可采用干法刻蝕工藝進(jìn)行。在光刻膠材料選擇上可以使用高分辨率光刻膠，在掩膜圖形選擇上?？梢允褂孟辔谎谀ぜ夹g(shù)或者機(jī)翼圖案掩膜(Wing Pattern Mask)技術(shù),也可以上述掩膜技術(shù)的綜合使用，從而可以精確控制柵極層5圖案的位置和寬度，從而有利于精確控制低摻雜區(qū)的位置和寬度。
[0160]此步驟后的陣列基板狀態(tài)示意圖具體可如圖13所示。
[0161]步驟116，向硅島2中第一低摻雜區(qū)22、第二低摻雜區(qū)24、第三低摻雜區(qū)26所在位置處進(jìn)行離子注入，形成有源層中的第一低摻雜區(qū)22、第二低摻雜區(qū)24、第三低摻雜區(qū)26。
[0162]由于第一柵電極圖案41位于第一非摻雜區(qū)23上方且覆蓋第一非摻雜區(qū)23,而第二柵電極圖案42位于第二非摻雜區(qū)25上方且覆蓋第二非摻雜區(qū)25，因此，此步驟中可以利用已經(jīng)制作完成的柵電極層4圖案為基準(zhǔn)，從第一柵電極圖案41和第二柵電極圖案42兩側(cè)以及中間位置，向硅島2中注入離子，從而形成有源層中的第一低摻雜區(qū)22、第二低摻雜區(qū)24、第三低摻雜區(qū)26。
[0163]此步驟后的陣列基板狀態(tài)示意圖具體可如圖14所示。
[0164]步驟117，依次形成第二絕緣層6、源漏電極層、鈍化層8、像素電極層9圖案。
[0165]此步驟可與步驟57相同或類(lèi)似，不過(guò)在第二絕緣層6之上形成源電極線71和漏電極線72之后，陣列基板狀態(tài)示意圖可如圖15所示(俯視圖)。
[0166]步驟118，形成保護(hù)層10和公共電極層11圖案。
[0167]此步驟具體可以包括:
[0168]在鈍化層8和像素電極層9圖案之上形成保護(hù)層10圖案；
[0169]在保護(hù)層10圖案之上形成公共電極層11圖案。
[0170]本發(fā)明實(shí)施例中，可采用常規(guī)構(gòu)圖工藝完成步驟118中各圖層的制作。
[0171]通過(guò)上述制作工藝的實(shí)現(xiàn)，即可制作本發(fā)明實(shí)施例所提供的雙柵型陣列基板，該陣列基板具體的結(jié)構(gòu)示意圖可如圖3所示。
[0172]在本發(fā)明一具體實(shí)施例中，在步驟52與步驟53之間，或者步驟112和113之間，具體還可以包括陣列基板溝道區(qū)(即薄膜晶體管TFT)閾值電壓(Vth)摻雜(Vth Doping)處理，即通過(guò)向已經(jīng)形成的有源層硅島2注入相應(yīng)類(lèi)型和數(shù)量等級(jí)濃度的離子，以實(shí)現(xiàn)對(duì)陣列基板溝道區(qū)閾值電壓設(shè)置調(diào)整的目的。
[0173]本發(fā)明實(shí)施例還提供了一種顯示裝置，該顯示制作具體可包括上述本發(fā)明實(shí)施例所提供的陣列基板。
[0174]該顯示裝置具體可以為液晶面板、液晶電視、液晶顯示器、OLED面板、OLED顯示器、等離子顯示器或電子紙等顯示裝置。
[0175]從以上所述可以看出，本發(fā)明提供的陣列基板及其制作方法、顯示裝置，通過(guò)在陣列基板的基板之上，依次設(shè)置有源層、柵絕緣層以及柵電極層，所述有源層在水平方向上依次設(shè)置有第一重?fù)诫s區(qū)、第一低摻雜區(qū)、第一非摻雜區(qū)、第二低摻雜區(qū)、第二非摻雜區(qū)、第三低摻雜區(qū)、第二重?fù)诫s區(qū)。從而可在確保開(kāi)口率的前提下，有效降低低溫多晶硅薄膜晶體管的熱量產(chǎn)生以及有效抑制多晶硅薄膜晶體管的漏電流。
[0176]以上所述僅是本發(fā)明的實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以作出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種陣列基板，其特征在于，包括: 基板之上依次設(shè)置的有源層、柵絕緣層以及柵電極層，其中，所述有源層在水平方向上依次設(shè)置有第一重?fù)诫s區(qū)、第一低摻雜區(qū)、第一非摻雜區(qū)、第二低摻雜區(qū)、第二非摻雜區(qū)、第三低摻雜區(qū)、第二重?fù)诫s區(qū)。
2.如權(quán)利要求1所述的陣列基板，其特征在于，所述第二低摻雜區(qū)設(shè)置于所述有源層水平方向上的中間位置。
3.如權(quán)利要求1所述的陣列基板，其特征在于，所述柵電極層的圖案在陣列基板上的投影區(qū)域，覆蓋于所述第一低摻雜區(qū)、第一非摻雜區(qū)、第二低摻雜區(qū)、第二非摻雜區(qū)、第三低摻雜區(qū)在陣列基板上的投影區(qū)域。
4.如權(quán)利要求1所述的陣列基板，其特征在于，所述柵電極層包括第一柵電極圖案和第二柵電極圖案； 所述第一柵電極圖案在陣列基板上的投影區(qū)域，覆蓋所述第一非摻雜區(qū)在陣列基板上的投影區(qū)域； 所述第二柵電極圖案在陣列基板上的投影區(qū)域，覆蓋所述第二非摻雜區(qū)在陣列基板上的投影區(qū)域。
5.如權(quán)利要求1所述的陣列基板，其特征在于，還包括: 設(shè)置于基板與有源層之間的第一絕緣層。
6.如權(quán)利要求1所述的陣列基板，其特征在于，還包括: 設(shè)置于所述柵絕緣層以及柵電極層之上的第二絕緣層； 設(shè)置于所述第二絕緣層之上的源漏電極層，所述源漏電極層中包括源電極線和漏電極線，其中，所述源電極線通過(guò)貫穿所述第二絕緣層和柵絕緣層中的第一過(guò)孔與所述第一重?fù)诫s區(qū)電連接，所述漏電極線通過(guò)貫穿所述第二絕緣層和柵絕緣層的第二過(guò)孔與所述第二重?fù)诫s區(qū)電連接； 設(shè)置于所述源漏電極層之上的鈍化層； 設(shè)置于所述鈍化層之上的像素電極層，所述像素電極層通過(guò)設(shè)置于所述鈍化層中的第三過(guò)孔與所述漏電極線電連接。
7.如權(quán)利要求6所述的陣列基板，其特征在于，還包括: 設(shè)置于所述鈍化層和像素電極層之上的保護(hù)層； 設(shè)置于所述保護(hù)層之上的公共電極層。
8.如權(quán)利要求1至7任一項(xiàng)所述的陣列基板，其特征在于，所述第一低摻雜區(qū)、第二低摻雜區(qū)和第三低摻雜區(qū)的長(zhǎng)度為I至3微米，低摻雜區(qū)離子注入濃度為5至301ns/厘米2O
9.一種陣列基板制作方法,其特征在于,包括: 在基板上依次形成有源層、柵絕緣層以及柵電極層的圖案，其中，所述有源層在水平方向上依次設(shè)置有第一重?fù)诫s區(qū)、第一低摻雜區(qū)、第一非摻雜區(qū)、第二低摻雜區(qū)、第二非摻雜區(qū)、第三低摻雜區(qū)、第二重?fù)诫s區(qū)。
10.如權(quán)利要求9所述的方法，其特征在于，所述第二低摻雜區(qū)形成于所述有源層水平方向上的中間位置。
11.如權(quán)利要求9所述的方法，其特征在于，所述在基板之上依次形成有源層、柵絕緣層以及柵電極層的圖案的過(guò)程包括: 沉積非晶硅薄膜，在非晶硅薄膜晶化后，通過(guò)構(gòu)圖工藝，形成有源層的硅島； 在所述硅島上涂覆光刻膠，通過(guò)構(gòu)圖工藝，在光刻膠中形成缺口，所述缺口位于硅島中第一低摻雜區(qū)、第二低摻雜區(qū)、第三低摻雜區(qū)所在位置處的上方； 通過(guò)所述缺口，向硅島中第一低摻雜區(qū)、第二低摻雜區(qū)、第三低摻雜區(qū)所在位置處進(jìn)行離子注入，形成有源層中的第一低摻雜區(qū)、第二低摻雜區(qū)、第三低摻雜區(qū)； 在硅島之上依次沉積柵絕緣層薄膜和柵極層薄膜，通過(guò)構(gòu)圖工藝，形成柵絕緣層圖案和柵電極層圖案，所述柵電極層的圖案在陣列基板上的投影區(qū)域，覆蓋于有源層中第一低摻雜區(qū)、第一非摻雜區(qū)、第二低摻雜區(qū)、第二非摻雜區(qū)、第三低摻雜區(qū)在陣列基板上的投影區(qū)域； 向硅島中第一重?fù)诫s區(qū)和第二重?fù)诫s區(qū)所在位置處進(jìn)行離子注入，形成有源層中的第一重?fù)诫s區(qū)和第二重?fù)诫s區(qū)。
12.如權(quán)利要求9所述的方法，其特征在于，所述在基板之上依次形成有源層、柵絕緣層以及柵電極層的圖案的過(guò)程還包括: 沉積非晶硅薄膜，在非晶硅薄膜晶化后，通過(guò)構(gòu)圖工藝，形成有源層的硅島； 在所述硅島上涂覆光刻膠，通過(guò)構(gòu)圖工藝，刻蝕掉硅島中第一重?fù)诫s區(qū)和第二重?fù)诫s區(qū)所在位置處上方的光刻膠； 對(duì)所述硅島中第一重?fù)诫s區(qū)和第二重?fù)诫s區(qū)所在位置處進(jìn)行離子注入，形成有源層中的第一重?fù)诫s區(qū)和第二重?fù)诫s區(qū)； 在硅島之上依次沉積柵絕緣層薄膜和柵極層薄膜，通過(guò)構(gòu)圖工藝，形成柵絕緣層圖案和柵電極層圖案，所述柵電極層圖案包括第一柵電極圖案和第二柵電極圖案，所述第一柵電極圖案在陣列基板上的投影區(qū)域，覆蓋有源層中第一非摻雜區(qū)在陣列基板上的投影區(qū)域，所述第二柵電極圖案在陣列基板上的投影區(qū)域，覆蓋有源層中第二非摻雜區(qū)在陣列基板上的投影區(qū)域； 透過(guò)柵絕緣層圖案，向硅島中第一低摻雜區(qū)、第二低摻雜區(qū)、第三低摻雜區(qū)所在位置處進(jìn)行離子注入，形成有源層中的第一低摻雜區(qū)、第二低摻雜區(qū)、第三低摻雜區(qū)。
13.如權(quán)利要求11或12所述的方法，其特征在于，在所述硅島上涂覆光刻膠之前，所述在基板之上依次形成有源層、柵絕緣層以及柵電極層的圖案的過(guò)程還包括: 對(duì)硅島進(jìn)行離子注入，以實(shí)現(xiàn)薄膜晶體管閾值電壓摻雜處理。
14.如權(quán)利要求9所述的方法，其特征在于，在所述在基板之上依次形成有源層、柵絕緣層以及柵電極層的圖案之前，所述方法還包括: 在基板之上形成第一絕緣層圖案，所述有源層圖案設(shè)置于所述第一絕緣層之上。
15.如權(quán)利要求9所述的方法，其特征在于，還包括: 在柵絕緣層以及柵電極層之上形成第二絕緣層的圖案； 在第二絕緣層和柵絕緣層中形成第一過(guò)孔和第二過(guò)孔，所述第一過(guò)孔位于第一重?fù)诫s區(qū)之上，所述第二過(guò)孔位于第二重?fù)诫s區(qū)之上； 在第二絕緣層之上形成源漏電極層，所述源漏電極層中包括源電極線和漏電極線，其中，所述源電極線通過(guò)所述第一過(guò)孔與第一重?fù)诫s區(qū)電連接，所述漏電極線通過(guò)所述第二過(guò)孔與第二重?fù)诫s區(qū)電連接； 在源漏電極層之上形成鈍化層圖案，所述鈍化層圖案中包括第三過(guò)孔； 在鈍化層之上形成像素電極層圖案，所述像素電極層圖案通過(guò)所述第三過(guò)孔與漏電極線電連接。
16.如權(quán)利要求15所述的方法，其特征在于，還包括: 在鈍化層和像素電極層圖案之上形成保護(hù)層圖案； 在保護(hù)層圖案之上形成公共電極層圖案。
17.如權(quán)利要求9至16任一項(xiàng)所述的方法，其特征在于，所述第一低摻雜區(qū)、第二低摻雜區(qū)和第三低摻雜區(qū)的長(zhǎng)度為I至3微米，低摻雜區(qū)離子注入濃度為5至301ns/厘米2。
18.—種顯示裝置，其特征在于，包括如權(quán)利要求1-8任一項(xiàng)所述的陣列基板。
【文檔編號(hào)】H01L21/77GK104282696SQ201410566635
【公開(kāi)日】2015年1月14日 申請(qǐng)日期:2014年10月22日 優(yōu)先權(quán)日:2014年10月22日
【發(fā)明者】謝振宇 申請(qǐng)人:京東方科技集團(tuán)股份有限公司, 北京京東方光電科技有限公司