一種cmos圖像傳感器全局像元存儲電容的制作方法
【專利摘要】本發(fā)明公開了一種CMOS圖像傳感器全局像元存儲電容的制作方法，通過在存儲電容的上極板側(cè)壁形成不透光的金屬硅化物層替代原有的邊墻結(jié)構(gòu)，并通過絕緣阻擋層形成MOS電容上、下極板金屬硅化物之間的絕緣間隙，使入射到存儲電容上的光線被金屬硅化物層反射，避免了入射光從上極板的側(cè)壁進入MOS電容電荷信號存儲區(qū)，從而可以減小存儲節(jié)點的光源寄生響應，保證全局曝光像素單元存儲電容中信號的準確性，防止存儲信號的失真，并可有效防止上、下極板之間的短路發(fā)生。
【專利說明】一種CMOS圖像傳感器全局像元存儲電容的制作方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路制造工藝【技術(shù)領(lǐng)域】，更具體地，涉及一種CMOS圖像傳感器全局像元防漏光存儲電容的制作方法和結(jié)構(gòu)。

【背景技術(shù)】
[0002]圖像傳感器是指將光信號轉(zhuǎn)換為電信號的裝置，通常大規(guī)模商用的圖像傳感器芯片包括電荷耦合器件(CCD)和互補金屬氧化物半導體(CMOS)圖像傳感器芯片兩大類。
[0003]CMOS圖像傳感器和傳統(tǒng)的CXD傳感器相比，具有低功耗、低成本以及與CMOS工藝相兼容等特點，因此得到越來越廣泛的應用。現(xiàn)在，CMOS圖像傳感器不僅已應用于消費電子領(lǐng)域，例如微型數(shù)碼相機(DSC)、手機攝像頭、攝像機和數(shù)碼單反(DSLR)中，而且，在汽車電子、監(jiān)控、生物技術(shù)及醫(yī)學等領(lǐng)域也得到了廣泛的應用。
[0004]CMOS圖像傳感器的像素單元是圖像傳感器實現(xiàn)感光的核心器件，最常用的像素單元為包含一個光電二極管和四個晶體管的有源像素結(jié)構(gòu)。在這些器件中，光電二極管是感光單元，實現(xiàn)對光線的收集和光電轉(zhuǎn)換；其它的MOS晶體管是控制單元，主要實現(xiàn)對光電二極管的選中、復位、信號放大和讀出的控制。一個像素單元中MOS晶體管的多少，決定了非感光區(qū)域所占的面積大小。包含四個晶體管的像素結(jié)構(gòu)通常稱為4T像素單元。
[0005]在數(shù)碼相機中通常有兩種快門控制方式:即機械快門和電子快門。機械快門通過安裝在CMOS圖像傳感器前面的機械件的開合來控制曝光時間；電子快門通過像素單元的時序控制來改變積分時間，從而達到控制曝光時間的目的。由于機械快門需要機械件，會占用數(shù)碼相機的面積，因此不適用于便攜式的數(shù)碼相機。對于視頻監(jiān)控應用而言，由于通常是進行視頻采集，因此，一般采用電子快門控制曝光時間。電子快門又分為兩種:即卷簾式和全局曝光式。卷簾式電子快門的每行之間的曝光時間是不一致的，在拍攝高速物體時容易造成拖影現(xiàn)象；而全局曝光式電子快門的每一行在同一時間曝光，然后同時將電荷信號存儲在像素單元的存儲節(jié)點，最后將存儲節(jié)點的信號逐行輸出。全局曝光式電子快門由于所有行在同一時間進行曝光，所以不會造成拖影現(xiàn)象。
[0006]隨著CMOS圖像傳感器在工業(yè)、車載、道路監(jiān)控和高速相機中越來越廣泛的應用，對于可以捕捉高速運動物體圖像的圖像傳感器的需求進一步提高。為了監(jiān)控高速物體，CMOS圖像傳感器需要使用全局曝光的像素單元(簡稱全局像元)，而全局曝光像素單元中用于存儲電荷信號的存儲節(jié)點對于光源的寄生響應是一個非常重要的指標。在實際應用中，根據(jù)每個像素單元使用晶體管的數(shù)目，全局曝光像素單元有4T、5T、6T、8T和12T等。雖然各種像素單元中的晶體管數(shù)目不同，但它們對其中的存儲電容的防漏光要求是相同的。
[0007]請參閱圖1，圖1是現(xiàn)有的一種8T全局曝光像素單元的電路結(jié)構(gòu)。如圖1所示，以8T全局曝光像素單元為例，電荷存儲節(jié)點就是其中的MOS電容Cl和C2。存儲節(jié)點的光源寄生響應是指存儲節(jié)點電容對入射光的寄生響應。對于像素單元而言，入射到像素單元表面的光線由于折射和散射的原因而不能全部聚焦到光電二極管表面，有部分光線可能入射到存儲節(jié)點Cl和C2上，Cl和C2在入射光的照射下也可以像光電二極管一樣產(chǎn)生光電響應。由于入射光的照射而在Cl和C2上產(chǎn)生的電荷,會影響原來存儲在上面的由光電二極管產(chǎn)生的電壓信號，因而造成了信號的失真。
[0008]CMOS工藝中的MOS存儲電容包括MOS常規(guī)電容和MOS變?nèi)蓦娙?，MOS電容按照摻雜類型又可以分為N型和P型兩種結(jié)構(gòu)。請進一步參閱圖2，圖2是現(xiàn)有的一種常規(guī)N型MOS變?nèi)蓦娙萁Y(jié)構(gòu)。以N型MOS變?nèi)蓦娙轂槔?，其截面結(jié)構(gòu)如圖2所示，MOS電容是一個在P型襯底I上形成的兩端器件。電容的上極板5為N型多晶，金屬硅化物4-2作為上極板5的引出；下極板2為N阱，N阱2上方為N+源漏區(qū)3，金屬硅化物4-1作為下極板2的引出；CMOS工藝中的柵氧化層6作為電容極板之間的介質(zhì)層。在CMOS工藝中，為了減小器件的橫向電場，需要使用輕摻雜的源漏區(qū)。因此，需要使用邊墻?將N+注入和NLDD注入分開，邊墻的引入也同時可以防止N+多晶和N+源漏區(qū)上面的金屬硅化物之間的短接。但是，由于邊墻使用的介質(zhì)層通常是氧化硅或氮化硅，而氧化硅和氮化硅對于入射光線來說是全透明的，故入射光線可以穿透邊墻7進入電容的多晶上極板5和N阱下極板2區(qū)域(如圖中箭頭所指)，造成MOS電容中存儲的電荷信號的失真，最終造成CMOS圖像傳感器輸出信號的失真。
[0009]因此，如何有效防止入射光進入MOS電容電荷信號存儲區(qū)，以避免存儲信號的失真，已成為業(yè)界一個重要課題。


【發(fā)明內(nèi)容】

[0010]本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的上述缺陷，提供一種CMOS圖像傳感器全局像元存儲電容的制作方法，通過在存儲電容的上極板側(cè)壁形成不透光的金屬硅化物層替代原有的邊墻結(jié)構(gòu)，使入射到存儲電容上的光線被金屬硅化物層反射，避免了入射光從上極板的側(cè)壁進入MOS電容電荷信號存儲區(qū)，從而可以減小存儲節(jié)點的光源寄生響應，防止存儲信號的失真。
[0011]為實現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下:
[0012]一種CMOS圖像傳感器全局像元存儲電容的制作方法，包括:
[0013]步驟一:提供一襯底，在所述襯底上形成存儲電容的下極板、上極板和MOS管的阱區(qū)、柵極；
[0014]步驟二:淀積絕緣阻擋層，然后，去除所述上極板的上表面及側(cè)壁覆蓋的所述絕緣阻擋層，保留所述上極板側(cè)壁底部及以外區(qū)域的所述絕緣阻擋層；
[0015]步驟三:在所述上極板的上表面及側(cè)壁淀積第一金屬硅化物層，然后，去除所述上極板的側(cè)壁底部位于所述第一金屬硅化物下方以外區(qū)域的所述絕緣阻擋層；
[0016]步驟四:對所述存儲電容和所述MOS管進行邊墻刻蝕和源漏注入，然后，去除所述存儲電容的邊墻；
[0017]步驟五:在所述存儲電容的所述絕緣阻擋層外側(cè)的下極板上方、所述MOS管的源漏區(qū)和柵極上方淀積第二金屬硅化物層，并使所述第一金屬硅化物在所述上極板側(cè)壁底部通過所述絕緣阻擋層與所述存儲電容的所述第二金屬硅化物層之間具有絕緣間隙。
[0018]優(yōu)選地，所述襯底為P型或N型襯底。
[0019]優(yōu)選地，步驟二中，采用光刻工藝，進行光刻膠的涂布、曝光和顯影，以去除所述上極板的上表面及側(cè)壁覆蓋的光刻膠，然后，采用干法或濕法刻蝕去除所述上極板的上表面及側(cè)壁覆蓋的所述絕緣阻擋層，保留所述上極板側(cè)壁底部及以外區(qū)域的所述絕緣阻擋層。
[0020]優(yōu)選地，步驟三中，采用干法或濕法刻蝕去除所述上極板的側(cè)壁以外覆蓋的所述絕緣阻擋層，保留所述上極板側(cè)壁底部的所述絕緣阻擋層。
[0021]優(yōu)選地，步驟四中，采用光刻工藝，進行光刻膠的涂布、曝光和顯影，以去除所述存儲電容區(qū)域覆蓋的光刻膠，然后，采用干法或濕法刻蝕去除所述存儲電容的邊墻。
[0022]優(yōu)選地，所述絕緣阻擋層為單層或多層。
[0023]優(yōu)選地，所述絕緣阻擋層為采用二氧化硅、氮化硅或氮氧化硅其中的一種或多種形成的單層或多層阻擋層。
[0024]優(yōu)選地，所述絕緣阻擋層的厚度為10?1000埃。
[0025]優(yōu)選地，所述第二金屬硅化物層的厚度小于所述絕緣阻擋層的厚度。
[0026]優(yōu)選地，所述第一金屬硅化物層和/或所述第二金屬硅化物層為采用鈦、鈷或鎳形成的金屬娃化物層。
[0027]從上述技術(shù)方案可以看出，本發(fā)明通過在存儲電容的上極板側(cè)壁形成不透光的金屬硅化物層替代原有的邊墻結(jié)構(gòu)，并通過絕緣阻擋層形成MOS電容上、下極板金屬硅化物之間的絕緣間隙，使入射到存儲電容上的光線被金屬硅化物層反射，避免了入射光從上極板的側(cè)壁進入MOS電容電荷信號存儲區(qū)，從而可以減小存儲節(jié)點的光源寄生響應，保證全局曝光像素單元存儲電容中信號的準確性，防止存儲信號的失真，并可有效防止上、下極板之間的短路發(fā)生。因此，本發(fā)明可以很好地與現(xiàn)有的CMOS工藝相兼容，并使圖像傳感器得到高質(zhì)量的圖像。

【專利附圖】

【附圖說明】
[0028]圖1是現(xiàn)有的一種8T全局曝光像素單元的電路結(jié)構(gòu)；
[0029]圖2是現(xiàn)有的一種常規(guī)N型MOS變?nèi)蓦娙萁Y(jié)構(gòu)；
[0030]圖3是本發(fā)明一種CMOS圖像傳感器全局像元存儲電容的制作方法的流程圖；
[0031]圖4?圖14是本發(fā)明一實施例中應用圖3的制作方法制作一種CMOS圖像傳感器全局像元存儲電容的器件結(jié)構(gòu)示意圖。

【具體實施方式】
[0032]下面結(jié)合附圖，對本發(fā)明的【具體實施方式】作進一步的詳細說明。
[0033]需要說明的是，在下述的【具體實施方式】中，在詳述本發(fā)明的實施方式時，為了清楚地表示本發(fā)明的結(jié)構(gòu)以便于說明，特對附圖中的結(jié)構(gòu)不依照一般比例繪圖，并進行了局部放大、變形及簡化處理，因此，應避免以此作為對本發(fā)明的限定來加以理解。
[0034]在本實施例中，請參閱圖3，圖3是本發(fā)明一種CMOS圖像傳感器全局像元存儲電容的制作方法的流程圖。同時，請對照參閱圖4?圖14，圖4?圖14是本發(fā)明一實施例中應用圖3的制作方法制作一種CMOS圖像傳感器全局像元存儲電容的器件結(jié)構(gòu)示意圖。圖4?圖14中示意的器件結(jié)構(gòu)，分別與圖3中的各制作步驟相對應，以便于對本發(fā)明方法的理解。
[0035]如圖3所示，本發(fā)明提供了一種CMOS圖像傳感器全局像元存儲電容的制作方法，包括:
[0036]如框SOl所示，步驟一:提供一襯底，在所述襯底上形成存儲電容的下極板、上極板和MOS管的阱區(qū)、柵極。
[0037]請參考圖4，CMOS工藝中的MOS存儲電容包括MOS常規(guī)電容和MOS變?nèi)蓦娙荩琈OS電容按照摻雜類型又可以分為N型或P型兩種結(jié)構(gòu)，其對應采用P型或N型襯底(即硅片)。以在常規(guī)的CMOS工藝中形成本發(fā)明的N型MOS變?nèi)蓦娙莸倪^程為例，首先，在P型襯底I硅片上使用常規(guī)CMOS工藝形成N阱2、柵氧6和N型多晶5，使所述襯底I上具有存儲電容區(qū)20和MOS管區(qū)30。N阱2為N型變?nèi)軲OS電容的下極板和常規(guī)MOS管的阱區(qū)；柵氧6作為N型變?nèi)軲OS電容的介質(zhì)層和常規(guī)MOS管的柵氧層；N型多晶5作為N型變?nèi)軲OS電容的上極板和常規(guī)MOS管的柵極。
[0038]如框S02所示，步驟二:淀積絕緣阻擋層，然后，去除所述上極板的上表面及側(cè)壁覆蓋的所述絕緣阻擋層，保留所述上極板側(cè)壁底部及以外區(qū)域的所述絕緣阻擋層。
[0039]請參考圖5，在硅片表面全片淀積絕緣阻擋層8，將存儲電容區(qū)和MOS管區(qū)全部覆蓋。絕緣阻擋層8可以是單層結(jié)構(gòu)或多層結(jié)構(gòu)，可以使用二氧化硅、氮化硅或氮氧化硅等絕緣材料中的一種或多種來形成，其總厚度在10埃到1000埃之間。例如，可在硅片表面全片淀積一層厚度為10?；?000埃的二氧化硅或氮化硅或氮氧化硅作為絕緣阻擋層；亦可依次淀積10埃的二氧化硅、50埃的氮化硅，形成總厚度為60埃的二層結(jié)構(gòu)的絕緣阻擋層；還可交替淀積100埃的二氧化硅、200埃的氮化硅、300埃的氮氧化硅，形成總厚度為600埃的三層結(jié)構(gòu)的絕緣阻擋層。
[0040]使用絕緣阻擋層的目的是為了后續(xù)在器件的指定區(qū)域形成金屬硅化物，即作為金屬硅化物的阻擋層。
[0041]請參考圖6，接著，采用光刻工藝，在整片硅片上進行光刻膠9的涂布、曝光和顯影，將后續(xù)需要形成金屬硅化物的N型變?nèi)軲OS電容的上極板5的上表面及側(cè)壁覆蓋的光刻月父去除。
[0042]請參考圖7，然后，采用干法或濕法刻蝕，將上極板5的上表面及側(cè)壁覆蓋的絕緣阻擋層8去除。此過程需要控制刻蝕量和刻蝕速率，防止上極板側(cè)壁底部的絕緣阻擋層8-1被刻蝕掉，該處保留的絕緣阻擋層8-1將被用作金屬硅化物的阻擋層，起到絕緣間隙的作用。由于有光刻膠9的保護，上極板5側(cè)壁底部以外區(qū)域(包括常規(guī)MOS管區(qū))的絕緣阻擋層8也得以保留。隨后，通過移除光刻膠9，形成如圖8所示的帶有絕緣阻擋層8-1、8的N型MOS變?nèi)蓦娙莺统Ｒ?guī)MOS結(jié)構(gòu)。
[0043]如框S03所示，步驟三:在所述上極板的上表面及側(cè)壁淀積第一金屬硅化物層，然后，去除所述上極板的側(cè)壁底部位于所述第一金屬硅化物下方以外區(qū)域的所述絕緣阻擋層。
[0044]請參考圖9，進行金屬硅化物的淀積和反應，在上極板5的上表面及側(cè)壁淀積形成第一金屬娃化物層10。第一金屬娃化物層10作為上極板5的引出和入射光的屏蔽層,從而形成完整的MOS電容的多晶上極板結(jié)構(gòu)。第一金屬硅化物層10可以使用CMOS工藝中常規(guī)的硅化物金屬材料來形成，包括鈦、鈷或鎳等，因此，本發(fā)明不需要在CMOS工藝中增加額外的金屬材料。
[0045]請參考圖10，接著，采用干法或濕法刻蝕將上極板5的側(cè)壁以外覆蓋的所述絕緣阻擋層去除(包括常規(guī)MOS管區(qū))，但保留上極板5側(cè)壁底部位于第一金屬硅化物層10下方的絕緣阻擋層8-1，以形成MOS電容上、下極板5、2之間的絕緣間隙，防止極板之間的短路。
[0046]如框S04所示，步驟四:對所述存儲電容和所述MOS管進行邊墻刻蝕和源漏注入，然后，去除所述存儲電容的邊墻。
[0047]請參考圖11，采用常規(guī)CMOS工藝，對MOS電容區(qū)域和MOS管區(qū)進行邊墻7刻蝕和源漏3注入。在CMOS工藝中，為了減小器件的橫向電場，需要使用輕摻雜的源漏區(qū)，因此，需要使用邊墻將N+注入和NLDD注入分開。
[0048]請參考圖12，接著，采用光刻工藝，進行光刻膠11的涂布、曝光和顯影，將MOS電容區(qū)域覆蓋的光刻膠去除，而常規(guī)MOS管區(qū)域仍有光刻膠11掩蔽。
[0049]請參考圖13，然后，采用干法或濕法刻蝕去除MOS電容區(qū)域的邊墻。由于邊墻使用的介質(zhì)層通常是氧化硅或氮化硅，而氧化硅和氮化硅對于入射光線來說是全透明的，故在現(xiàn)有技術(shù)中，入射光線可以穿透邊墻進入電容的多晶上極板和N阱下極板區(qū)域，造成MOS電容中存儲的電荷信號的失真。由于本發(fā)明在上極板5的側(cè)壁米用不透光的第一金屬娃化物10替代了邊墻，因此，在使用邊墻達到將N+注入和NLDD注入分開的目的后，即可予以去除。
[0050]如框S05所示，步驟五:在所述存儲電容的所述絕緣阻擋層外側(cè)的下極板上方、所述MOS管的源漏區(qū)和柵極上方淀積第二金屬硅化物層，并使所述第一金屬硅化物在所述上極板側(cè)壁底部通過所述絕緣阻擋層與所述存儲電容的所述第二金屬硅化物層之間具有絕緣間隙。
[0051]請參考圖14，最后，采用常規(guī)CMOS的金屬硅化物工藝，在N型MOS電容的絕緣阻擋層外側(cè)的下極板2上方(即N+源漏區(qū)3上方)、M0S管的N+源漏區(qū)3和柵極5上方淀積形成第二金屬硅化物層4-1。在N型MOS電容區(qū)域的第二金屬硅化物4-1，作為下極板2的引出和入射光屏蔽層。在常規(guī)MOS管的多晶5和N+源漏區(qū)3上形成的第二金屬硅化物4-1，分別作為柵極5和源漏區(qū)3的引出。第二金屬硅化物層4-1使用CMOS工藝中常規(guī)的硅化物金屬材料來形成，包括鈦、鈷或鎳等。并且，第二金屬硅化物層4-1與第一金屬硅化物層10可使用相同或不相同的硅化物金屬材料來形成。
[0052]為了使第一金屬硅化物10在N型MOS電容的上極板5側(cè)壁底部通過絕緣阻擋層8-1與第二金屬硅化物層4-1之間具有絕緣間隙，在淀積第二金屬硅化物時，須使第二金屬硅化物層4-1的厚度小于絕緣阻擋層8-1的厚度，以便使第一金屬硅化物10與第二金屬硅化物4-1之間不會發(fā)生接觸(從圖示可以看出，第一金屬硅化物10與第二金屬硅化物4-1之間是相分離的)。由于在N型MOS電容的第一金屬硅化物10和第二金屬硅化物4-1之間有作為絕緣間隙的絕緣阻擋層8-1的阻擋，避免了 MOS電容上極板N型多晶5和下極板N阱2之間的短路發(fā)生。
[0053]現(xiàn)有技術(shù)在CMOS工藝中制作MOS電容時，為了減小器件的橫向電場，需要使用輕摻雜的源漏區(qū)，因此需要使用邊墻將N+注入和NLDD注入分開。邊墻的引入也同時可以防止N+多晶和N+源漏區(qū)上面的金屬硅化物的短接。但是，邊墻使用的介質(zhì)層通常是氧化硅或氮化硅，氧化硅和氮化硅對入射光線來說是全透明的，因此入射光線可以穿透邊墻進入電容的多晶上極板和N阱下極板區(qū)域，造成MOS電容中存儲的電荷信號的失真，最終造成CMOS圖像傳感器輸出信號的失真。
[0054]為了解決現(xiàn)有技術(shù)存在的上述問題，本發(fā)明通過在存儲電容的上極板側(cè)壁形成不透光的第一金屬硅化物層替代原有的邊墻結(jié)構(gòu)，并通過絕緣阻擋層形成MOS電容上、下極板的第一、第二金屬硅化物之間的絕緣間隙，由于金屬硅化物不透光的特性，使入射到存儲電容上的光線被金屬硅化物層全部反射，避免了入射光從多晶上極板的側(cè)壁進入MOS電容電荷信號存儲區(qū)，從而可以減小存儲節(jié)點的光源寄生響應，保證全局曝光像素單元存儲電容中信號的準確性，防止存儲信號的失真。同時，第一、第二金屬硅化物之間具有的絕緣間隙，可有效防止上、下極板之間的短路發(fā)生。本發(fā)明可應用于4T、5T、6T、8T和12Τ等各種需要MOS存儲電容的全局像元結(jié)構(gòu)中，并可以很好地與現(xiàn)有的CMOS工藝相兼容，使圖像傳感器得到高質(zhì)量的圖像。
[0055]以上所述的僅為本發(fā)明的優(yōu)選實施例，所述實施例并非用以限制本發(fā)明的專利保護范圍，因此凡是運用本發(fā)明的說明書及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應包含在本發(fā)明的保護范圍內(nèi)。
【權(quán)利要求】
1.一種CMOS圖像傳感器全局像元存儲電容的制作方法，其特征在于，包括: 步驟一:提供一襯底，在所述襯底上形成存儲電容的下極板、上極板和MOS管的阱區(qū)、柵極； 步驟二:淀積絕緣阻擋層，然后，去除所述上極板的上表面及側(cè)壁覆蓋的所述絕緣阻擋層，保留所述上極板側(cè)壁底部及以外區(qū)域的所述絕緣阻擋層； 步驟三:在所述上極板的上表面及側(cè)壁淀積第一金屬硅化物層，然后，去除所述上極板的側(cè)壁底部位于所述第一金屬硅化物下方以外區(qū)域的所述絕緣阻擋層； 步驟四:對所述存儲電容和所述MOS管進行邊墻刻蝕和源漏注入，然后，去除所述存儲電容的邊墻； 步驟五:在所述存儲電容的所述絕緣阻擋層外側(cè)的下極板上方、所述MOS管的源漏區(qū)和柵極上方淀積第二金屬硅化物層，并使所述第一金屬硅化物在所述上極板側(cè)壁底部通過所述絕緣阻擋層與所述存儲電容的所述第二金屬硅化物層之間具有絕緣間隙。
2.根據(jù)權(quán)利要求1所述的存儲電容的制作方法，其特征在于，所述襯底為P型或N型襯
。
3.根據(jù)權(quán)利要求1所述的存儲電容的制作方法，其特征在于，步驟二中，采用光刻工藝，進行光刻膠的涂布、曝光和顯影，以去除所述上極板的上表面及側(cè)壁覆蓋的光刻膠，然后，采用干法或濕法刻蝕去除所述上極板的上表面及側(cè)壁覆蓋的所述絕緣阻擋層，保留所述上極板側(cè)壁底部及以外區(qū)域的所述絕緣阻擋層。
4.根據(jù)權(quán)利要求1所述的存儲電容的制作方法，其特征在于，步驟三中，采用干法或濕法刻蝕去除所述上極板的側(cè)壁以外覆蓋的所述絕緣阻擋層，保留所述上極板側(cè)壁底部的所述絕緣阻擋層。
5.根據(jù)權(quán)利要求1所述的存儲電容的制作方法，其特征在于，步驟四中，采用光刻工藝，進行光刻膠的涂布、曝光和顯影，以去除所述存儲電容區(qū)域覆蓋的光刻膠，然后，采用干法或濕法刻蝕去除所述存儲電容的邊墻。
6.根據(jù)權(quán)利要求1所述的存儲電容的制作方法，其特征在于，所述絕緣阻擋層為單層或多層。
7.根據(jù)權(quán)利要求6所述的存儲電容的制作方法，其特征在于，所述絕緣阻擋層為采用二氧化硅、氮化硅或氮氧化硅其中的一種或多種形成的單層或多層阻擋層。
8.根據(jù)權(quán)利要求1、6或7所述的存儲電容的制作方法，其特征在于，所述絕緣阻擋層的厚度為10?1000埃。
9.根據(jù)權(quán)利要求1所述的存儲電容的制作方法，其特征在于，所述第二金屬硅化物層的厚度小于所述絕緣阻擋層的厚度。
10.根據(jù)權(quán)利要求1所述的存儲電容的制作方法，其特征在于，所述第一金屬硅化物層和/或所述第二金屬硅化物層為采用鈦、鈷或鎳形成的金屬硅化物層。
【文檔編號】H01L21/02GK104282628SQ201410593540
【公開日】2015年1月14日 申請日期:2014年10月29日 優(yōu)先權(quán)日:2014年10月29日
【發(fā)明者】顧學強, 趙宇航, 周偉 申請人:上海集成電路研發(fā)中心有限公司, 成都微光集電科技有限公司