国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種鍺基cmos的制備方法

      文檔序號(hào):7061885閱讀:209來源:國(guó)知局
      一種鍺基cmos的制備方法
      【專利摘要】本發(fā)明公開了一種鍺基CMOS的制備方法,屬于半導(dǎo)體器件領(lǐng)域。該方法利用離子注入的方法精確控制阱的深度與摻雜濃度,并在注入后通過犧牲氧化的方法改善由于離子注入、淀積掩蔽層與場(chǎng)區(qū)氧化物帶來的鍺基襯底表面的粗糙度的退化。本發(fā)明工藝簡(jiǎn)單,與傳統(tǒng)硅基CMOS工藝兼容,易于實(shí)現(xiàn)。
      【專利說明】一種鍺基CMOS的制備方法

      【技術(shù)領(lǐng)域】
      [0001]本發(fā)明屬于半導(dǎo)體器件領(lǐng)域,具體涉及一種鍺基CMOS的制備流程。

      【背景技術(shù)】
      [0002]隨著硅基金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)幾何尺寸縮小到納米尺度,傳統(tǒng)通過縮小器件尺寸提升性能和集成度的方法正面臨物理和技術(shù)的雙重極限考驗(yàn)。為了進(jìn)一步提高器件性能,有效方法之一是弓I入高遷移率溝道材料。由于同時(shí)具有較高的電子和空穴遷移率(室溫(300K)下,鍺溝道的電子遷移率是硅的2.4倍,空穴遷移率是硅的4倍),鍺材料以及鍺基器件成為一種選擇。
      [0003]但是目前鍺基CMOS制備工藝還不成熟,主要存在以下問題:阱制備困難、溝道與柵介質(zhì)間的界面質(zhì)量差、隔離結(jié)構(gòu)制備困難等。對(duì)于鍺的N阱和P阱的制備,常用的P型和N型雜質(zhì)分別為硼(B)和磷(P)。對(duì)于B,在鍺中的擴(kuò)散系數(shù)小,無法利用退火的方法使B驅(qū)入的鍺中;對(duì)于P,在鍺中擴(kuò)散系數(shù)大,長(zhǎng)時(shí)間的退火會(huì)擴(kuò)散到鍺中的深處,不利于雜質(zhì)濃度與擴(kuò)散深度的控制,不利于制備淺結(jié)。所以對(duì)于鍺基阱的制備,需要利用離子注入的方法,由于阱中雜質(zhì)在襯底中的分布較深,需要提高注入時(shí)離子的能量。又由于鍺的熔點(diǎn)低(?938°C ),注入后無法進(jìn)行高溫長(zhǎng)時(shí)間退火實(shí)現(xiàn)雜質(zhì)驅(qū)入的工藝。另外,高能離子注入可能會(huì)帶來鍺表面的損傷,導(dǎo)致鍺襯底表面粗糙度的退化。對(duì)于鍺溝道與柵介質(zhì)界面質(zhì)量差的問題:通常采用高K材料作為柵介質(zhì),但是將高K材料直接淀積在鍺襯底上,鍺襯底會(huì)在高K淀積過程中及后續(xù)的熱工藝中被氧化,形成熱穩(wěn)定性差的GeOx (x〈2),導(dǎo)致器件性能退化,故需要對(duì)襯底表面鈍化處理,抑制淀積柵介質(zhì)及其后的熱過程中的性能退化。另外,對(duì)于鍺基CMOS的制備,需要形成隔離區(qū),但是由于GeO2的水溶性,及熱不穩(wěn)定性,無法利用GeO2作為隔離材料,需要淀積其它材料做為隔離介質(zhì)。


      【發(fā)明內(nèi)容】

      [0004]本發(fā)明提出了一種適用于鍺基CMOS的制備流程,可以控制阱的深度與阱的摻雜濃度,減小因注入帶來的表面粗糙度退化,并實(shí)現(xiàn)鍺基CMOS的隔離結(jié)構(gòu)。
      [0005]本發(fā)明的具體技術(shù)方案如下:
      [0006]一種鍺基CMOS的制備方法,包括如下步驟:
      [0007]I)錯(cuò)基襯底上講的制備,即N講和P講:
      [0008]1-1)對(duì)鍺基襯底進(jìn)行清洗,在鍺基襯底上淀積注入掩蔽層;
      [0009]1-2)注入所需的雜質(zhì)并激活;
      [0010]1-3)去除注入掩蔽層;
      [0011]2)隔離結(jié)構(gòu)形成:
      [0012]2-1)場(chǎng)區(qū)隔離槽形成;
      [0013]2-2)場(chǎng)區(qū)氧化物淀積;
      [0014]3) MOS結(jié)構(gòu)形成:
      [0015]3-1)有源區(qū)開孔,用犧牲氧化的方法改善襯底表面粗糙度;
      [0016]3-2)淀積柵介質(zhì);
      [0017]3-3)淀積柵電極;
      [0018]4)源、漏及接觸形成:
      [0019]4-1)形成側(cè)墻結(jié)構(gòu);
      [0020]4-2)源、漏注入及激活;
      [0021]4-3)隔離層淀積、開孔、淀積接觸金屬。
      [0022]步驟1-1)中,鍺基襯底可以是體Ge襯底、娃上外延鍺(Germanium-on-silicon)襯底或GeOI (Germanium on Insulator)襯底等。所述鍺基襯底不摻雜或者輕摻雜,摻雜濃度〈IX 15cm—3 ;在淀積注入掩蔽層前,對(duì)鍺基襯底表面進(jìn)行清洗,以去除表面沾污和自然氧化層。注入掩蔽層材料有Si02、Al203或Y2O3等,其厚度為5?20nm。掩蔽層材料淀積方法有 ALD、PVD、MBE、PLD、MOCVD、PECVD 或 ICPCVD 等。
      [0023]步驟1-2)中,對(duì)于制備P阱,需要注入硼離子;對(duì)于制備N阱,需要注入磷離子;注入劑量與能量根據(jù)需要的阱的深度與濃度而定。對(duì)于硼,注入劑量為5 X 1ltl?I X 1014cm_2,注入能量為30keV?120keV ;對(duì)于磷,注入劑量為5X1O10?lX1014cnT2,注入能量為50keV?180keV。注入所需的雜質(zhì)時(shí),采用兩次注入的方法:一次高能量注入,使雜質(zhì)注入到襯底中的較深區(qū)域;一次低能量注入,使雜質(zhì)注入到接近襯底表面的區(qū)域。一般采用具有一定傾斜角度的注入,一般是7°注入。對(duì)于阱中雜質(zhì)的激活,在N2氣氛進(jìn)行500°C 60s的退火。
      [0024]步驟1-3)中,用稀釋的HF去掉注入的掩蔽層,HF = H2O = 1:30。
      [0025]步驟2-1)中,場(chǎng)區(qū)隔離槽形成包括光刻定義隔離槽圖形,刻蝕形成300?500nm深的槽。
      [0026]步驟2-2)中,淀積400?500nm的場(chǎng)區(qū)氧化物,比如S12, Al2O3, Y2O3等,淀積的方法有PVD、PLD、PECVD或ICPCVD等,但不局限于上述淀積方法。
      [0027]步驟3-1)中,光刻定義有源區(qū),去除有源區(qū)上方的場(chǎng)區(qū)氧化物。用犧牲氧化的方法改善襯底表面粗糙度,具體方法如下:先將襯底浸泡在濃度為30%的H2O2中30s,用去離子水沖lmin,再將襯底浸泡在濃度為36%的HCl中l(wèi)min,用去離子水沖Imin ;如此重復(fù)3?4個(gè)周期。
      [0028]步驟3-2)中,淀積的柵介質(zhì)材料有:Al203、Y203、Hf02、Zr02、Ge02、La2O3等,但不局限于上述介質(zhì)材料。淀積的方法有ALD、PVD、MBE、PLD、MOCVD, PECVD或ICPCVD等,但不局限于上述淀積方法。淀積柵介質(zhì)前,可對(duì)襯底表面進(jìn)行鈍化處理,鈍化處理方法有:氮等離子體處理,淀積GeO2, Y2O3, Si鈍化層,但不局限于上述鈍化方法。淀積柵介質(zhì)后可以進(jìn)行退火處理,退火可以在N2、O2等氣氛中進(jìn)行,但不局限于上述退火氣氛;
      [0029]步驟3-3)中,柵電極可以采用多晶硅柵、金屬柵或者FUSI柵等。淀積的方法有ALD、PVD、PLD、MOCVD, PECVD或LPCVD等,但不局限于上述淀積方法。
      [0030]步驟4-1)在柵極兩側(cè)形成側(cè)墻。側(cè)墻可以通過淀積S12或SiNx并且刻蝕形成側(cè)墻,也可以采用先S12再SiNx的雙側(cè)墻。
      [0031]步驟4-2)源、漏注入的劑量,對(duì)于PM0SFETs,B的注入的劑量為5E14?5E15cm_2,注入能量為10?20keV ;對(duì)于NMOSFETs,P的注入的劑量為5E14?5E15cnT2,注入能量為20?50keV。對(duì)于源、漏雜質(zhì)的激活,在N2氣氛進(jìn)行500°C 60s的退火。
      [0032]本發(fā)明優(yōu)點(diǎn)如下:
      [0033]阱及隔離區(qū)的制備是實(shí)現(xiàn)高性能CMOS電路的關(guān)鍵工藝。本發(fā)明提出了利用離子注入的方法精確控制阱的深度與摻雜濃度。并在注入后通過犧牲氧化的方法改善由于離子注入、淀積掩蔽層與場(chǎng)區(qū)氧化物帶來的鍺基襯底表面的粗糙度的退化。高能量離子注入、淀積掩蔽層、帶掩蔽層的雜質(zhì)激活退火以及淀積場(chǎng)區(qū)氧化物會(huì)帶來襯底表面粗糙度的退化,此外退火過程中鍺襯底會(huì)氧化形成鍺的亞氧化物,也會(huì)致表面粗糙度退化。用H2O2氧化30s,使鍺基襯底表面形成GeO2,再利用濃度HCl (36% )去除GeO2層,實(shí)現(xiàn)減小表面粗糙度。另外,利用槽實(shí)現(xiàn)CMOS隔離,工藝簡(jiǎn)單,與傳統(tǒng)硅基CMOS工藝兼容,易于實(shí)現(xiàn)。

      【專利附圖】

      【附圖說明】
      [0034]圖1為本發(fā)明所述方法的流程圖。
      [0035]圖2所示為實(shí)施例對(duì)鍺基CMOS制備方法示意圖;
      [0036]圖中:1一鍺襯底;2—Al2O3 ;3—P講;4一N講;5—制備講的鍺襯底;6—制備隔尚槽的鍺襯底—場(chǎng)區(qū)隔離的S12 ;8—Al2O3 ;9—TiNx ; 10—SiNx ; 11一B摻雜區(qū);12—P摻雜區(qū);13—隔尚介質(zhì)Si02。

      【具體實(shí)施方式】
      [0037]以下結(jié)合附圖,通過具體的實(shí)施例對(duì)本發(fā)明所述的方法做進(jìn)一步描述。
      [0038]I)對(duì)鍺襯底進(jìn)行清洗,并清除表面氧化層,如圖2 (a)所示;
      [0039]2)在經(jīng)過清洗的鍺襯底上淀積一層的注入掩蔽層,淀積的材料可以為S12,Al2O3,Y2O3等材料,淀積的方法有ALD,PVD, MBE, PLD, MOCVD, PECVD, ICPCVD等,淀積厚度為5?20nm ;本實(shí)施例優(yōu)選用ALD淀積1nm的Al2O3,如圖2 (b)所示;
      [0040]3)注入所需的雜質(zhì),制備P阱,注入硼(B)離子;制備N阱,注入磷(P)離子;注入劑量與能量根據(jù)需要的阱的深度與濃度而定。對(duì)于P阱,光刻定義P阱區(qū)域,注入硼(B),注入劑量為5 X 101°?I X 11W2,注入能量一般為30keV?120keV ;對(duì)于N阱,光刻定義N阱區(qū)域,注入磷(P),注入劑量為5 X 101°?I X 1014cm_2,注入能量一般為50keV?180keV ;一般可采用兩次注入的方法,一次高能量注入,使雜質(zhì)注入到襯底中的較深處,一次低能量注入,使雜質(zhì)注入到接近襯底表面的區(qū)域。對(duì)于P阱,本實(shí)施例優(yōu)選先用70keV的能量注入4X 111CnT2的硼離子,再用33keV的能量注入I X 111CnT2的硼離子,如圖2(c)所示;對(duì)于N阱,本實(shí)施例優(yōu)選先用90keV的能量注入4X 112CnT2的磷離子,再用50keV的能量注入IXlO12Cnr2的磷離子,如圖2(d)所示。
      [0041]4)退火,使雜質(zhì)激活,可在N2氣氛進(jìn)行500°C 60s的退火。
      [0042]5)去掉襯底表面的掩蔽層,可用稀釋的HF。本實(shí)施例為用稀HF (HF = H2O = 1:30)漂30?55s,如圖2(e)所示。
      [0043]6)通過光刻定義隔離槽,刻蝕形成300?500nm深的槽,本實(shí)施例為刻蝕300nm的隔離槽,如圖2(f)所示。
      [0044]7)淀積400?500nm的場(chǎng)區(qū)氧化物,比如S12, Al2O3, Y2O3等,淀積的方法有PVD、PLD,PECVD或ICPCVD等,本實(shí)施例為利用PECVD的方法淀積400nm的S12,如圖2 (g)所示。
      [0045]8)光刻定義有源區(qū),可通過干法刻蝕+濕法腐蝕或者濕法腐蝕的方法,本實(shí)施例為用干法刻蝕的方法刻蝕掉?350nm的S12,再用濕法腐蝕的方法腐蝕?50nm的S12,形成如圖2(h)所示。
      [0046]9)犧牲氧化的方法改善襯底表面粗糙度,方法如下:先將襯底浸泡在濃度為30%的H2O2中30s,用去離子水沖lmin,再將襯底浸泡在濃度為36%的HCl中l(wèi)min,用去離子水沖Imin ;如此重復(fù)3?4個(gè)周期。
      [0047]10)對(duì)鍺襯底進(jìn)行鈍化處理方法有:氮等離子體處理,淀積GeO2, Y2O3, Si鈍化層,但不局限于上述鈍化方法。本實(shí)施例為氮等離子體處理。淀積的柵介質(zhì),材料有:αι203、Y2O3、HfO2、ZrO2、GeO2、La2O3等,但不局限于上述介質(zhì)材料。淀積的方法有ALD、PVD、MBE、PLD、MOCVD, PECVD或ICPCVD等,但不局限于上述淀積方法。淀積介質(zhì)的厚度為1.5?10nm,本實(shí)施例為ALD的方法淀積3nm的A1203。退火可以在N2、O2等氣氛中進(jìn)行,但不局限于上述退火氣氛,如圖2(i)所示。
      [0048]11)光刻、刻蝕形成圖形化柵電極,柵電極可以采用多晶硅柵、金屬柵或者FUSI柵,如圖2(j)所示。
      [0049]12)側(cè)墻形成。側(cè)墻可以通過淀積S12或SiNx并且刻蝕形成側(cè)墻,也可以采用先S12再SiNx的雙側(cè)墻。淀積的方法有ALD、PVD、MBE、PLD、MOCVD、PECVD或ICPCVD等,但不局限于上述淀積方法。本實(shí)施例采用PECVD的方法淀積30nm的SiNx。再刻蝕形成側(cè)墻,如圖2 (k)所示;
      [0050]13) NMOSFET源漏注入,注入P的劑量為1E15?5E15cnT2,注入能量為5?40keV,本實(shí)施為注入lE15cm_2的P,注入能量為15keV,如圖2(1)所示;PMOSFET源漏注入,注入B的劑量為1E15?5E15cnT2,注入能量為5?40keV,本實(shí)施為注入lE15cnT2的B,注入能量為15keV,如圖2(m)所示;
      [0051]14)淀積隔離層S12,如圖2 (η)所示。之后進(jìn)行開孔,淀積接觸金屬。
      [0052]以上通過特定實(shí)施例詳細(xì)描述了本發(fā)明。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解,以上所述僅為本發(fā)明的特定實(shí)施例,在不脫離本發(fā)明實(shí)質(zhì)的范圍內(nèi),可以使用其它材料實(shí)現(xiàn)本發(fā)明的制備過程,亦可以采用同樣方法在實(shí)施例中鍺襯底之外的其它半導(dǎo)體襯底上獲得同樣的效果,制備方法均不限于實(shí)施例中所公開的內(nèi)容,凡依本發(fā)明權(quán)利要求所做的均等變化與修飾,皆應(yīng)屬本發(fā)明的涵蓋范圍。
      【權(quán)利要求】
      1.一種鍺基CMOS的制備方法,包括如下步驟: 1)錯(cuò)基襯底上講的制備,即N講和P講: 1-1)對(duì)鍺基襯底進(jìn)行清洗,在鍺基襯底上淀積注入掩蔽層; 1-2)注入所需的雜質(zhì)并激活; 1-3)去除注入掩蔽層; 2)隔離結(jié)構(gòu)形成: 2-1)場(chǎng)區(qū)隔離槽形成; 2-2)場(chǎng)區(qū)氧化物淀積; 3)MOS結(jié)構(gòu)形成: 3-1)有源區(qū)開孔,用犧牲氧化的方法改善襯底表面粗糙度; 3-2)淀積柵介質(zhì); 3-3)淀積柵電極; 4)源、漏及接觸形成: 4-1)形成側(cè)墻結(jié)構(gòu); 4-2)源、漏注入及激活; 4-3)隔離層淀積、開孔、淀積接觸金屬。
      2.如權(quán)利要求1所述的制備方法,其特征在于,所述步驟1-1)中,鍺基襯底是體Ge襯底、硅上外延鍺襯底或GeOI襯底,上述鍺基襯底不摻雜或者輕摻雜,摻雜濃度〈I X 15cm_3 ;在淀積注入掩蔽層前,對(duì)鍺基襯底表面進(jìn)行清洗,以去除表面沾污和自然氧化層,注入掩蔽層材料有Si02、Al2O3或Y2O3,其厚度為5?20nm。
      3.如權(quán)利要求1所述的制備方法,其特征在于,所述步驟1-2)中,對(duì)于制備P阱,需要注入硼離子;對(duì)于制備N阱,需要注入磷離子;對(duì)于硼離子注入劑量為5X 101°?IX 1014cnT2,注入能量為30keV?120keV ;對(duì)于磷離子注入劑量為5 X 101°?I X 1014cnT2,注入能量為50keV?180keV。
      4.如權(quán)利要求1所述的制備方法,其特征在于,所述步驟2-1)中,場(chǎng)區(qū)隔離槽形成包括:光刻定義隔離槽圖形,刻蝕形成300?500nm深的槽。
      5.如權(quán)利要求1所述的制備方法,其特征在于,所述步驟2-2)中,淀積400?500nm的場(chǎng)區(qū)氧化物Si02、Al2O3或Y203。
      6.如權(quán)利要求1所述的制備方法,其特征在于,所述步驟3-1)中用犧牲氧化的方法改善襯底表面粗糙度,具體方法如下:先將襯底浸泡在濃度為30%的H2O2中30s,用去離子水沖lmin,再將襯底浸泡在濃度為36%的HCl中l(wèi)min,用去離子水沖Imin ;如此重復(fù)3?4個(gè)周期。
      7.如權(quán)利要求1所述的制備方法,其特征在于,所述步驟3-2)中,淀積的柵介質(zhì)材料 A1203、Y2O3> HfO2, ZrO2, GeO2 或 La2O3,淀積的方法有 ALD、PVD, MBE、PLD、MOCVD, PECVD 或ICPCVD,淀積柵介質(zhì)后進(jìn)行退火處理,退火在N2、O2氣氛中進(jìn)行。
      8.如權(quán)利要求1所述的制備方法,其特征在于,所述步驟3-3)中,柵電極采用多晶硅柵、金屬柵或者FUSI柵,淀積的方法有ALD、PVD、PLD、MOCVD, PECVD或LPCVD。
      9.如權(quán)利要求1所述的制備方法,其特征在于,所述步驟4-1)在柵極兩側(cè)形成側(cè)墻,側(cè)墻通過淀積S12或SiNx,刻蝕形成側(cè)墻,或采用先S12再SiNx的雙側(cè)墻。
      10.如權(quán)利要求1所述的制備方法,其特征在于,所述步驟4-2)源、漏注入的劑量,對(duì)于PMOSFETs, B的注入的劑量為5E14?5E15cnT2,注入能量為10?20keV ;對(duì)于NMOSFETs,P的注入的劑量為5E14?5E15cnT2,注入能量為20?50keV,對(duì)于源、漏雜質(zhì)的激活,在N2氣氛進(jìn)行500°C 60s的退火。
      【文檔編號(hào)】H01L21/8238GK104332442SQ201410616327
      【公開日】2015年2月4日 申請(qǐng)日期:2014年11月5日 優(yōu)先權(quán)日:2014年11月5日
      【發(fā)明者】黃如, 林猛, 黎明, 安霞, 趙陽, 張冰馨, 劉朋強(qiáng), 夏宇軒, 張興 申請(qǐng)人:北京大學(xué)
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1